DE1171088B - Verfahren zum Kontaktieren von Hochfrequenztransistoren - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES MfötWl· PATENTAMT Internat. Kl.: HOIl

AUSLEGESCHRIFT

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:

Deutsche Kl.: 21g -11/02

J 21313 VIIIc/21g
16. Februar 1962
27. Mai 964

Die Erfindung betrifft ein Verfahren zum Kontaktieren von Hochfrequenztransistoren, bei denen die Basis und Emitterelektroden in geringem Abstand voneinander auf einer Oberfläche des Halbleiterkörpexs angebracht sind, durch Leitbahnen, die auf eine die Oberfläche des Halbleiterkörpers mit Ausnahme der Stellen der Elektroden bedeckende Isolierschicht bei erhöhter Temperatur aufgedampft werden.

Bei den bekannten Mesa- und Planar-Transistoren, die vorwiegend für Hochfrequenzzwecke verwendet werden, werden die Emitter- und Basiselektroden in der in eine Oberfläche des Halbleiterkörpers eindiffundierten Basiszone angebracht. Ihr Abstand voneinander beträgt nur etwa 50 bis 100 μ. Wegen der geringen Abmessungen besteht eine Schwierigkeit bei der Herstellung derartiger Transistoren darin, diese beiden Elektroden zu kontaktieren. Das Anbringen von Zuleitungsdrähten ist mit großen Schwierigkeiten verbunden. Außerdem ist die mechanische Festigkeit der Verbindungsstelle dieser Zuleitungsdrähte mit den Elektroden nicht besonders gut. Man ist daher bereits dazu übergegangen, die Elektroden durch Aufdampfen von Leitbahnen zu kontaktieren. Zu diesem Zweck wird die Oberfläche des Halbleiterkörpers mit einer Isolierschicht, z. B. aus Siliziumdioxyd bedeckt. Die Elektroden werden von der Bedeckung ausgenommen. Als Leitbahn wird irgendein geeignetes Material aufgebracht, das auf der Isolierschicht verlaufend die Elektroden kontaktiert. Eine derartige Kontaktierung weist eine sehr gute mechanische Festigkeit auf. Ein Nachteil besteht darin, daß die Zuleitungskapazitäten, die durch die Leitbahn und den Halbleiterkörper mit der dazwischenliegenden Isolierschicht gebildet werden, für sehr hohe Frequenzen unerwüncht hoch liegen, da die Isolierschichten verhältnismäßig dünn sind.

Die Aufgabe der Erfindung besteht darin, bei der Kontaktierung von Transistoren mit Hilfe von Leitbahnen die Zuleitungskapazitäten herabzusetzen. Dies wird erfindungsgemäß dadurch erreicht, daß die Leitbahnen nach dem Aufdampfen und Abkühlen durch eine geignete Ätzbehandlung von der Isolierschicht zumindest teilweise abgelöst und nach oben gebogen werden. Die Leitbahnen sind dann nur noch mit ihrem einen Ende fest mit den Elektroden verbunden, während ihr Abstand von der Oberfläche des Halbleiterkörpers nach dem anderen Ende hinlaufend zunimmt.

Die Erfindung wird im folgenden an Hand der Zeichnung näher erläutert:

F i g. 1 zeigt in vereinfachter Darstellung einen Planar-Transistor mit Aufdampfkontaktierung;

Verfahren zum Kontaktieren von
Hochfrequenztransistoren

Anmelder:

INTERMETALL Gesellschaft für Metallurgie

und Elektronik m. b. H.,

Freiburg (Breisgau), Hans-Bunte-Str. 19

Als Erfinder benannt:

Dr. Reinhard Dahlberg, Gundelfingen

F i g. 2 zeigt einen Planar-Transistor, bei dem die Leitbahnen abgelöst sind;

F i g. 3 zeigt einen Planar-Transistor, bei dem Teile der Isolierschicht und des Halbleiterkörpers entfernt sind.

In F i g. 1 liegt ein Halbleiterkörper 1 eines bestimmten Leitfähigkeitstyps vor. Es kann z. B. p- oder η-leitendes Germanium oder p- oder η-leitendes SiIizium verwendet werden. Das vorliegende Verfahren ist unabhängig von der Wahl des Halbleitermaterials. Der Halbleiterkörper 1 dient gleichzeitig als Kollektorzone, die durch eine sperrfreie Elektrode 2 kontaktiert ist. Durch geeignete Maskierung und Eindiffundieren von Halbleitermaterial entgegengesetzter Leitfähigkeit wird die Basiszone 3 erhalten, die mit der Kollektorzone einen pn-übergang bildet. Durch erneutes Maskieren und Eindiffundieren von Material des gleichen Leitfähigkeitstyps wie der Grund- körper entsteht die Emitterzone 4, die mit der Basiszone 3 einen pn-übergang bildet. Vor dem Aufbringen der Leitbahnen wird auf der Oberfläche des Halbleiterkörpers eine Isolierschicht 5 erzeugt. Diese wird durch geeignete Maskierung so ausgebildet, daß sie jeweils einen Teil der Emitter- und Basiszone an der Oberfläche des Halbleiterkörpers zum Anbringen der Elektroden 5 und 6 frei läßt. Die Elektroden brauchen nicht unbedingt gesondert hergestellt zu werden, sie können auch gleichzeitig bei geeigneter Wahl des Materials der Leitbahnen 7 und 8 mit deren Erzeugung hergestellt werden.

Die bisher geschilderten Verfahrensschritte sind mehr oder weniger bekannt und führen zur Ausbildung eines an sich verwendungsfähigen Transistors, wie er in F i g. 1 vorliegt.

Bei dem vorliegenden Verfahren werden nun die Leitbahnen von der Isolierschicht wieder gelöst und

409 597/294

an ihren Enden 8 α und 9 a nach oben gebogen. Es ist klar ersichtlich, daß dadurch die durch die Leitbahnen und den Halbleiterkörper mit dem dazwischenliegenden Dielektrikum gebildete Kapazität abnimmt, da die Dicke des Dielektrikums zunimmt.

Bei der Massenherstellung derartiger Transistoren wäre das Aufbiegen der Enden der Leitbahnen umständlich, wenn es in jedem einzelnen Falle vorgenommen werden müßte. Es hat sich nun aber überraschend gezeigt, daß sich bei geeigneter Wahl der Materialien und bei geeigneter Ausführung des Aufdampfprozesses die Enden der Leitbahnen selbständig nach oben biegen.

Wenn man die Leitbahnen bei erhöhter Temperatur aufdampft, wird sich beim Abkühlen die Oberfläche, die an der Isolierschicht mehr oder weniger gut anhaftet, wegen der unterschiedlichen Wärmeausdehnungskoeffizienten der Isolierschicht und des aufgedampften Metalls weniger zusammenziehen als die freiliegende Oberfläche der Leitbahnen. Es entsteht dadurch eine dem Unterschied der Ausdehnungskoeffizienten proportionale mechanische Spannung, die die Tendenz hat, die Enden der Leitbahnen nach oben zu biegen. Wenn man nun die Leitbahnen von der Isolierschicht, z. B. durch Eintauchen in ein geeignetes Ätzbad ablöst, wird diese Spannung das Ablösen fördern und verursachen, daß die Enden der Leitbahnen nach oben springen.

Man kann das Material der Leitbahnen so auswählen, daß es auf dem Halbleitermaterial oder den Elektroden, die auf dem Halbleitermaterial angebracht sind, gut und auf der Isolierschicht schlecht haftet.

Als Isolierschicht hat sich besonders eine Siliziumdioxydschicht bewährt. Diese kann entweder bei Verwendung von Germanium als Halbleitermaterial durch Aufdampfen aufgebracht oder bei Verwendung von Silizium als Halbleitermaterial durch einen anderen bekannten thermischen Prozeß direkt erzeugt werden. Metalle, die sich als Leitbahnen eignen und die die Eigenschaft haben, auf dem Halbleitermaterial bzw. den Elektroden gut und auf dem Silizium schlecht zu haften, sind z. B. Silber, Kupfer oder Gold.

Bei Verwendung von Siliziumdioxyd als Isolierschicht und Silber als Material für die Leitbahnen kann man das Ablösen der Leitbahnen bereits durch kurzzeitiges Eintauchen in Wasserstoffsuperoxyd erreichen. Die herausragenden Silberbahnen sind starr und lassen sich gut z. B. an Sockelstifte anlöten.

Es ist möglich, daß aus irgendwelchen zwingenden Gründen Material zur Herstellung der Leitbahnen verwendet werden muß, das sowohl auf der Isolierschicht aus Siliziumdioxyd als auch auf dem Halbleiter- bzw. Elektrodenmaterial gut haftet. Es ist auch denkbar, daß sich der thermische Ausdehnungskoeffizient dieser Materialien nicht sehr stark von dem des Isoliermaterials unterscheidet, so daß die daraus resultierende mechanische Spannung nur gering ist. In derartigen Fällen ist es zweckmäßig, die Iolierschicht und gegebenenfalls auch einen Teil der Halbleiterschicht unterhalb der Leitbahnen nach dem Aufbringen der Leitbahnen durch eine Ätzbehandlung herauszulösen. Zweckmäßig wird dabei vor Anwendung der Ätzbehandlung der Teil der Leitbahnen, der auf den Elektroden aufliegt, durch Abdecken dieser Stelle mit ätzfestem Material geschützt.

Molybdän, Wolfram und Platinmetalle sind z. B. solche Materialien, die sowohl auf Siliziumdioxyd als auch auf dem Halbleitermaterial gut haften. Durch Eintauchen einer Halbleiteranordnung in ein Ätzbad aus Flußsäure kann man erreichen, daß die Isolierschicht nach dem Abdecken der Elektroden herausgelöst und die Leitbahnen zum Umbiegen nach oben veranlaßt werden. Durch geeignete Wahl der Ätzbehandlung kann man auch erreichen, daß außer der Isolierschicht ein Teil der Halbleiterschicht unter den Leitbahnen mit herausgelöst wird. Es entsteht dann eine Art Mesaberg, der den eigentlichen Transistor trägt und über den die Leitbahnen frei hinausragen. Dadurch wird der die Kapazität bestimmende Abstand zwischen Halbleiterkörper und Leitbahnen zusätzlich vergrößert. Eine solche Anordnung ist in Fig. 3 dargestellt, bei der die Bezugszeichen denen der Fig. 1 und 2 entsprechen.

Die in der Zeichnung dargestellten Beispiele zeigen die Herstellung eines Planar-Transistors mit dem Verfahren nach der Erfindung. Es ist ebensogut auch möglich, Mesa-Transistoren herzustellen. Bei letzteren besteht die Möglichkeit, beim Aufbringen der Leitbahnen gleichzeitig bei geeigneter Wahl des für die Herstellung der Leitbahnen verwendeten Materials durch einen Temperaturprozeß zu bewirken, daß die auf dem Halbleitermaterial liegenden Teile der Leitbahnen in den Halbleiterkörper einlegieren und mit diesem einen pn-Ubergang oder einen sperrfreien Übergang bilden. Es entfällt dabei die gesonderte Herstellung der Elektrode. In einem solchen Falle ist man z. B. bei der Wahl des Materials verhältnismäßig eng gebunden, so daß man unter Umständen Material verwenden muß, das sowohl auf dem Halbleitermaterial als auch auf dem Isoliermaterial gut haftet und dessen Wärmeausdehnungskoeffizient sich von dem des Isoliermaterials nur wenig unterscheidet.

Besonders gut eignet sich das vorliegende Verfahren für die Massenherstellung von Transistoren, bei der von einer größeren Scheibe aus Halbleitermaterial ausgegangen wird, in die durch geeignete Ätz- und Maskierungsprozesse Strukturen der einzelnen Transistoren geätzt werden. Die so hergestellten Strukturen werden unter Verwendung von Masken und Aufdampfverfahren durch die Erzeugung von Leitbahnen kontaktiert. In diesem Falle ist es möglich, die mit den aufgedampften Kontaktierungen versehene Platte mit zahlreichen Transistorstrukturen in ein geeignetes Ätzbad zu legen und gleichzeitig das Ablösen und Umbiegen aller Leitbahnen zu verursachen.

Claims (11)

Patentansprüche:

1. Verfahren zum Kontaktieren von Hochfrequenztransistoren, bei denen die Basis- und Emitterelektroden in geringem Abstand voneinander auf einer Oberfläche des Halbleiterkörpers angebracht sind, durch Leitbahnen, die auf eine die Oberfläche des Halbleiterkörpers mit Ausnahme der Stellen der Elektroden bedeckende Isolierschicht bei erhöhter Temperatur aufgedampft werden, dadurch gekennzeichnet, daß die Leitbahnen nach dem Aufdampfen und Abkühlen durch eine geeignete Ätzbehand- ,. lung von der Isolierschicht zumindest teilweise abgelöst und nach oben gebogen werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Herstellen der Leitbahnen Materialien verwendet werden, die auf der Isolierschicht schlecht und auf den Elektroden oder dem Halbleitermaterial gut haften und deren Wärmeausdehnungskoeffizient von dem der Isolierschicht stark abweicht.

3. Verfahren nach Anspruch 1 oder 2, dadurch, gekennzeichnet, daß als Isoliermaterial eine Siliziumdioxydschicht erzeugt wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Material für die Leitbahnen Silber, Kupfer oder Gold verwendet wird und daß die Leitbahnen bei erhöhter Temperatur im Vakuum aufgedampft werden.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß bei Verwendung von Siliziumdioxyd als Isolierschicht und Silber als Material für die Leitbahnen die Halbleiteranordnung zum Ablösen der Leitbahnen von der Isolierschicht kurzzeitig in Wasserstoffsuperoxyd geätzt wird.

6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Herstellen der Leitbahnen Materialien verwendet werden, die auf der Isolierschicht und auf dem Elektrodenmaterial bzw. dem Halbleitermaterial gut haften und daß zum Abbiegen der Leitbahnen die Isolierschicht chemisch aufgelöst wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß eine Isolierschicht aus Siliziumdioxyd erzeugt wird, daß Leitbahnen aus Molybdän, Wolfram oder Platinmetallen aufgedampft werden und daß anschließend die Siliziumdioxydschicht durch Eintauchen der Halbleiteranordnung in Flußsäure aufgelöst wird.

8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Stellen, an denen die Leitbahnen die Elektroden kontaktieren, vor dem Ätzprozeß mit ätzfestem Material abgedeckt werden.

9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß bei Verwendung von Materialien für die Leitbahnen, deren Wärmeausdehnungskoeffizient nur wenig von dem der Isolierschicht abweicht, auch ein Teil des Halbleitermaterials, zumindest unterhalb der Leitbahnen, durch Ätzen entfernt wird.

10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zum Herstellen der Leitbahnen geeignetes Dotierungsmaterial verwendet wird, welches an den von der Isolierschicht freien Stellen beim Erhitzen mit dem Halbleiterkörper einen gleichrichtenden pn-Ubergang oder einen sperrfreien Übergang bildet.

11. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß auf einer größeren Platte aus Halbleitermaterial durch Unterteilung mehrere Transistoranordnungen erzeugt und mit Leitbahnen versehen werden und daß die gesamte Platte mit den Halbleiteranordnungen einer Ätzbehandlung ausgesetzt wird.

In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1078194;
USA.-Patentschrift Nr. 2981877.

Hierzu 1 Blatt Zeichnungen

409 597/294 5.64 © Bundesdruckerei Berlin