DE69005785T2 - Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung. - Google Patents
Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung.Info
- Publication number
- DE69005785T2 DE69005785T2 DE90402915T DE69005785T DE69005785T2 DE 69005785 T2 DE69005785 T2 DE 69005785T2 DE 90402915 T DE90402915 T DE 90402915T DE 69005785 T DE69005785 T DE 69005785T DE 69005785 T2 DE69005785 T2 DE 69005785T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- substrate
- foil
- alloy
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000008569 process Effects 0.000 title description 10
- 239000010410 layer Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 229920005989 resin Polymers 0.000 claims abstract description 29
- 239000011347 resin Substances 0.000 claims abstract description 29
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 19
- 239000000956 alloy Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000000919 ceramic Substances 0.000 claims abstract description 9
- 239000012790 adhesive layer Substances 0.000 claims abstract description 6
- 239000011888 foil Substances 0.000 claims description 55
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 14
- 239000011651 chromium Substances 0.000 claims description 14
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910018487 Ni—Cr Inorganic materials 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910001080 W alloy Inorganic materials 0.000 claims description 5
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 5
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 4
- 229910000599 Cr alloy Inorganic materials 0.000 claims description 2
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 2
- 229910001174 tin-lead alloy Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 17
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000001771 vacuum deposition Methods 0.000 description 5
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 2
- 229920006223 adhesive resin Polymers 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- 229910001006 Constantan Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910002677 Pd–Sn Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000000976 ink Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
- Glass Compositions (AREA)
- Inorganic Insulating Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
- Die Erfindung betrifft einen elektrischen Widerstand in Form eines stiftlosen Chips insbesondere zum Auflöten auf einer gedruckten Schaltkarte oder auf ein Substrat einer Hybridschaltung. Ein derartiger Widerstand ist Mitglied einer Familie neuer elektronischer Komponenten die allgemein unter dem Fachbegriff SMD bekannt sind.
- Die Erfindung betrifft ebenfalls ein Verfahren zur Herstellung eines derartigen Widerstands.
- Bekannt ist die Herstellung eines Widerstands in Form eines Chips, in dem ein Widerstandselement oder eine Widerstandsschicht auf einem elektrisch isolierendem Substrat in Form eines Quadrat- oder Rechtecks von einigen mm² Oberfläche aufgebracht wird. Das Aufbringen eines derartigen Widerstandselements geschieht durch Siebdruck mit Hilfe von Widerstandspasten oder Widerstandsfarben, die direkt auf das Substrat aufgebracht werden. Die Dicke der aufgebrachten Schicht beträgt mehrere Mikrometer, und ihr elektrischer Widerstand variiert in dem Bereich von einigen Ohm und etlichen Megohm. Diese Technik ist dem Fachmann als Dickschichttechnologie bekannt.
- Weiterhin ist die Herstellung des gleichen Komponententyps durch die Technik des Vakuumniederschlags von Widerstandsmaterialien, insbesondere des Nickel-Chrom-Typs oder Konstantan, direkt auf dem Substrat bekannt. Unter diesen Bedingungen kann der Widerstandswert einer derart gefertigten Komponente zwischen einigen Ohm und einigen zehn Kiloohm variieren, wobei die Dicke der Schicht typischerweise zwischen 10 und einigen tausend Nanometern liegt. Diese Technik ist unter dem Fachbegriff Vakuumniederschlag bekannt.
- Die Anschlußelektroden dieser bekannten Widerstände werden in Dickschichttechnologie insbesondere durch Aufbringen der Legerung Ag-Pd auf das Substrat geschaffen, derart daß eine elektrische Verbindung mit dem Widerstandsmaterial hergestellt wird und nachfolgend die Legierung Ag-Pd durch elektrolytische Ablagerung mit dicken Schichten aus Nickel, aus Sn und aus Pb- Sn überdeckt wird.
- Die Herstellung dieser Widerstände in Form eines Chips durch Aufbringen einer Dickschicht oder einer Dünnschicht wird durchgeführt, indem die Widerstandsschicht auf einem isolierenden Substrat mit großen Abmessungen im Bereich einiger zehn cm² gebildet wird und anschließend das Substrat in Abschnitte mit der Form von Kämmen oder Stäben geteilt wird. Das Widerstandselement oder die Widerstandschicht wird durch eine Schutzlage aus organischem Material des Photoresisttyps geschützt. Die Anschlußelektroden sind auf der Unterseite der Komponente ausgebildet und das Ganze wird bei hohen Tempeaturen behandelt, um den vorgenannten Elektroden eine möglichst geringe Leitfähigkeit sowie ein gutes mechanisches Verhalten zu geben.
- Jeder der stabförmigen Abschnitte wird anschließend in Einheiten von einigen mm² zerlegt, und zum Fertigistellen wird eine elektrolytische Schicht aus Nickel und Pd-Sn oder äquivalentem auf jedem der Chips aufgebracht. Man erhält so einen Widerstand in Form eines Chips zur Oberflächenmontage.
- Dieses Verfahren ist beispielsweise in der DE-A-3, 148 778, der US-A-4 278 706, der EP-A-0 191 538 und der US-A-4 792 781 beschrieben.
- Die nach diesem bekannten Verfahren hergestellten Widerstände haben indessen den Nachteil, auf Grund ihrer Natur wenig präzise zu sein und eine Temperaturabhängigkeit sowie einen Frequenzgang aufzuweisen, die nachteilig für die von gegenwärtigen elektronischen Schaltungen verlangten Eigenschaften sind.
- In der Tat sind die Toleranzen in Ohmwert dieser Widerstände kaum kleiner als einige Prozent des Widerstandsnennwerts. Auch ist ihr Temperaturkoeffizient, dargestellt durch die Änderung des Nennwiderstandes in Abhängigkeit von der Temperatur, niemals kleiner als 100 bis 200 Teile pro Million/ºC (ppm/ºC). Außerdem können die Anderungen des Nennwiderstands in Abhänigkeit von der Zeit zwischen einigen Tausend oder zahlreichen Tausend Teilen pro Million (ppm) liegen.
- Die Aufgabe dieser Erfindung ist es, diese Nachteile zu beseitigen, indem ein Chipwiderstand zur Oberflächenmontage geschaffen wird, dessen Toleranz des Ohmwerts, bezogen auf den Nennwert wenigstens in dem Bereich von 0,1% bis 0,05% liegt.
- Ein weitere Aufgabe der Erfindung ist es, einen Chipwiderstand zu schaffen dessen Temperaturkoeffizient kleiner als 5 ppm/ºC ist.
- Eine weitere Aufgabe der Erfindung ist es, einen Chipwiderstand zu schaffen, dessen zeitliche Änderung des Nennwiderstands auf das Intervall von 50 bis 200 ppm während einer zwischen 2000 h und 10 000h liegenden Zeitdauer und bei einer Temperatur von 155ºC begrenzt ist.
- Es ist eine weitere Aufgabe der Erfindung, einen Chipwiderstand zu schaffen, der von allen obenstehend beschriebenen Vorteilen unter Beibehaltung der Lötbarkeitseigenschaften und der Zuverlässigkeit, die im allgemeinen mit derartigen Komponenten hoher Präzission verbunden ist, profitiert.
- Es ist eine weitere Aufgabe der Erfindung ein Verfahren zu schaffen, das es erlaubt einen Chipwiderstand herzustellen, der die obenstehend definierten Eigenschaften aufweist.
- Die Erfindung betrifft daher einen Widerstand in Form eines Chips zum Auflöten auf einer gedruckten Schaltung oder dem Substrat einer Hybridschaltung, der ein elektrisch isolierendes Keramiksubstrat aufweist, mit dem über eine adhäsive Schicht aus einem organischen Harz eine Folie aus einem Metall oder einer Widerstandslegierung verbunden ist, wobei aus der Folie durch Ätzung miteinander verbundene Filamente zur Bildung einer gewundenen Widerstandsschaltung ausgeschnitten werden, wobei die ausgeschnittene Widerstandsfolie von einer weiteren Schicht eines organischen Harzes überzogen wird.
- Gemäß der Erfindung ist dieser Widerstand dadurch charakterisiert, daß die weitere Schicht eines Harzes im Bereich der gegenüberliegenden Ränder des Substrats zwei Endabschnitte der ausgeschnittenen Widerstandsfolie freiläßt, wobei jeder der beiden Abschnitte der Widerstandsfolie von einer dünnen Schicht eines Metalls oder einer Legierung überdeckt ist, die an der Widerstandsfolie festhaftet, diese Schicht von einer zweiten dickeren Schicht eines Metalls oder einer leitenden Legierung überdeckt ist, und die zweite Schicht von einer ebenfalls dickeren dritten Schicht einer lötbaren Legierung überdeckt ist, wobei sich die drei Schichten ebenfalls auf den den gegenüberliegenden Kanten entsprechenden gegenüberliegenden Seitenwänden des Substrates und teilweise über die der ausgeschnittenen Widerstandsfolie gegenüberliegende Seite des Substrats erstrecken.
- Die drei aufeinanderfolgenden metallischen Lagen, die die zwei Endabschnitte der Widerstandsfolie, sowie die beiden gegenüberliegenden Seitenwände des Substrats und einen Teil der Seite des Substrats, die derjenigen der Widerstandsfolie gegenüber liegt, überdecken, ermöglichen die Herstellung einer elektrischen Verbindung zwischen dem Widerstandselement (der geätzen Folie) und insbesondere einer gedruckten Schaltung oder einer Hybridschaltung.
- Die Erfindung ermöglicht somit die Herstellung eines Widerstands in Form eines Chips zur Oberflächenmontage, der als Widerstandselement eine geätzte metallische Folie anstelle ei ner Widerstandsschicht aufweist, wie sie durch die Dickschichttechnik oder die Dünnschichttechnik geschaffen wird.
- Von der Anmelderin durchgeführte Versuche zeigen daß ein derartiger Widerstand zumindest die folgenden Eigenschaften aufweist:
- - Temperaturkoeffizient kleiner als 10 ppm pro ºC,
- - Toleranz des Ohmwerts kleiner als 0,01%,
- - zeitliche Drift dieses Wertes kleiner als 1000 ppm bei 155ºC und 10 000 Stunden.
- Gemäß einer bevorzugten Ausführungsform der Erfindung erstrecken sich die Endabschnitte der ausgeschnittenen Widerstandsfolie nicht bis an die gegenüberliegenden Seitenflächen des Substrats sondern lassen zwei gegenüberliegende Abschnitte des Substrats frei, die angrenzend an dessen Seitenwänden sind, so daß die drei metallischen Schichten aufeinanderfolgend auf jeder Seite des Widerstands einen Abschnitt der ausgeschnittenen Widerstandsfolie, danach einen Bereich, der nicht von der Widerstandsfolie überzogen und von dem das Harz entfernt ist, danach aufeinanderfolgend die Seitenflächen des Substrats und einen Abschnitt der der Widerstandsfolie gegenüberliegenden Seite des Substrats überziehen.
- Von der Anmelderin durchgeführte Versuche zeigen, daß in diesem Fall der Widerstand die folgenden Eigenschaften aufweist:
- - Temperaturkoeffizient kleiner als 5 ppm pro ºC,
- - Toleranz des Ohmwerts kleiner als 0,005%,
- - zeitliche Drift dieses Wertes kleiner als 1000 ppm bei 155ºC und 10 000 Stunden.
- Gemäß einem weiteren Aspekt der Erfindung wird eine metallische Widerstandsfolie mittels eines Harzes auf das Substrat aufgeklebt, durch Ätzung ein gewundenes Widerstandsfilament mit Endabschnitten im Bereich der beiden gegenüberliegenden Rändern des Substrats zur elektrischen Verbindung des Widerstands aus der Widerstandsfolie gebildet, und auf der geätzten Folie eine zweite Harzschicht aufebracht, wobei das Verfahren durch die folgenden Schritte gekennzeichnet ist:
- - Entfernen der zweiten Harzschicht von den der elektrischen Verbindung dienenden Endabschnitten der geätzten Folie durch Ätzen,
- - Aufbringen eines metallischen Überzugs auf die nicht mit Harz überzogenen Endabschnitte der geätzten Folie, der sich auf den beiden den zwei gegenüberliegenden Rändern des Substrats entsprechenden Seitenflächen und teilweise über die Fläche erstreckt, die derjenigen gegenüberliegt, die die geätzte Folie trägt, wobei sich der metallische Überzug aus den folgenden aufeinanderfolgenden Überzugen zusammensetzt, nämlich aus einer dünnen Schicht aus Chrom oder einer Titan-Wolfram-Legierung, aus einer dickeren Schicht aus einer Nickel- Chrom-Legierung und anschließend aus einer ebenfalls dickeren Schicht aus Nickel oder Gold.
- Weltere Besonderheiten und Vorteile der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung.
- In den beigefügten Zeichnungen, die als nicht einschränkende Beispiele zu verstehen sind, ist:
- - die Figur 1 eine perspektivische Ansicht der auf ein Substrat aufgeklebten Folie, welche den ersten Schritt des Verfahrens gemäß der Erfindung bildet:
- - die Figur 2 eine perspektivische Ansicht des Widerstands nach dem Ätzen der Folie:
- - die Figur 3 eine Schnittansicht des Widerstands nach dem Schützen der geätzten Folie durch eine Harzschicht:
- - die Figur 4 eine perspektivische Ansicht, die den vierten Schritt des Herstellungsverfahrens zeigt: Bevorzugtes Ätzen der Klebharzschicht auf der Folie entlang den Rändern des Widerstandes:
- - die Figur 5 eine Schnittansicht. die den fünften und den sechsten Schritt des Herstellungsverfahrens zeigt: Aufbringen einer dünnen Schicht aus Ni-Cr oder Cr durch Vakuumniederschlag und Aufbringen einer Nickelschicht durch ein elektolytisches Verfahren:
- - die Figur 6 eine perspektivische Ansicht. die das endgültige Aussehen eines Chipwiderstands zeigt:
- - die Figur 7 eine Schnittansicht einer Ausführungsform eines Widerstands gemäß der Erfindung.
- Der Chipwiderstand gemäß der Erfindung wird durch die folgenden Elemente gebildet (siehe insbesondere die Figuren 6 und 7):
- 1. Ein isolierendes Keramiksubstrat 1, vorzugsweise, aber nicht einschränkend, aus Aluminiumoxyd, mit einer Dicke in dem Bereich von 0,2 bis 0,6 mm und Oberflächenabmessungen im Bereich von 2 bis 3 mm, wobei betont wird, daß diese Abmessungen nicht begrenzend sind und in Abhängigkeit von den durch die elektrische Verlustleistung des Widerstands gegebenen Anforderungen oder allen anderen dimensionsmäßigen oder mechanischen Forderungen, die durch die Eigenschaften der diese Widerstände verwendenden Schaltung bedingt sind, stark variieren können.
- 2. Eine adhäsive Lage 2 aus Epoxydharz oder anderen Materialien, die gute Adhäsionseigenschaften und gutes mechanisches und elektrisches Verhalten unter dem Einfluß von thermischen, chemischen und mechanischen Belastungen, die auf das Keramiksubstrat einwirken, aufweisen, und die dazu bestimmt ist, eine Widerstandsfolie 3 aus Metall oder einer Legierung auf dem Substrat 1 dauerhaft zu befestigen.
- 3. Eine metallische Widerstandsfolie 3, die aus einer Legierung aus Ni-Cr oder allen anderen Materialien gebildet ist, die ein gleiches Widerstandsverhalten wie Ni-Cr zeigen, wobei die Höhe zwischen 2 und 10 Mikrometer beträgt, die auf das Keramiksubstrat 1 aufgeklebt und durch eine Maske aus Photoharz hindurch geätzt wird, um leitende Filamente in zusammenhängenden Mäandern zu bilden, deren Größe und Länge mit einer extremen Prazision kontrolliert werden. Die metallische Widerstandsfolie 3 wird nachfolgend von einer Schicht 6 aus Epoxydharz oder Analogem geschützt, die von der gleichen Art wie die Klebschicht 2 zwischen der Keramik 1 und der Folie 3 ist. Dieses Herstellungsverfahren, das insbesondere zur Schaffung von elektrischen Widerständen bestimmt ist, ist in den amerikanischen Patenten 3 405 381 und 3 517 436 ZANDMAN, sowie in den französischen Patenten 2 344 940 und 2 354 617 der Anmelderin beschrieben. Dieses Verfahren erlaubt die Herstellung von elektrischen Widerständen extremer Stabilität und Präzision.
- 4. Eine dünne, stark haftende Schicht 2 aus einem Metall oder einer Legierung des Chrom- oder Chrom-Nickel-Typs, die um die Ränder des Substrates 1 aufgebracht ist, und in elektrischem und mechanischem Kontakt mit der metallischen Widerstandsfolie 3 steht, die auf das Substrat 1 aufgeklebt ist.
- . Eine dicke Schicht 9 aus Metall oder einer leitenden Legierung, wie Nickel, die den dünnen Film 8 bedeckt, um einen möglichst gut leitenden elektrischen Kontakt herzustellen und eine gute metallische Grundlage für das spätere Aufbringen des Lots zu bieten.
- 6. Eine dicke Schicht 14 aus einer Lotlegierung des Zinn- Blei-Typs, die die Gesamtheit der Schichten aus Nickel und aus Chrom oder Nickel- Chrom überzieht, um das Löten des Widerstandes auf die gedruckte Schaltung oder die Hybridschaltung unter guten Bedingungen zu ermöglichen.
- Zunächst wird unter Bezugnahme auf die Figuren 1 bis 6 das Herstellungsverfahren der bevorzugten Ausführungsform eines Chipwiderstands gemäß der Erfindung beschrieben.
- In einem ersten Schritt (Fig. 1) wird mittels eines Harzes 2 (beispielsweise eines Epoxyds oder Polyimids, oder eines anderen Klebertyps, der geeignet ist, den thermischen und mechanischen Belastungen zu genügen) eine Folie 3 aus einer Legierung aus Nickel und Chrom mit einer Dicke zwischen 2 und 10 Mikrometer auf ein isolierendes Substrat 1 (beispielsweise aus einer Aluminiumoxyd-, einer Berylliumoxyd- oder einer Aluminiumnitrid-Keramik oder irgend einer anderen Keramik, die gute dielektrische Eigenschaften bei allen Temperaturen sowie exzellente Festigkeits und mechanische Brucheigenschaften hat) klebt, die eine Dicke zwischen 0,2 und 0,6 mm und eine Oberfläche in der Größenordnung von 0,5 bis einigen Millimeter im Quadrat hat.
- In einem zweiten Schritt wird unter Verwendung des klassischen und in der mikroelektronischen Industrie bestens bekannten Mittels der Photolithographie auf der Folie 3 eine Maske eines Photoharzes aufgebracht, die Öffnungen aufweist, die ein Widerstandsmuster ähnlich demjenigen darstellen, das in den oben erwähnten Patenten beschrieben ist.
- In einem dritten Schritt wird das Ensemble einer chemischen elektrochemischen oder ionischen Behandlung unterworfen wie sie beispielsweise in den amerikanischen Patenten 3 517 436 und 3 405 381 (ZANDMAN) sowie den französischen Patenten 2 344 940 und 2 354 617 der Anmelderin beschrieben ist, um die Bereiche der Widerstandsfolie 3 wegzuätzen, die nicht von dem Photoharz geschützt sind.
- Nach dem Entfernen des Photoharzes zeigt sich das Ensemble Substrat 1 - Folie 3 in der in der Figur 2 dargestellten Form, in der das Bezugszeichen 4 schematisch den Widerstand in Form eines geätzten Filaments bezeichnet, das sich in Mäanderform bis zu den Enden windet die im selben Schritt durch Photoätzen von Anschlußbereichen 5 gebildet werden, und die dazu bestimmt sind, den Widerstand mit der Außenseite zu verbinden, wobei das Ensemble auf dem Substrat 1 wegen der Harzlage 2 fest anhaftet. Die Ätzmaske ist derart ausgelegt, daß die laterale Dimension d des Widerstandselements 3, 4, 5 deutlich kleiner als die Größe D des Substrats 1 ist und zwischen 0,8 D und 0,6 beträgt. Daher verbleiben auf jeder Seite der Endabschnitte 5 der geätzten Folie 3 freie Bereiche.
- In einem vierten Schritt, dargestellt durch die Figur 3, wird der aktive Abschnitt des Widerstands 3 mit einer dicken Schutzschicht 6 aus Harz geschützt, vorzugsweise der gleichen Art wie die Schicht 2, oder aus Polyimid um einen ausgeprägten Schutz gegen Korrosion und Feuchtigkeit zu erreichen. Die laterale Abmessung dieser Schutzoberfläche ist deutlich kleiner als d, um den größten Teil des Kontaktbereichs 5 frei zu lassen. Diese Harzschicht 6 wird durch Siebdruck oder ein anderes Verfahren aufgebracht.
- In einem fünften Schritt werden die Abschnitte 6 und 5 durch eine dicke Schicht eines Photoresists der Dicke in dem Bereich von 5 bis 10 Mikrometer geschützt, derart daß die lateralen Abschnitte 7 des Widerstandes, die von der Schicht 2 des Kleberharzes bedeckt sind, freibleiben.
- Anschließend wird durch Ätzen der Teil der Harzschicht 2 entfernt der von dem Photoharz nicht geschützt ist. Eines der von der Erfindung bevorzugten Mittel ist, das Widerstandsbauteil einem Plasma aus einer Mischung von Sauerstoff und fluorierten Gasbestandteilen des Typs Kohlenstoffluorid auszusetzen. Die Ätzgeschwindigkeit des Plasmas ist für das Photoharz und das Harz 2 etwa gleichgroß, wobei das in der Figur 4 dargestellte Ergebnis der Behandlung ist, daß die benachbarten Abschnitte an beiden gegenüberliegenden Rändern des Substrats 1 blank und perfekt frei von allen Harzspuren zurückbleiben.
- Der durch die Figur 5 dargestellte sechste Schritt des Verfahrens besteht im Niederschlagen einer dünnen Kontaktschicht 8 durch Vakuumniederschlag auf den Anschlußbereichen 5 der Widerstandsfolie 3 und auf den Seitenflächen 7 des Substrats 1. Eines der von der Erfindung bevorzugten Mittel ist das Niederschlagen von zuerst einer Schicht 8 aus Chrom, deren Dicke zwischen 10 und 50 Nanometer beträgt, dem sich eine Schicht 9 einer Nickel-Chrom-Legierung anschließt, deren Konzentration an Chromatomen zwischen 20% und 50% und deren Dicke zwischen 500 und 1500 Nanometer beträgt, auf den Bereichen und Oberflächen 5 und 7 durch Kathodenzerstäubung. Es ist der Zweck der Schicht 8 zwischen der Folie 3 und der Schicht 9 eine Schnittstelle zu bilden, die geeignet ist, einen ausgezeichneten elektrischen Kontakt in Verbindung mit den passenden Adhäsionskräften zwischen der Folie 3 und der Schicht 9 zu schaffen. Eine dritte Schicht 14 aus Nickel oder Gold wird anschließend abgelagert. Vorzugsweise wird bei der Erfindung die Schicht mittels elektrolytischer Techniken erzeugt, die zum Aufbringen von Metallen und Legierungen geeignet sind. Ein anderes von der Erfindung bevorzugtes Mittel ist das Aufbringen einer Titan-Wolfram-Legierung anstelle der Schicht 8 aus Chrom, die einen besseren mechanischen Zusammenhalt mit der Folie 3 als das reine Chrom ermöglicht. Diese Schicht bedeckt auch die Abschnitte 7, um einen möglichst sanften Übergang zwischen den Anschlußbereichen 5 und den Abschnitten 7 sicherzustellen. Dies erlaubt die maximale Reduzierung der mechanisch verursachten Spannungen sowie der thermisch verursachten Spannungen, die sich auf der Fläche der Abschnitte 5 als Folge der unterschiedlichen Ausdehnungskoeffizienten zwischen 1 bzw. 2 bzw. 3 ergeben. Diese Optimierung ermöglicht es, sicherzustellen, daß der Widerstandswert des Chips während seines Betriebs zeitlich und bei Temperaturschwankungen praktisch konstant ist. Diese Eigenschaft wird zusätzlich durch den Einsatz der Kathodenzerstäubung verstärkt, die die Eigenschaft hat, die Adhäsionskräfte der dünnen Schichten auf den Anschlußbereichen 5 und dem Substrat 1 zu vergrößern.
- Vor den Niederschlagungsvorgängen werden metallische Masken 10 und 11 durch entsprechende Mechaniken auf den Oberflächen 12 und 13 des Widerstands angeordnet, damit diese vor jeder Spur von Chrom, Nickel-Chrom und von Chrom oder Gold geschützt sind. Die Niederschlagung geschieht so, daß alle Oberflächen der Einheit aus Folie 2 und Substrat 1 mit einer gleichmäßigen Schichtdicke bedeckt werden, unabhängig davon, ob sie durch die metallischen Masken 10 und 11 geschützt sind oder nicht. Nach den Vorgängen der Vakuumniederschlagung und der elektrolytischen Niederschlagung werden die Masken 10 und 11 entfernt. Dieser Vorgang entfernt mechanisch die dünnen Schichten, die sich auf den Masken abgelagert haben. Das Ergebnis dieses Vorganges ist in der Figur 6 dargestellt. Die niedereschlagenen Schichten 8, 9 und 14 schaffen daher einen C-förmigen ohmschen Kontakt, der die elektrische Verbindung des Folienwiderstands 3 über die Anschlußbereicbe 5 zur unteren Seite 13 des Substrats 1 herstellt.
- Wenn die Verbindung mit der Schaltung, ob gedruckte oder Hybridschaltung durch Mikrolöten von Gold- oder Aluminiumdrähten erfolgt, wird das die Schicht 14 bildende Material durch die elektrotytische Ablagerung von Gold gebildet. Wenn der Chipwiderstand auf die gedruckte Schaltung oder die Hybridschaltung mittels eines Zinn-Blei-Lot gelötet werden soll, wird die Schicht 14 durch elektrolytischen Niederschlag von Nickel gebildet. Dieser wird dann durch entsprechendes Eintauchen in ein Zinn-Bleibad mit einer Schicht aus Zinn-Blei einer Dicke zwischen 5 und 20 Mikrometer bedeckt.
- In der in der Figur 7 dargestellten Ausführungsform erstrecken sich die Abschnitte 5a der geätzten Widerstandsfolie 3 praktisch bis zu den gegenüberliegenden Seitenrändern des Substrats 1. Daher gibt es im Gegensatz zu der in der Figur 6 dargestellten Ausführungsform keine freien Bereiche zwischen dem Rand der Abschnitte 5a und dem gegenüberliegenden Rand des Substrats.
- Dennoch sind wie in der Ausführungsform gemäß der Figur 6 die Abschnitte 5a der geätzten Widerstandsfolie 3 von drei metallischen Schichten 8, 9, 14 bedeckt, die identisch denjenigen der Figur 6 sind, die sich über die Seitenwände des Substrats und auf einen Teil der Seite 13 erstrecken die gegenüber der die Widerstandsfolie 3 tragenden Seite angeordnet ist.
- Wie in der bevorzugten Ausführunigsform gemäß der Figur 6 bilden die drei metallischen Schichten einen leitenden Überzug mit der Schnittform eines C, der sich über die ganze Länge der Komponente auf dessen beiden gegenüberliegenden Seiten erstreckt.
- Der auf diese Weise erhaltene Chipwiderstand bietet gleichfalls wegen der hohen Präzision, mit der das Widerstandselement 3 in Eorm einer geätzten oder ausgeschnittenen Folie erhalten wird, überlegene Eigenschaften gegenüber den Widerständen, die in Dickschicht- oder der Dünnschichttechnik hergestellt werden.
- Dennoch sind die Eigenschaften (Temperaturkoeffizient, Toleranz des Ohmwertes und Drift) denjenigen eines Widerstands nach der Figur 6 unterlegen.
- Die Überlegenheit des in der Figur 6 dargestellten Widerstands erklärt sich im wesentlichen durch das Vorhandensein der freien Zonen 7 zwischen den Rändern der Abschnitte 5 der Widerstandsfolie 3 und den angrenzenden Rändern des Substrats 1, die es ermöglichen, wie es im vorangegangenen erklärt wurde, die thermischen und mechanischen Spannungen zu reduzieren, die sich auf den Abschnitten 5 der geätzten Widerstandsfolie 3 auf Grund der Unterschiede der Ausdehnungskoeffizienten zwischen dem Substrat 1, der Harzschicht 2 und der Widerstandsfolie 3 einstellen.
- Selbstverständlich ist die Erfindung nicht auf die beschriebene Ausführungsbeispiele beschränkt, und es können an ihnen zahlreiche Modifikationen angebracht werden, ohne den Rahmen der Erfindung zu verlassen.
Claims (12)
1. Elektrischer Widerstand in der Form eines Chips zum
Auflöten auf eine gedruckte Schaltung oder dem Substrat einer
Hybridschaltung, der ein elektrisch isolierendes Keramiksubstrat
(1) aufweist, mit dem über eine adhäsive Lage (2) aus einem
organischen Harz eine Folie (3) aus einem Metall oder einer
Widerstandslegierung verbunden ist, wobei aus der Folie
miteinander verbundene Filamente (4) zur Bildung einer gewundenen
Widerstandsschaltung durch Ätzung ausgeschnitten werden, wobei
die ausgeschnittene Widerstandsfolie (3) von einer weiteren
Lage (6) eines organischen Harzes überzogen wird, dadurch
gekennzeichnet, daß die weitere Lage eines Harzes im Bereich der
gegenüberliegenden Ränder des Substrats (1) zwei Endabschnitte
(5, 5a) der ausgeschnittenen Widerstandsfolie (3) freiläßt,
wobei jeder der beiden Abschnitte (5, 5a) der Widerstandsfolie
von einer dünnen Lage (8) eines Metalls oder einer Legierung
überdeckt ist, die an der Widerstandsfolie festhaftet, diese
Lage (8) von einer zweiten dickeren Lage (9) eines Metalls
oder einer leitenden Legierung überdeckt ist, und die zweite
Lage (9) von einer ebenfalls dickeren dritten Lage (14) einer
lötbaren Legierung überdeckt ist, wobei sich die drei Lagen
(8, 9, 14) auch über die den gegenüberliegenden Kanten
entsprechenden gegenüberliegenden Seitenwänden des Substrates
(1) und teilweise über die der ausgeschnittenen
Widerstandsfolie (3) gegenüberliegende Seite (13) des Substrats erstrecken.
2. Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß
die Widerstandsfolie (3) eine Legierung aus Nickel und Chrom
ist.
3. Widerstand nach Anspruch 2, dadurch gekennzeichnet, daß
die erste Lage (8) aus Chrom oder aus einer
Titan-Wolfram-Legierung ist.
4. Widerstand nach Anspruch 2 oder 3, dadurch
gekennzeichnet daß die zweite Lage (9) eine Nickel-Chrom-Legierung ist.
5. Widerstand nach einem der Ansprüche 2 bis 4, dadurch
gekennzeichnet, daß die dritte Lage (14) aus Nickel oder Gold
ist.
6. Widerstand nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet, daß die Endabschnitte (5a) der
ausgeschnittenen Widerstandsfolie (3) sich genau bis zu den
gegenüberliegenden Seitenflächen des Substrats (1) erstrecken.
7. Widerstand nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß die Endabschnitte (5) der ausgeschnittenen
Widerstandsfolie (3) sich nicht bis an die gegenüberliegenden
Seitenflächen des Substrats (1) erstrecken, sondern zwei
gegenüberliegende Abschnitte (7) des Substrats freilassen, die
benachbart zu dessen Seitenflächen sind, derart daß die drei
metallischen Lagen (8, 9, 14) aufeinderfolgend auf jeder Seite
des Widerstands einen Abschnitt (5) der ausgeschnittenen
Widerstandsfolie (3), danach einen Bereich (7), der nicht von
der Widerstandsfolie überzogen und von dem das Harz entfernt
ist, danach aufeinanderfolgend die Seitenflächen des Substrats
(1) und einen Abschnitt der der Widerstandsfolie
gegenüberliegenden Oberfläche (13) des Substrats überziehen.
8. Widerstand nach Anspruch 7, dadurch gekennzeichnet, daß
die Breite (d) der ausgeschnittenen Widerstandsfolie (3)
zwischen den Seitenflächen das 0,8- bis 0,6-fache der Breite (D)
des entsprechenden isolierenden Substrats (1) ist.
9. Verfahren zur Herstellung eines Widerstands nach den
Ansprüchen 1 bis 8, in dem eine metallische Widerstandsfolie (3)
mittels eines Harzes (2) auf das Substrat (1) aufgeklebt wird,
durch Ätzung ein gewundenes Widerstandsfilament (4) mit
Endabschnitten (5, 5a) im Bereich der beiden gegenüberliegenden
Kanten des Substrats (1) zur elektrischen Verbindung des
Widerstands aus der Widerstandsfolie (3) gebildet wird, und auf
der geätzten Folie eine zweite Harzschicht (6) aufgebracht
wird, wobei das Verfahren durch die folgenden Schritte
gekennzeichnet ist:
- Entfernen der zweiten Harzlage (6) von den der elektrischen
Verbindung dienenden Endabschnitten (5, 5a) der geätzten Folie
durch Ätzen,
- Aufbringen eines metallischen Überzugs (8, 9, 14) auf die
nicht mit Harz überzogenen Endabschnitte (5, 5a) der geätzten
Folie, der sich über die beiden den zwei gegenüberliegenden
Rändern des Substrats entsprechenden Seitenflächen und
teilweise über die Fläche (13) erstreckt, die derjenigen
gegenüberliegt, die die geätzte Folie (3) trägt, wobei sich der
metallische Überzug aus den folgenden aufeinanderfolgenden
Überzügen zusammensetzt, nämlich aus einer dünnen Lage (8) aus
Chrom oder einer Titan-Wolfram-Legierung, aus einer dickeren
Lage (9) aus einer Nickel-Chrom-Legierung und anschließend aus
einer ebenfalls dickeren Lage (14) aus Nickel oder Gold.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß
während des Entfernens des Harzes von den Abschnitten (5) der
geätzten Widerstandsfolie das Harz auch in einem Bereich (7)
im Bereich der Seitenflächen des Substrates (1) entfernt wird.
11. Verfahren nach einem der Ansprüche 9 oder 10, dadurch
gekennzeichnet, daß die erste Lage (8) aus Chrom oder einer
Titan-Wolfram-Legierung eine Dicke zwischen 10 und 50 nm und die
zweite Lage (9) aus Nickel-Chrom eine Dicke zwischen 500 und
1500 nm hat.
12. Verfahren nach einem der Ansprüche 9 oder 10, wobei der
Widerstand zum Auflöten auf einer gedruckten Schaltung oder
einer Hybridschaltung bestimmt ist, dessen dritte Lage (14)
aus Nickel ist, dadurch gekennzeichnet, daß die dritte Lage
(14) mit einer Lage aus einer Zinn-Blei-Legierung mit einer
Dicke zwischen 5 und 20 nm überzogen wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8913759A FR2653588B1 (fr) | 1989-10-20 | 1989-10-20 | Resistance electrique sous forme de puce a montage de surface et son procede de fabrication. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69005785D1 DE69005785D1 (de) | 1994-02-17 |
DE69005785T2 true DE69005785T2 (de) | 1994-05-05 |
Family
ID=9386613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE90402915T Expired - Lifetime DE69005785T2 (de) | 1989-10-20 | 1990-10-17 | Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung. |
Country Status (10)
Country | Link |
---|---|
US (1) | US5111179A (de) |
EP (1) | EP0424254B1 (de) |
JP (1) | JPH03165501A (de) |
KR (1) | KR910008749A (de) |
AT (1) | ATE99828T1 (de) |
BR (1) | BR9005297A (de) |
CA (1) | CA2028043C (de) |
DE (1) | DE69005785T2 (de) |
FR (1) | FR2653588B1 (de) |
MC (1) | MC2169A1 (de) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5179366A (en) * | 1991-06-24 | 1993-01-12 | Motorola, Inc. | End terminated high power chip resistor assembly |
US5189387A (en) * | 1991-07-11 | 1993-02-23 | Electromer Corporation | Surface mount device with foldback switching overvoltage protection feature |
US5170146A (en) * | 1991-08-01 | 1992-12-08 | Motorola, Inc. | Leadless resistor |
US5287083A (en) * | 1992-03-30 | 1994-02-15 | Dale Electronics, Inc. | Bulk metal chip resistor |
US5323138A (en) * | 1992-09-04 | 1994-06-21 | Trw Inc. | Reliable thin film resistors for integrated circuit applications |
US5464966A (en) * | 1992-10-26 | 1995-11-07 | The United States Of America As Represented By The Secretary Of Commerce | Micro-hotplate devices and methods for their fabrication |
DE4339551C1 (de) * | 1993-11-19 | 1994-10-13 | Heusler Isabellenhuette | Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand |
JPH10508430A (ja) * | 1994-06-09 | 1998-08-18 | チップスケール・インコーポレーテッド | 抵抗器の製造 |
US5566011A (en) * | 1994-12-08 | 1996-10-15 | Luncent Technologies Inc. | Antiflector black matrix having successively a chromium oxide layer, a molybdenum layer and a second chromium oxide layer |
EP0810614B1 (de) * | 1996-05-29 | 2002-09-04 | Matsushita Electric Industrial Co., Ltd. | Widerstand für Oberflächenmontage |
TW405129B (en) * | 1997-12-19 | 2000-09-11 | Koninkl Philips Electronics Nv | Thin-film component |
JP3826749B2 (ja) * | 2001-08-22 | 2006-09-27 | 株式会社日立製作所 | シャント抵抗を備えた電力変換装置 |
WO2004023498A1 (en) * | 2002-09-03 | 2004-03-18 | Vishay Intertechnology, Inc. | Flip chip resistor and its manufacturing method |
US20040201447A1 (en) * | 2003-04-14 | 2004-10-14 | Wong Marvin Glenn | Thin-film resistor device |
US7940158B2 (en) * | 2005-10-13 | 2011-05-10 | Rohm Co., Ltd. | Chip resistor and its manufacturing method |
US8208266B2 (en) * | 2007-05-29 | 2012-06-26 | Avx Corporation | Shaped integrated passives |
TWI503849B (zh) * | 2009-09-08 | 2015-10-11 | Cyntec Co Ltd | 微電阻元件 |
JP6087279B2 (ja) * | 2011-05-17 | 2017-03-01 | ローム株式会社 | チップ抵抗器の製造方法 |
JP6107062B2 (ja) * | 2012-11-06 | 2017-04-05 | Tdk株式会社 | チップサーミスタ |
JP2014165194A (ja) | 2013-02-21 | 2014-09-08 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
JP6227877B2 (ja) * | 2013-02-26 | 2017-11-08 | ローム株式会社 | チップ抵抗器、およびチップ抵抗器の製造方法 |
CN105655072A (zh) * | 2014-11-11 | 2016-06-08 | 南京化工职业技术学院 | 一种光控热敏电阻器 |
TWI616903B (zh) * | 2015-07-17 | 2018-03-01 | 乾坤科技股份有限公司 | 微電阻器 |
US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
WO2018061961A1 (ja) * | 2016-09-27 | 2018-04-05 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
JP2017163165A (ja) * | 2017-06-21 | 2017-09-14 | ローム株式会社 | チップ抵抗器、およびチップ抵抗器の製造方法 |
US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
DE202018004354U1 (de) * | 2018-09-19 | 2018-10-15 | Heraeus Sensor Technology Gmbh | Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement |
JP6732996B2 (ja) * | 2019-04-15 | 2020-07-29 | ローム株式会社 | チップ抵抗器 |
KR102300015B1 (ko) * | 2019-12-12 | 2021-09-09 | 삼성전기주식회사 | 저항 부품 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3517436A (en) * | 1965-05-04 | 1970-06-30 | Vishay Intertechnology Inc | Precision resistor of great stability |
US3496513A (en) * | 1967-11-17 | 1970-02-17 | Sprague Electric Co | Film resistor with securely soldered leads |
JPS5437263A (en) * | 1977-08-30 | 1979-03-19 | Nitto Electric Ind Co | Method of manufacturing printed circuit board with resistance body |
US4267634A (en) * | 1978-04-05 | 1981-05-19 | American Components Inc. | Method for making a chip circuit component |
US4318072A (en) * | 1979-09-04 | 1982-03-02 | Vishay Intertechnology, Inc. | Precision resistor with improved temperature characteristics |
JPS59185801U (ja) * | 1983-05-26 | 1984-12-10 | アルプス電気株式会社 | チツプ抵抗 |
NL8500433A (nl) * | 1985-02-15 | 1986-09-01 | Philips Nv | Chipweerstand en werkwijze voor de vervaardiging ervan. |
JPS61210601A (ja) * | 1985-03-14 | 1986-09-18 | 進工業株式会社 | チツプ抵抗器 |
JPS62128514A (ja) * | 1985-11-29 | 1987-06-10 | 株式会社村田製作所 | 磁器電子部品 |
US4792781A (en) * | 1986-02-21 | 1988-12-20 | Tdk Corporation | Chip-type resistor |
JPH01109702A (ja) * | 1987-10-22 | 1989-04-26 | Hokuriku Denki Kogyo Kk | チップ抵抗器とその製造方法 |
GB8727926D0 (en) * | 1987-11-28 | 1987-12-31 | British Aerospace | Surface mounting leadless components on conductor pattern supporting substrates |
US4788523A (en) * | 1987-12-10 | 1988-11-29 | United States Of America | Viad chip resistor |
US4829553A (en) * | 1988-01-19 | 1989-05-09 | Matsushita Electric Industrial Co., Ltd. | Chip type component |
JP2668375B2 (ja) * | 1988-01-25 | 1997-10-27 | ティーディーケイ株式会社 | 回路部品の電極製造方法 |
NL8800156A (nl) * | 1988-01-25 | 1989-08-16 | Philips Nv | Chipweerstand en werkwijze voor het vervaardigen van een chipweerstand. |
US4814947A (en) * | 1988-02-17 | 1989-03-21 | North American Philips Corporation | Surface mounted electronic device with selectively solderable leads |
NL8800853A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Chipweerstand en werkwijze voor het vervaardigen van een chipweerstand. |
-
1989
- 1989-10-20 FR FR8913759A patent/FR2653588B1/fr not_active Expired - Lifetime
-
1990
- 1990-10-15 MC MC922152A patent/MC2169A1/xx unknown
- 1990-10-17 EP EP90402915A patent/EP0424254B1/de not_active Expired - Lifetime
- 1990-10-17 DE DE90402915T patent/DE69005785T2/de not_active Expired - Lifetime
- 1990-10-17 AT AT90402915T patent/ATE99828T1/de not_active IP Right Cessation
- 1990-10-19 BR BR909005297A patent/BR9005297A/pt unknown
- 1990-10-19 KR KR1019900016873A patent/KR910008749A/ko not_active Application Discontinuation
- 1990-10-19 CA CA002028043A patent/CA2028043C/en not_active Expired - Lifetime
- 1990-10-20 JP JP2276210A patent/JPH03165501A/ja active Pending
- 1990-10-22 US US07/600,819 patent/US5111179A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2653588B1 (fr) | 1992-02-07 |
DE69005785D1 (de) | 1994-02-17 |
ATE99828T1 (de) | 1994-01-15 |
JPH03165501A (ja) | 1991-07-17 |
EP0424254A1 (de) | 1991-04-24 |
EP0424254B1 (de) | 1994-01-05 |
KR910008749A (ko) | 1991-05-31 |
US5111179A (en) | 1992-05-05 |
BR9005297A (pt) | 1991-09-17 |
CA2028043A1 (en) | 1991-04-21 |
FR2653588A1 (fr) | 1991-04-26 |
MC2169A1 (fr) | 1992-04-09 |
CA2028043C (en) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69005785T2 (de) | Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung. | |
DE3705279C2 (de) | Verfahren zur Herstellung von Widerständen in Chip-Form | |
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
DE2637667C2 (de) | Halbleiteranordnung | |
DE69812179T2 (de) | Gedruckte schaltungsplatine mit integrierter schmelzsicherung | |
DE19811870B4 (de) | Thermistorelement | |
DE2810054A1 (de) | Elektronische schaltungsvorrichtung und verfahren zu deren herstellung | |
DE2554691C2 (de) | Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung | |
EP0016925B1 (de) | Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten | |
DE3125518A1 (de) | "duenne verdrahtungsanordnung" | |
DE1817434C3 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
DE3906018A1 (de) | Verfahren zum einkapseln von leitern | |
EP1756537A1 (de) | Temperaturfühler und verfahren zu dessen herstellung | |
DE4203114C2 (de) | Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen | |
DE3874785T2 (de) | Duennfilmkondensator. | |
EP0841668B1 (de) | Elektrischer Widerstand und Verfahren zu seiner Herstellung | |
DE3638286A1 (de) | Elektrisches bauelement aus keramik mit mehrlagenmetallisierung und verfahren zu seiner herstellung | |
EP0234487B1 (de) | Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung | |
DE3118342C2 (de) | Wärmeaufzeichnungskopf und Verfahren zu seiner Herstellung | |
EP3994710A1 (de) | Ntc-dünnschichtthermistor und verfahren zur herstellung eines ntc-dünnschichtthermistors | |
EP0016263B1 (de) | Dünnschichtwiderstand mit grossem Temperaturkoeffizienten und Verfahren zu dessen Herstellung | |
DE19915245A1 (de) | Verfahren zur Herstellung von elektronischen Bauelementen mit Streifenleitungen | |
DE2146328A1 (de) | Leiterplatte | |
DE102008016613B4 (de) | Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht | |
DE69111569T2 (de) | Hochfrequenzspule und verfahren zu ihrer herstellung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |