WO2018061961A1 - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- WO2018061961A1 WO2018061961A1 PCT/JP2017/034040 JP2017034040W WO2018061961A1 WO 2018061961 A1 WO2018061961 A1 WO 2018061961A1 JP 2017034040 W JP2017034040 W JP 2017034040W WO 2018061961 A1 WO2018061961 A1 WO 2018061961A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- resistor
- pair
- surface electrodes
- insulating substrate
- electrodes
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
Definitions
- This disclosure relates to a small chip resistor formed of a low resistance thick film resistor used in various electronic devices.
- this type of conventional chip resistor includes an insulating substrate 1, a pair of first upper surface electrodes 2 provided at both ends of the upper surface of the insulating substrate 1, and an upper surface of the insulating substrate 1.
- a resistor 3 provided between the pair of first upper surface electrodes 2 and a pair of second upper surface electrodes 4 formed on the upper surfaces of the pair of first upper surface electrodes 2 and connected to the resistor 3. It was.
- the insulating substrate 1 is electrically connected to the exposed resistor 3 and the protective film 5 provided so as to cover a part of the pair of second upper surface electrodes 4 and the pair of first upper surface electrodes 2.
- a pair of end face electrodes 6 provided on both end faces, a part of the pair of second upper face electrodes 4 and a plating layer 7 formed on the surfaces of the pair of end face electrodes 6 were provided.
- Patent Document 1 is known as prior art document information related to the invention of this application.
- the present disclosure solves the above-described conventional problems, and an object of the present disclosure is to provide a chip resistor that can reduce the possibility of defective mounting.
- the length formed on the pair of first upper surface electrodes of the resistor is set longer than the length of the portion formed between the pair of first upper surface electrodes of the resistor. It is long.
- the raised portions of both ends of the resistor can be separated from the positions of both ends of the pair of second upper surface electrodes. Protruding can be suppressed. Thereby, it is possible to prevent inclination and undulation from occurring on the upper surface of the end portions of the pair of second upper surface electrodes. Therefore, even when the upper surface side is mounted as a mounting surface, there is an excellent effect that the possibility of mounting defects such as chip standing due to the difference in height of the upper surface of the chip resistor can be reduced.
- Sectional drawing of chip resistor in one embodiment of this indication The figure which shows the relationship between the distance t1 of the front-end
- FIG. 1 is a cross-sectional view of a chip resistor according to an embodiment of the present invention.
- the chip resistor includes an insulating substrate 11, a pair of first upper surface electrodes 12, a resistor 13, a pair of second upper surface electrodes 14, and a protective film. 15, a pair of end face electrodes 16, and a plating layer 17.
- Each of the pair of first upper surface electrodes 12 is provided at each of both end portions of the upper surface of the insulating substrate 11.
- the resistor 13 is provided on the upper surface of the insulating substrate 11 and is formed between the pair of first upper surface electrodes 12.
- the pair of second upper surface electrodes 14 are formed on the upper surfaces of the pair of first upper surface electrodes 12, respectively, and are connected to the resistor 13.
- the protective film 15 is provided so as to cover a part of the exposed resistor 13 and the pair of second upper surface electrodes 14.
- the pair of end surface electrodes 16 are provided on both end surfaces of the insulating substrate 11 so as to be electrically connected to the pair of first upper surface electrodes 12, respectively.
- the plating layer 17 is formed on a part of the pair of second upper surface electrodes 14 and the surface of the pair of end surface electrodes 16.
- the length w2 formed on the pair of first upper surface electrodes 12 of the resistor 13 is made longer than the length w1 of the portion formed between the pair of first upper surface electrodes 12 of the resistor 13. Further, the distance t1 between the tip end portions 13a on both sides of the resistor 13 and the end face 11a of the insulating substrate 11 is set to 100 ⁇ m or less.
- the insulating substrate 11 is made of alumina containing 96% Al 2 O 3 and has a rectangular shape.
- the length, width, and thickness of the insulating substrate 11 are as shown in [Table 1] below in this embodiment.
- the pair of first upper surface electrodes 12 are provided at both ends of the upper surface of the insulating substrate 11, and are formed by printing and baking a thick film material made of silver, silver palladium, or copper. In addition, you may form the back surface electrode 12a in the both ends of the insulating substrate 11 back surface.
- FIG. 1 the chip resistor which formed the back surface electrode 12a in the both ends of the insulating substrate 11 back surface is shown.
- the cross-sectional view shown in FIG. 1 is a cross-sectional view taken along a plane including the length direction and the thickness direction of the insulating substrate 11.
- the insulating substrate 11 can have a length of 1000 ⁇ m to 2000 ⁇ m, a width of 500 ⁇ m to 1000 ⁇ m, and a thickness of 300 ⁇ m to 500 ⁇ m.
- the resistor 13 is formed on the upper surface of the insulating substrate 11 by printing a thick film material made of silver palladium, ruthenium oxide, or copper nickel between the pair of first upper surface electrodes 12 and then firing the printed material. ing.
- the ends 13 a on both sides of the resistor 13 are located on the upper surfaces of the pair of first upper surface electrodes 12.
- the resistor 13 is not rod-shaped, and the end portions 13 a on both sides thereof are located inside the insulating substrate 11.
- a protective glass layer such as precoat glass may be provided so as to cover the resistor 13. Further, a trimming groove for adjusting a resistance value (hereinafter not shown) may be provided in the resistor 13.
- the pair of second upper surface electrodes 14 are formed by printing and baking a thick film material made of silver, silver palladium, or copper.
- the pair of second upper surface electrodes 14 are formed on a part of the first upper surface electrode 12 not covered with the resistor 13 and the upper surface of the resistor 13, and are connected to the resistor 13. End portions 14 a of the pair of second upper surface electrodes 14 facing each other (inward) are covered with the protective film 15.
- the protective film 15 is provided with a thick film material made of glass or epoxy resin so as to cover a part of the pair of second upper surface electrodes 14 and the resistor 13.
- the pair of end face electrodes 16 are provided on both ends of the insulating substrate 11 and are made of Ag and resin so as to be electrically connected to the pair of first top face electrodes 12 exposed from the pair of second top face electrodes 14. It is formed by printing.
- a plating layer 17 made of a Cu plating layer, a Ni plating layer, and a Sn plating layer is formed on the surface of the pair of end face electrodes 16. At this time, the plating layer 17 is connected to the pair of second upper surface electrodes 14 so as to cover a part of the pair of second upper surface electrodes 14 and is in contact with the protective film 15.
- the materials constituting the first upper surface electrode 12, the resistor 13, the second upper surface electrode 14, the protective film 15, the end surface electrode 16 and the plating layer 17 and the layer thickness of each layer are as shown in [Table 2].
- the plating layer 17 it is the thickness of each of Cu layer, Ni layer, and Sn layer.
- the insulating substrate 11 is made of alumina containing 96% Al 2 O 3 and has a rectangular shape. The length, width and thickness of the insulating substrate 11 are as shown in [Table 1].
- the end portions 13 a on both sides of the resistor 13 are positioned in the vicinity of the end surface 11 a of the insulating substrate 11, and the length of the portion 13 formed between the pair of first upper surface electrodes 12 of the resistor 13 is determined by the resistor 13.
- the length w2 formed on the pair of first upper surface electrodes 12 is increased.
- the distance t1 between the tip end portions 13a on both sides of the resistor 13 and the end surface 11a of the insulating substrate 11 is set to 100 ⁇ m or less.
- the dimension of w1 defines the resistance value.
- the dimension of w2 is preferably 1.5 times or more and 2.5 times or less of the dimension of w1.
- the w2 is lengthened.
- the end portions 13a on both sides of the resistor 13 are separated from the positions of the end portions 14a of the pair of second upper surface electrodes 14 facing each other. Therefore, it can suppress that the edge part 14a of a pair of 2nd upper surface electrode 14 protrudes upwards. Thereby, it is possible to prevent the upper surface of the pair of second upper surface electrodes 14 from being inclined or undulated. Therefore, even when the upper surface side is mounted as a mounting surface, there is an effect that it is possible to reduce the possibility of mounting defects such as chip standing due to a difference in inclination or undulation.
- the length w2 formed on the pair of first upper surface electrodes 12 of the resistor 13 is made longer than the length w1 of the portion formed between the pair of first upper surface electrodes 12 of the resistor 13. Therefore, the end portions 13 a on both sides of the resistor 13 approach the end surface 11 a of the insulating substrate 11, and the end portions 13 a on both sides of the resistor 13 are separated from the upper end portions of the pair of first upper surface electrodes 12. As a result, the end portions 13a on both sides of the resistor 13 do not rise upward, so that the upper surfaces of the pair of second upper surface electrodes 14 are flat, and the difference in height between inclination and undulation is reduced.
- the inclination and undulation of the upper surface of the plating layer 17 on the upper surface of the pair of second upper surface electrodes 14 are also reduced. Further, since both end portions of the protective film 15 do not protrude upward, the upper surface of the chip resistor is horizontal (flat), and it is possible to suppress the occurrence of mounting defects such as chip standing due to the height difference of the upper surface of the chip resistor.
- both end portions of the protective film 15 also protrude upward, the upper surface of the chip resistor is not flat, and there is a possibility that a mounting failure such as chip standing due to the inclination of the upper surface of the chip resistor or the difference in the level of undulation may occur. is there.
- the distance t1 between the tip portion of the end portion 13a on both sides of the resistor 13 and the end surface 11a of the insulating substrate 11 be close to 100 ⁇ m or less.
- FIG. 2 shows a chip resistor of 1608 size shown in [Table 1], the distance t1 between the tip of the end 13a on both sides of the resistor 13 and the end face of the insulating substrate 11, and the pair of second upper surface electrodes 14 It is a figure which shows the relationship with the dimension of the height difference of the inclination of an upper surface, and undulation.
- Figure 2 shows the following. That is, the distances t1 between the tip portions of the end portions 13a on both sides of the resistor 13 and the end surface 11a of the insulating substrate 11 are 100 ⁇ m or less (6% or less of the length of the insulating substrate 11).
- the end 13 a is brought close to the end surface 11 a of the insulating substrate 11.
- the edge part 13a of the both sides of the resistor 13 and the position of edge part 14a which mutually opposes a pair of 2nd upper surface electrode 14 are separated. By doing so, it can be seen that the height difference is reduced.
- the end portions 13a on both sides of the resistor 13 are separated from the upper end portions of the pair of first upper surface electrodes 12 as shown in FIG.
- the end portions 13a on both sides of the body 13 do not rise upward.
- the upper surfaces of the pair of second upper surface electrodes 14 are horizontal and inclined, and the height difference is small.
- the distance t1 is more preferably 50 ⁇ m or less.
- the end portions 13 a on both sides of the resistor 13 are close to the upper surface ends of the pair of first upper surface electrodes 12.
- the end portions 13a on both sides of the bulge rise upward.
- the upper surfaces of the pair of second upper surface electrodes 14 are inclined so as to approach the protective film 15 so as to follow the raised shape, and the difference in height increases.
- 3 and 4 omit the pair of end face electrodes 16 and the plating layer 17 for the sake of simplicity.
- the distance from the end surface 11a of the insulating substrate 11 to the protective film 15 is 200 ⁇ m.
- the tip ends of the end portions 13a on both sides of the resistor 13 are on the inner side of the protective film 15; Then, the protective film 15 is formed. As a result, the inclination is absorbed and the height difference does not increase.
- the lower limit of the distance t1 between the tip end portions 13a on both sides of the resistor 13 and the end face 11a of the insulating substrate 11 is determined in consideration of printing accuracy and division accuracy, and is set to 5 ⁇ m, for example.
- the chip resistor according to the present disclosure has an effect of reducing the possibility of occurrence of mounting defects, and in particular, is a small chip formed of a thick film resistor having a low resistance value used in various electronic devices. This is useful in resistors and the like.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
本開示は、実装不良が発生する可能性を低減できるチップ抵抗器を提供することを目的とするものである。本開示のチップ抵抗器は、絶縁基板（１１）と、絶縁基板（１１）の上面の両端部に設けられた一対の第１上面電極（１２）と、絶縁基板（１１）の上面に設けられ、かつ一対の第１上面電極（１２）間に形成された抵抗体（１３）と、を備える。そして、一対の第１上面電極（１２）の上面に形成され抵抗体（１３）と接続する一対の第２上面電極（１４）と、露出する抵抗体（１３）と一対の第２上面電極（１４）の一部を覆うように設けられた保護膜（１５）とを備える。さらに、抵抗体（１３）の一対の第１上面電極（１２）間に形成された部分の長さより、抵抗体（１３）の一対の第１上面電極（１２）上に形成された長さを長くし、抵抗体（１３）の両側の端部（１３ａ）と絶縁基板（１１）の端面（１１ａ）との距離を１００μｍ以下としている。
Description
本開示は、各種電子機器に使用される低い抵抗値の厚膜抵抗体で形成された小形のチップ抵抗器に関するものである。
従来のこの種のチップ抵抗器は、図５に示すように、絶縁基板１と、この絶縁基板１の上面の両端部に設けられた一対の第１上面電極２と、絶縁基板１の上面に設けられ、かつ一対の第１上面電極２間に形成された抵抗体３と、一対の第１上面電極２の上面に形成され抵抗体３と接続する一対の第２上面電極４と、を備えていた。そして、露出する抵抗体３と一対の第２上面電極４の一部を覆うように設けられた保護膜５と、一対の第１上面電極２と電気的に接続されるように絶縁基板１の両端面に設けられた一対の端面電極６と、一対の第２上面電極４の一部と一対の端面電極６の表面に形成されためっき層７とを備えていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
上記した従来のチップ抵抗器においては、抵抗体３の両側の端部３ａは一対の第１上面電極２の上面端部に形成されているため、抵抗体３の両側の端部３ａが上方に盛り上がっていた。また、この抵抗体３の上方に盛り上がった両側の端部３ａと、一対の第２上面電極４の互いに対向する端部４ａとが重なっているため、この重なった箇所で一対の第２上面電極４の端部４ａが上方に突出していた。これにより、一対の第２上面電極４の上面に傾斜や起伏が生じていた。また、この結果、保護膜５の両端部も上方に突出していた。したがって、チップ抵抗器の上面に高低差が発生し、上面側を実装面として実装する場合、チップ立ち等の実装不良が発生する可能性があるという問題を有していた。
本開示は上記従来の課題を解決するもので、実装不良が発生する可能性を低減できるチップ抵抗器を提供することを目的とするものである。
上記目的を達成するために本開示にかかる発明は、抵抗体の一対の第１上面電極間に形成された部分の長さより、抵抗体の一対の第１上面電極上に形成された長さを長くしている。
本開示のチップ抵抗器は、抵抗体の両端部の盛り上がった部分と一対の第２上面電極の両端部の位置を離すことができるため、一対の第２上面電極の互いに向かい合う端部が上方に突出するのを抑えることができる。これにより、一対の第２上面電極の端部上面に傾斜や起伏が生じないようにすることができる。そのため、上面側を実装面として実装するときでも、チップ抵抗器の上面の高低差によるチップ立ち等の実装不良が発生する可能性を低減できるという優れた効果を奏するものである。
以下、本開示の一実施の形態におけるチップ抵抗器について、図面を参照しながら説明する。
図１は本発明の一実施の形態におけるチップ抵抗器の断面図である。
本開示の一実施の形態におけるチップ抵抗器は、図１に示すように、絶縁基板１１と、一対の第１上面電極１２と、抵抗体１３と、一対の第２上面電極１４と、保護膜１５と、一対の端面電極１６と、めっき層１７と、を備えている。一対の第１上面電極１２のそれぞれは、絶縁基板１１の上面の両端部のそれぞれに設けられている。抵抗体１３は、絶縁基板１１の上面に設けられ、かつ一対の第１上面電極１２の間に形成されている。一対の第２上面電極１４は、それぞれが一対の第１上面電極１２のそれぞれの上面に形成され、抵抗体１３と接続する。保護膜１５は、露出する抵抗体１３と一対の第２上面電極１４の一部を覆うように設けられている。一対の端面電極１６は、それぞれが一対の第１上面電極１２のそれぞれと電気的に接続されるように絶縁基板１１の両端面に設けられている。めっき層１７は、一対の第２上面電極１４の一部と一対の端面電極１６の表面に形成されている。
また、抵抗体１３の一対の第１上面電極１２間に形成された部分の長さｗ１より、抵抗体１３の一対の第１上面電極１２上に形成された長さｗ２を長くしている。また、抵抗体１３の両側の端部１３ａの先端部と絶縁基板１１の端面１１ａとの距離ｔ１を１００μｍ以下としている。
上記構成において、絶縁基板１１は、Ａｌ2Ｏ3を９６％含有するアルミナで構成され、その形状は矩形状となっている。なお、絶縁基板１１の長さ、幅および厚さは、本実施形態では以下の［表１］のようになる。
また、一対の第１上面電極１２は、絶縁基板１１上面の両端部に設けられ、銀、銀パラジウム、または銅からなる厚膜材料を、印刷および焼成することによって形成されている。なお、絶縁基板１１裏面の両端部に裏面電極１２ａを形成してもよい。図１においては、絶縁基板１１裏面の両端部に裏面電極１２ａを形成したチップ抵抗器を示している。なお、図１にて示す断面図は、絶縁基板１１の長さ方向および厚さ方向を含む平面で切った断面図である。なお、絶縁基板１１の長さとして１０００μｍ～２０００μｍ、幅として５００μｍ～１０００μｍ、厚さとして３００μｍ～５００μｍとすることが可能である。
さらに、抵抗体１３は、絶縁基板１１の上面において、一対の第１上面電極１２の間に、銀パラジウム、酸化ルテニウム、または銅ニッケルからなる厚膜材料を印刷した後、焼成することによって形成されている。抵抗体１３の両側の端部１３ａは、一対の第１上面電極１２の上面に位置している。なお、抵抗体１３は棒状ではなく、その両側の端部１３ａは絶縁基板１１の内側に位置している。
そして、抵抗体１３を覆うようにプリコートガラスなどの保護ガラス層を設けてもよい。さらに、抵抗体１３に抵抗値調整用のトリミング溝（以下、図示せず）を設けてもよい。
また、一対の第２上面電極１４は、銀、銀パラジウム、または銅からなる厚膜材料を印刷、焼成することによって形成されている。この一対の第２上面電極１４は、抵抗体１３に覆われていない第１上面電極１２のうちの一部と抵抗体１３の上面に形成され、抵抗体１３と接続している。一対の第２上面電極１４の互いに対向する（内側に向かう）端部１４ａは保護膜１５に覆われている。
そして、保護膜１５は、一対の第２上面電極１４の一部と抵抗体１３を覆うように、ガラスまたはエポキシ樹脂からなる厚膜材料により設けられている。
一対の端面電極１６は、絶縁基板１１の両端部に設けられ、一対の第２上面電極１４から露出した一対の第１上面電極１２と電気的に接続されるように、Ａｇと樹脂からなる材料を印刷することによって形成される。
さらに、この一対の端面電極１６の表面には、Ｃｕめっき層、Ｎｉめっき層、Ｓｎめっき層からなるめっき層１７が形成されている。このとき、めっき層１７は、一対の第２上面電極１４の一部を覆うように一対の第２上面電極１４と接続され、かつ保護膜１５と接する。
（実施例）
本実施形態の一実施例について、以下に説明する。
本実施形態の一実施例について、以下に説明する。
本実施例において、第１上面電極１２、抵抗体１３、第２上面電極１４、保護膜１５、端面電極１６およびめっき層１７を構成する材料および各層の層厚は、［表２］のようになる。なお、めっき層１７については、Ｃｕ層、Ｎｉ層およびＳｎ層それぞれの厚さである。なお、絶縁基板１１として、Ａｌ2Ｏ3を９６％含有するアルミナで構成され、その形状は矩形状となっている。絶縁基板１１の長さ、幅および厚さは、上記［表１］に示すとおりである。
なお、本実施例において、上記にて説明したパラメータｔ１、ｗ１およびｗ２の値は、［表３］のようになる。
ここで、抵抗体１３の両側の端部１３ａを絶縁基板１１の端面１１ａ近傍に位置させ、抵抗体１３の一対の第１上面電極１２間に形成された部分の長さｗ１より、抵抗体１３の一対の第１上面電極１２上に形成された長さｗ２を長くしている。さらに、抵抗体１３の両側の端部１３ａの先端部と絶縁基板１１の端面１１ａとの距離ｔ１を１００μｍ以下としている。また、ｗ１の寸法は抵抗値を規定する。ｗ２の寸法はｗ１の寸法の１．５倍以上、２．５倍以下とするのが好ましい。
上記したように本実施例においては、抵抗体１３の一対の第１上面電極１２間に形成された部分の長さｗ１より、抵抗体１３の一対の第１上面電極１２上に形成された長さｗ２を長くしている。また、抵抗体１３の両側の端部１３ａと、一対の第２上面電極１４の互いに対向する端部１４ａ同士の位置とを離している。そのため、一対の第２上面電極１４の端部１４ａが上方に突出するのを抑えることができる。これにより、一対の第２上面電極１４の上面に傾斜や起伏が生じないようにすることができる。そのため、上面側を実装面として実装するときでも、傾斜や起伏の高低差によるチップ立ち等の実装不良が発生する可能性を低減できるという効果が得られる。
すなわち、抵抗体１３の一対の第１上面電極１２間に形成された部分の長さｗ１より、抵抗体１３の一対の第１上面電極１２上に形成された長さｗ２を長くしている。そのため、抵抗体１３の両側の端部１３ａが絶縁基板１１の端面１１ａに近づき、かつ抵抗体１３の両側の端部１３ａが一対の第１上面電極１２の上面端部から離れる。これにより、抵抗体１３の両側の端部１３ａは上方に盛り上がらないため、一対の第２上面電極１４の上面が平らで傾斜や起伏の高低差が小さくなる。この結果、一対の第２上面電極１４の上面のめっき層１７の上面の傾斜や起伏も小さくなる。また、保護膜１５の両端部も上方に突出しないため、チップ抵抗器の上面は水平（フラット）で、チップ抵抗器の上面の高低差によるチップ立ち等の実装不良が発生を抑制できる。
一方、従来のように抵抗体１３の両側の端部１３ａが絶縁基板１１の端面１１ａから離れ、かつ抵抗体１３の両側の端部１３ａが一対の第１上面電極１２の上面端部に近い場合、抵抗体１３の両側の端部１３ａが上方に盛り上がる。これにより、その盛り上がった形状に沿うように一対の第２上面電極１４の表面は保護膜１５に近づくにしたがって傾斜する。この結果、一対の第２上面電極１４の上面のめっき層１７の上面の傾斜や起伏も大きくなる。また、保護膜１５の両端部も上方に突出するため、チップ抵抗器の上面はフラットではなくなり、チップ抵抗器の上面の傾斜や起伏の高低差によるチップ立ち等の実装不良が発生する可能性がある。
ここで、本開示の抵抗器では、抵抗体１３の両側の端部１３ａの先端部と絶縁基板１１の端面１１ａとの距離ｔ１を１００μｍ以下に近づけるのが好ましい。
図２は、［表１］に示す１６０８サイズのチップ抵抗器において、抵抗体１３の両側の端部１３ａの先端部と絶縁基板１１の端面との距離ｔ１と、一対の第２上面電極１４の上面の傾斜や起伏の高低差の寸法との関係を示す図である。
このとき、絶縁基板１１の端面１１ａから１００μｍでの一対の第２上面電極１４の上面（図３、図４の点Ａ）と、一対の第２上面電極１４の保護膜１５との接触部での上面（図３、図４の点Ｂ）の高低差の寸法を測定した。なお、保護膜１５の長さは変わらない。
図２から、以下のことがわかる。すなわち、抵抗体１３の両側の端部１３ａの先端部と絶縁基板１１の端面１１ａとの距離ｔ１を１００μｍ以下（絶縁基板１１の長さの６％以下）になるところまで抵抗体１３の両側の端部１３ａを絶縁基板１１の端面１１ａに近づける。そして、抵抗体１３の両側の端部１３ａと、一対の第２上面電極１４の互いに対向する端部１４ａ同士の位置とを離す。このようにすることによって、高低差が小さくなることが分かる。
本開示の抵抗器のように、距離ｔ１が１００μｍ以下の場合は、図３に示すように、抵抗体１３の両側の端部１３ａが一対の第１上面電極１２の上面端部から離れ、抵抗体１３の両側の端部１３ａは上方に盛り上がらない。これにより、一対の第２上面電極１４の上面が水平で傾斜、高低差が小さい。なお、距離ｔ１を５０μｍ以下とするのがより好ましい。
逆に、図４に示すように、距離ｔ１を１００μｍより大きくすれば、抵抗体１３の両側の端部１３ａが一対の第１上面電極１２の上面端部に近くなり、これにより、抵抗体１３の両側の端部１３ａが上方に盛り上がる。その盛り上がった形状に沿うように一対の第２上面電極１４の上面は保護膜１５に近づくにしたがって傾斜し、高低差が大きくなる。なお、図３、図４は、説明を簡単にするために、一対の端面電極１６、めっき層１７を省略している。図３、図４では、絶縁基板１１の端面１１ａから保護膜１５までの距離を２００μｍとしている。距離ｔ１が２００μｍを越えると、抵抗体１３の両側の端部１３ａの先端部が保護膜１５より内側になるため、一対の第２上面電極１４と抵抗体１３の両側の端部１３ａとの間に保護膜１５が形成される。これによって傾斜が吸収されて、高低差の大きさが大きくならない。
ここで、抵抗体１３の両側の端部１３ａの先端部と絶縁基板１１の端面１１ａとの距離ｔ１の下限は、印刷精度や分割精度を考慮して決定され、例えば５μｍとされる。
本開示に係るチップ抵抗器は、実装不良が発生する可能性を低減できるという効果を有するものであり、特に、各種電子機器に使用され低い抵抗値の厚膜抵抗体で形成された小形のチップ抵抗器等において有用となるものである。
１１ 絶縁基板
１１ａ 端面
１２ 第１上面電極
１３ 抵抗体
１３ａ 端部
１４ 第２上面電極
１４ａ 端部
１５ 保護膜
１１ａ 端面
１２ 第１上面電極
１３ 抵抗体
１３ａ 端部
１４ 第２上面電極
１４ａ 端部
１５ 保護膜
Claims (2)
- 絶縁基板と、
前記絶縁基板の上面の両端部に設けられた一対の第１上面電極と、
前記絶縁基板の上面に設けられ、かつ前記一対の第１上面電極間に形成された抵抗体と、
前記一対の第１上面電極の上面に設けられ、かつ前記抵抗体の両端部に設けられた一対の第２上面電極と、
前記抵抗体の前記一対の第２上面電極間に存在する部分と、前記一対の第２上面電極の一部と、を覆うように設けられた保護膜とを備え、
前記抵抗体の前記一対の第１上面電極間に存在する部分の長さより、前記抵抗体の前記一対の第１上面電極上に存在する部分の長さを長くした、チップ抵抗器。 - 前記抵抗体の両端部の先端部と前記絶縁基板の端面との距離を１００μｍ以下とした、請求項１に記載のチップ抵抗器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/330,389 US10839989B2 (en) | 2016-09-27 | 2017-09-21 | Chip resistor |
| CN201780037971.5A CN109416964B (zh) | 2016-09-27 | 2017-09-21 | 芯片电阻器 |
| JP2018542477A JPWO2018061961A1 (ja) | 2016-09-27 | 2017-09-21 | チップ抵抗器 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016-187649 | 2016-09-27 | ||
| JP2016187649 | 2016-09-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2018061961A1 true WO2018061961A1 (ja) | 2018-04-05 |
Family
ID=61760416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2017/034040 WO2018061961A1 (ja) | 2016-09-27 | 2017-09-21 | チップ抵抗器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10839989B2 (ja) |
| JP (1) | JPWO2018061961A1 (ja) |
| CN (1) | CN109416964B (ja) |
| WO (1) | WO2018061961A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102231103B1 (ko) * | 2019-12-10 | 2021-03-23 | 삼성전기주식회사 | 저항 소자 |
| JP2022189028A (ja) * | 2021-06-10 | 2022-12-22 | Koa株式会社 | チップ部品 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969406A (ja) * | 1995-08-31 | 1997-03-11 | Matsushita Electric Ind Co Ltd | 角形薄膜チップ抵抗器の製造方法 |
| JPH10144501A (ja) * | 1996-09-11 | 1998-05-29 | Matsushita Electric Ind Co Ltd | チップ抵抗器及びその製造方法 |
| JP2003209006A (ja) * | 2002-01-17 | 2003-07-25 | Rohm Co Ltd | チップ抵抗器の製造方法 |
| JP2004031849A (ja) * | 2002-06-28 | 2004-01-29 | Shoei Chem Ind Co | 超低抵抗抵抗器及びその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845513A (en) * | 1985-03-23 | 1989-07-04 | Canon Kabushiki Kaisha | Thermal recording head |
| FR2653588B1 (fr) * | 1989-10-20 | 1992-02-07 | Electro Resistance | Resistance electrique sous forme de puce a montage de surface et son procede de fabrication. |
| US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
| JP4061729B2 (ja) * | 1998-09-01 | 2008-03-19 | 松下電器産業株式会社 | 抵抗器およびその製造方法 |
| JP4641229B2 (ja) * | 2005-08-18 | 2011-03-02 | ローム株式会社 | チップ抵抗器 |
| JP2007088161A (ja) * | 2005-09-21 | 2007-04-05 | Koa Corp | チップ抵抗器 |
| JP4841914B2 (ja) * | 2005-09-21 | 2011-12-21 | コーア株式会社 | チップ抵抗器 |
| JP2009246147A (ja) * | 2008-03-31 | 2009-10-22 | Panasonic Corp | チップ抵抗器の製造方法 |
| JP2011222757A (ja) | 2010-04-09 | 2011-11-04 | Koa Corp | チップ抵抗器およびその製造方法 |
| JP5683339B2 (ja) * | 2010-05-18 | 2015-03-11 | ローム株式会社 | 面実装型抵抗器及びそれが実装される面実装基板 |
| WO2013137338A1 (ja) * | 2012-03-16 | 2013-09-19 | コーア株式会社 | 基板内蔵用チップ抵抗器およびその製造方法 |
| US9633768B2 (en) * | 2013-06-13 | 2017-04-25 | Rohm Co., Ltd. | Chip resistor and mounting structure thereof |
| CN203941772U (zh) * | 2014-06-20 | 2014-11-12 | 昆山厚声电子工业有限公司 | 厚膜高功率低阻值贴片电阻器 |
| CN105304241B (zh) * | 2014-06-20 | 2017-11-17 | 昆山厚声电子工业有限公司 | 厚膜高功率低阻值贴片电阻器及其制造方法 |
| TWI600354B (zh) * | 2014-09-03 | 2017-09-21 | 光頡科技股份有限公司 | 具高彎折力之微電阻結構及其製造方法 |
| CN204558176U (zh) * | 2015-02-28 | 2015-08-12 | 益阳家鑫电子科技有限公司 | 一种芯片电阻器 |
-
2017
- 2017-09-21 WO PCT/JP2017/034040 patent/WO2018061961A1/ja active Application Filing
- 2017-09-21 JP JP2018542477A patent/JPWO2018061961A1/ja active Pending
- 2017-09-21 US US16/330,389 patent/US10839989B2/en active Active
- 2017-09-21 CN CN201780037971.5A patent/CN109416964B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969406A (ja) * | 1995-08-31 | 1997-03-11 | Matsushita Electric Ind Co Ltd | 角形薄膜チップ抵抗器の製造方法 |
| JPH10144501A (ja) * | 1996-09-11 | 1998-05-29 | Matsushita Electric Ind Co Ltd | チップ抵抗器及びその製造方法 |
| JP2003209006A (ja) * | 2002-01-17 | 2003-07-25 | Rohm Co Ltd | チップ抵抗器の製造方法 |
| JP2004031849A (ja) * | 2002-06-28 | 2004-01-29 | Shoei Chem Ind Co | 超低抵抗抵抗器及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10839989B2 (en) | 2020-11-17 |
| CN109416964B (zh) | 2021-04-23 |
| CN109416964A (zh) | 2019-03-01 |
| JPWO2018061961A1 (ja) | 2019-07-11 |
| US20200090838A1 (en) | 2020-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4909077B2 (ja) | チップ抵抗器 | |
| JP6732459B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP6822947B2 (ja) | 角形チップ抵抗器及びその製造法 | |
| JP7086985B2 (ja) | チップ抵抗器 | |
| JP6274789B2 (ja) | チップ抵抗器 | |
| JP7063820B2 (ja) | チップ抵抗器およびその製造方法 | |
| WO2018061961A1 (ja) | チップ抵抗器 | |
| US20230274861A1 (en) | Chip resistor | |
| JP3948701B2 (ja) | チップ抵抗器 | |
| JP2008117873A (ja) | チップ抵抗器 | |
| WO2021095535A1 (ja) | チップ抵抗器 | |
| JP7365539B2 (ja) | チップ抵抗器 | |
| US10839990B2 (en) | Chip resistor manufacturing method, and chip resistor | |
| WO2020170750A1 (ja) | 抵抗器 | |
| JP2011142117A (ja) | ジャンパーチップ部品およびその製造方法 | |
| JP2009088368A (ja) | 低抵抗チップ抵抗器の製造方法 | |
| JP2020013804A (ja) | チップ抵抗器 | |
| WO2020230713A1 (ja) | 抵抗器 | |
| US20220399140A1 (en) | Chip component | |
| JP2017123411A (ja) | チップ抵抗器 | |
| JP2016018814A (ja) | チップ抵抗器 | |
| JP6688035B2 (ja) | チップ抵抗器 | |
| JP2016131169A (ja) | チップ抵抗器 | |
| JP4799916B2 (ja) | チップ抵抗器 | |
| WO2019017237A1 (ja) | チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17855916 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2018542477 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 17855916 Country of ref document: EP Kind code of ref document: A1 |