JP4799916B2 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP4799916B2
JP4799916B2 JP2005169272A JP2005169272A JP4799916B2 JP 4799916 B2 JP4799916 B2 JP 4799916B2 JP 2005169272 A JP2005169272 A JP 2005169272A JP 2005169272 A JP2005169272 A JP 2005169272A JP 4799916 B2 JP4799916 B2 JP 4799916B2
Authority
JP
Japan
Prior art keywords
film
resistor
electrode layer
substrate
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005169272A
Other languages
English (en)
Other versions
JP2006344777A (ja
Inventor
牧夫 佐藤
阿部  誠
公介 進藤
明 大石
Original Assignee
アルファ・エレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルファ・エレクトロニクス株式会社 filed Critical アルファ・エレクトロニクス株式会社
Priority to JP2005169272A priority Critical patent/JP4799916B2/ja
Publication of JP2006344777A publication Critical patent/JP2006344777A/ja
Application granted granted Critical
Publication of JP4799916B2 publication Critical patent/JP4799916B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Non-Adjustable Resistors (AREA)

Description

本発明は、基板の絶縁性の表面に抵抗体膜が形成され、この基板の両端に外部電極が設けられたチップ抵抗器に関するものである。
図1は従来の一般的なチップ抵抗器の外観図、図4はその内部構造を製造工程順に説明するための斜視図である。これらによって従来のチップ抵抗器の構造を説明する。なおこのようなチップ抵抗器は、特許文献1にも示されている。
特開2002−208502
最初に絶縁性セラミック基板1の両端に内部電極層3と呼ばれる導電性膜が形成され、その内部電極層3に一部分が重なるように抵抗体膜2が形成される(図4の(A))。この抵抗体膜2は必要な場合はフォトリソグラフィ等の手法で細線パターンを形成してもよく、あるいは後の工程でレーザ等で切り込みを入れることにより抵抗値を調整することが行なわれる。
この抵抗体膜2の保護の目的で、絶縁体膜を用いた抵抗体保護層4を形成する場合もある。この抵抗体保護層4は抵抗体膜2を覆いつつ内部電極層3の大部分が露出するように形成される。その後、保護膜5と外部電極層6が形成される。
従来のチップ抵抗器の構造では、内部電極層3が大きな面積を占めておりチップ面積の60%程度にしか抵抗体膜2を配置できない。また、抵抗体膜2は内部電極層3の上に一部分を重ねており、この重なり部分で生ずる段差のため、抵抗体膜2を厚くする必要があり、このためフォトリソグラフィのレジストパターン形成工程で10μm幅以下のレジストパターン形成が困難となり、抵抗体膜の細線パターンを形成することが困難である。これらのことにより、外形寸法を同一とした場合には従来のチップ抵抗器では高い抵抗値を持たせることが困難であった。
本発明は、このような事情に鑑みなされたものであり、外形寸法を同一にした場合に従来よりも高い抵抗値を持たせることができるチップ抵抗器を提供することを目的とする。
本発明によればこの目的は、基板の絶縁性の表面上に膜状の抵抗体を形成し、この抵抗体膜を保護膜で被覆し、前記基板の両端に外部電極層を形成したチップ抵抗器において、前記基板の上面全面に亘って形成される抵抗体膜と、この抵抗体膜に形成され前記外部電極層の下方に延出する抵抗パターンと、前記抵抗体膜に形成され基板の両端辺に沿いかつこれらの端辺の半分以下の長さである内部電極層と、この内部電極層以外の部分で基板の上面全面を覆う絶縁体膜と、を備え、前記外部電極層はこの絶縁体膜で被覆されていない前記内部電極を含みかつ前記絶縁体膜の前記基板の両端二辺の全長に渡って形成され、前記保護膜は前記外部電極層の間で前記両絶縁体膜を覆っていることを特徴とするチップ抵抗器、により達成される。
本発明のチップ抵抗器の構成によれば、外形寸法と同一とした場合に抵抗体膜が配置される面積が従来のチップ抵抗器の構造に比して大幅に増大でき、なおかつ抵抗体膜の細線加工が容易になるので、限られたチップ面積で大きい抵抗値を得ることができる。
絶縁体膜は抵抗体膜と外部電極層との対向面の一部が欠如され、この欠如部分を外部電極層と抵抗体膜が電気的に接続する部分(すなわち内部電極)とすることができる。この内部電極となる部分は、基板の外部電極層を形成した短辺の長さの半分以下とすることができる。この場合には抵抗体膜の面積を十分に増大させる一方、外部電極層と内部電極の接触面積を小さくできるので、はんだや外部電極を伝わって侵入する水分が抵抗体膜に与える影響を小さくすることができ、チップ抵抗器の信頼性が向上する。また抵抗体膜が外部電極の下方へ延出した部分には抵抗パターンを形成しておくことが可能である。
本発明のチップ抵抗器の製造にあたっては、最初に絶縁性基板の上面全面に抵抗体膜を形成した後フォトリソグラフィによる細線加工を行ない抵抗パターンを形成する。このようにすれば抵抗体膜の全領域において段差が無く、フォトリソグラフィによる細線加工が容易である。その後、内部電極層を抵抗体膜上に必要最小限の面積で形成し、抵抗体膜上に絶縁体膜を形成し、絶縁体膜上に外部電極層を形成する。このようにすれば、外部電極層の直下にも抵抗体膜を配置でき、内部電極の部分を除いて基板のほぼ全面に抵抗体膜従って抵抗パターンを配置できることになる。
以下に本発明の一実施例を図2、3に基づいて説明する。図2は一実施例の構造を製造工程順に示す斜視図、図3の(A)、(B)、(C)はそれぞれ図1におけるA−A線、B−B線、C−C線における断面図である。まずセラミック基板1の上面全面に抵抗体膜2を真空成膜法によって形成した(図2の(A))。抵抗体膜の材質はニッケルクロム系合金とし、厚みは0.1μmとした。次にフォトリソグラフィを用いて抵抗体膜2をエッチングし2μm幅の細線パターン(抵抗パターン)を形成した(図2の(B))。
この抵抗体膜2は全面にわたって段差が無いためフォトリソグラフィを用いると微細加工が容易であるが、所望の抵抗値が比較的低く微細な加工が必要でない場合は、レーザ加工や人手で抵抗体膜に切れ込みを入れて所望の抵抗値になるように加工してもよい。次に抵抗体膜2の表面の一部に内部電極層3を形成した。この内部電極層3はめっき法により形成し、抵抗体膜側からNi、Auの二層を積層した。この内部電極層3は基板1の短辺の長さの半分以下(約1/4)である。
次に感光性のポリイミド膜を用いて、基板1の上面の内部電極層3以外の部分に絶縁体膜である抵抗体保護層4を形成した(図2の(C))。次にエポキシ系樹脂を用いて基板1の短辺に沿った一定幅を除いた部分を被覆することにより保護膜5を形成した(図2の(D))。その後基板1の短辺に沿って一定幅の外部電極層6を、内部電極層3に重ねて形成した。外部電極層6はAg−エポキシペーストを塗布して下地とし、その上にNiめっき層とハンダめっき層を形成して作製した。
以上の構成によれば、図3のように外部電極層6の直下に抵抗体膜2を配置できる。このとき内部電極層3の面積を必要最小限にすると、抵抗体膜2を配置できる面積が最大となる。この実施例ではこの面積を図4に示す従来のものに比べて約1.4倍程度にすることができる。
この実施例では2.0mm×1.2mm×0.55mmの外形のチップ抵抗器を作製したが、抵抗体膜として抵抗率が比較的低いニッケルクロム系合金を用いたのにかかわらず、抵抗値は2MΩを取得することができた。この抵抗値は同一外形寸法の従来のものに比べて約2倍の大きさである。
基板はセラミックの他にガラス等の絶縁体や、導電性の基板の表面に絶縁体層を形成したものを使用してもよい。この実施例では抵抗体膜2は真空成膜法(蒸着法、スパッタリング法、イオンプレーティング法、化学蒸着法など)で形成した薄膜を用いているが、この発明ではめっき法印刷法などで形成した膜を用いてもよい。
内部電極層3の材質や層構成は、抵抗体膜2と外部電極層6の材質を考慮して決定されるが、はんだのバリア層となりうるNiやPdの層を含むことが望ましい。外部電極層6は、はんだのバリア層となる金属を真空成膜法で形成してめっきの下地とし、その上にはんだめっきによってはんだ層を形成してもよい。
抵抗体保護層4は、ポリイミド等の樹脂の他に、ガラスペーストを塗布して形成することもでき、SiO2等の絶縁性膜を真空成膜法を用いて形成してもよい。抵抗体保護層4と保護膜5の間に、外部から抵抗体膜に加わるストレスを緩和させる目的の層を形成することもできる。
チップ抵抗器の外観図 本発明のチップ抵抗器の構成を製造工程順に示す斜視図 (A)本発明のチップ抵抗器の図1におけるA−A線断面図 (B)本発明のチップ抵抗器の図1におけるB−B線断面図 (C)本発明のチップ抵抗器の図1におけるC−C線断面図 従来例のチップ抵抗器の内部構造を製造工程順に示す斜視図
符号の説明
1 セラミック基板
2 抵抗体膜
3 内部電極層
4 抵抗体保護層(絶縁体膜)
5 保護膜
6 外部電極層

Claims (4)

  1. 基板の絶縁性の表面上に膜状の抵抗体を形成し、この抵抗体膜を保護膜で被覆し、前記基板の両端に外部電極層を形成したチップ抵抗器において、
    前記基板の上面全面に亘って形成される抵抗体膜と、この抵抗体膜に形成され前記外部電極層の下方に延出する抵抗パターンと、前記抵抗体膜に形成され基板の両端辺に沿いかつこれらの端辺の半分以下の長さである内部電極層と、この内部電極層以外の部分で基板の上面全面を覆う絶縁体膜と、を備え、前記外部電極層はこの絶縁体膜で被覆されていない前記内部電極を含みかつ前記絶縁体膜の前記基板の両端二辺の全長に渡って形成され、前記保護膜は前記外部電極層の間で前記絶縁体膜を覆っていることを特徴とするチップ抵抗器。
  2. 絶縁体膜は抵抗体膜の内部電極層との対向面が欠如され、この欠如部分抵抗体膜の内部電極層を外部電極層に電気接続している請求項1のチップ抵抗器。
  3. 請求項2において、外部電極層は基板の短辺の全長に渡って形成され、抵抗体膜が外部電極層に電気的に接続される内部電極となる部分は、基板の外部電極層を形成した短辺の長さの半分以下であることを特徴とするチップ抵抗器。
  4. 抵抗体膜が外部電極の下方に延在する部分に抵抗パターンが形成されている請求項1のチップ抵抗器。
JP2005169272A 2005-06-09 2005-06-09 チップ抵抗器 Expired - Fee Related JP4799916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005169272A JP4799916B2 (ja) 2005-06-09 2005-06-09 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005169272A JP4799916B2 (ja) 2005-06-09 2005-06-09 チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2006344777A JP2006344777A (ja) 2006-12-21
JP4799916B2 true JP4799916B2 (ja) 2011-10-26

Family

ID=37641510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005169272A Expired - Fee Related JP4799916B2 (ja) 2005-06-09 2005-06-09 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP4799916B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1404694A (en) * 1972-08-09 1975-09-03 Hitachi Ltd High resistance resistor device for dc high voltage circuits
JP4594117B2 (ja) * 2004-06-03 2010-12-08 太陽社電気株式会社 チップ抵抗器

Also Published As

Publication number Publication date
JP2006344777A (ja) 2006-12-21

Similar Documents

Publication Publication Date Title
JP7385358B2 (ja) チップ抵抗器
JP2024010234A (ja) チップ抵抗器
CN107359033A (zh) 芯片电阻器及其制造方法
JP6788847B2 (ja) キャパシタ
JP4799916B2 (ja) チップ抵抗器
WO2018061961A1 (ja) チップ抵抗器
JPH08316002A (ja) 電子部品及び複合電子部品
CN113597649B (zh) 片式电阻器
JP2008251974A (ja) 薄膜部品及び製造方法
JP2002231502A (ja) フィレットレス形チップ抵抗器及びその製造方法
JP6819894B2 (ja) 電子部品
JP2005191406A (ja) チップ抵抗器およびその製造方法
WO2020170750A1 (ja) 抵抗器
US20180019296A1 (en) Passive Chip Device and Method of Making the Same
JP2786921B2 (ja) 可変抵抗器
WO2023074131A1 (ja) チップ抵抗器
JP2006080322A (ja) チップ型複合電子部品
CN110911069B (zh) 电子组件及其制造方法
CN110024055B (zh) 片式电阻器的制造方法及片式电阻器
JP2019067956A (ja) チップ抵抗器
JP2009088368A (ja) 低抵抗チップ抵抗器の製造方法
US20220320012A1 (en) Semiconductor device and method of manufacturing the semiconductor device
WO2022091644A1 (ja) チップ抵抗器
JP2017220596A (ja) チップ抵抗器
JP5135745B2 (ja) チップ部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4799916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees