CN110024055B - 片式电阻器的制造方法及片式电阻器 - Google Patents

片式电阻器的制造方法及片式电阻器 Download PDF

Info

Publication number
CN110024055B
CN110024055B CN201880004495.1A CN201880004495A CN110024055B CN 110024055 B CN110024055 B CN 110024055B CN 201880004495 A CN201880004495 A CN 201880004495A CN 110024055 B CN110024055 B CN 110024055B
Authority
CN
China
Prior art keywords
narrow
electrode
wide
resistor
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880004495.1A
Other languages
English (en)
Other versions
CN110024055A (zh
Inventor
山田孝一
中山祥吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN110024055A publication Critical patent/CN110024055A/zh
Application granted granted Critical
Publication of CN110024055B publication Critical patent/CN110024055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

通过以下的方法来制造具有规定值的电阻值的片式电阻器。在绝缘基板的上表面设置电阻体，电阻体具有宽幅部和从宽幅部延伸且具有比宽幅部窄的宽度的窄幅部。在绝缘基板的上表面设置与宽幅部分离而抵接于窄幅部且在俯视观察下与窄幅部重叠的第一电极以及抵接于电阻体且在俯视观察下与电阻体重叠的第二电极。决定宽幅部与第一电极之间的距离，使得第一电极与第二电极之间的电阻值成为上述规定值。通过该制造方法，能够提高片式电阻器的电阻值的精度。

Description

片式电阻器的制造方法及片式电阻器
技术领域
本发明涉及用于各种电子设备的由厚膜电阻体形成的片式电阻器。
背景技术
图10是以往的片式电阻器500的主要部分的俯视图。图11是片式电阻器500的俯视图。图12是图11所示的片式电阻器500的线XII-XII处的剖视图。片式电阻器500具备：绝缘基板1；设置在绝缘基板1的上表面的两端部的一对上表面电极2；设置在绝缘基板1的上表面且形成于一对上表面电极2之间的电阻体3；设置为至少覆盖电阻体3的保护膜4；在绝缘基板1的两端面设置为与一对上表面电极2电连接的一对端面电极5；以及形成在上表面电极2的一部分和一对端面电极5的表面的镀覆层6。
一对上表面电极2和电阻体3在俯视观察下具有矩形状。通过在电阻体3形成微调槽7来调整电阻值。
例如在专利文献1中公开了与片式电阻器500类似的以往的片式电阻器。
在先技术文献
专利文献
专利文献1：日本特开2013-153137号公报
发明内容
通过以下的方法来制造具有规定值的电阻值的片式电阻器。在绝缘基板的上表面设置具有宽幅部和窄幅部的电阻体，窄幅部从宽幅部延伸且具有比宽幅部窄的宽度。在绝缘基板的上表面设置与宽幅部分离而抵接于窄幅部且在俯视观察下与该窄幅部重叠的第一电极以及抵接于电阻体且在俯视观察下与该电阻体重叠的第二电极。决定宽幅部与第一电极之间的距离，使得第一电极与第二电极之间的电阻值成为上述规定值。
通过该制造方法，能够提高片式电阻器的电阻值的精度。
附图说明
图1是实施方式中的片式电阻器的俯视图。
图2是图1所示的片式电阻器的线II-II处的剖视图。
图3是图1所示的片式电阻器的线III-III处的剖视图。
图4是图1所示的片式电阻器的主要部分的俯视图。
图5是实施方式中的另一片式电阻器的俯视图。
图6是图5所示的片式电阻器的线VI-VI处的剖视图。
图7是图5所示的片式电阻器的线VII-VII处的剖视图。
图8是图5所示的片式电阻器的主要部分的俯视图。
图9是实施方式中的又一片式电阻器的主要部分的俯视图。
图10是以往的片式电阻器的主要部分的俯视图。
图11是图10所示的片式电阻器的俯视图。
图12是图11所示的片式电阻器的线XII-XII处的剖视图。
具体实施方式
图1是实施方式中的片式电阻器1001的俯视图。图2是图1所示的片式电阻器1001的线II-II处的剖视图。图3是图1所示的片式电阻器1001的线III-III处的剖视图。
片式电阻器1001具备：绝缘基板11；设置在绝缘基板11的上表面11a的中央的电阻体13；设置在绝缘基板11的上表面11a的电极112、212；以及覆盖电极112、212的一部分和电阻体13的保护膜16。电极112、212与电阻体13部分重叠地抵接。电极112、212分别设置在绝缘基板11的上表面11a的规定方向D1的彼此相反侧的端部111a、211a。电阻体13与电极112、212沿方向D1排列，使得电阻体13位于电极112、212之间。
图4是片式电阻器1001的主要部分的俯视图，示出电阻体13和电极112、212。电阻体13具有宽幅部13a、从宽幅部13a沿着方向D1朝方向D11延伸的窄幅部113b、以及从宽幅部13a沿着方向D1朝方向D11的相反的方向D12延伸的窄幅部213b。窄幅部113b、213b是从宽幅部13a朝方向D11、D12分别延伸的部分。这样，宽幅部13a与窄幅部113b、213b以宽幅部13a位于窄幅部113b、213b之间的方式沿方向D1排列。在实施方式中，与方向D1呈直角的方向D2上的窄幅部113b、213b的宽度W11、W12小于方向D2上的宽幅部13a的宽度W2。电极112、212与宽幅部13a分离且在俯视观察下分别与窄幅部113b、213b重叠地抵接。电极112、212分别具有在方向D1上与宽幅部13a对置的端112a、212a。在方向D1上，电极112、212的端112a、212a与宽幅部13a在方向D1上分别离开了距离L1、L2。宽幅部13a在方向D2上具有彼此相反侧的侧面13c、13d。在宽幅部13a的侧面13c形成有微调槽15。窄幅部113b、213b在方向D2上位于宽幅部13a的中央，且与宽幅部13a的侧面13c、13d分离。
窄幅部113b、213b的宽度W11、W12为宽幅部13a的宽度W2的60％～80％。电极112、212分别与宽幅部13a之间的距离L1、L2是电阻体13的方向D1的长度LH的10％～20％。
如图2所示，绝缘基板11还具有位于方向D11上且与上表面11a相连的端面11c、以及位于方向D12上且与上表面11a相连的端面11d。片式电阻器1001还具备：以与电极112电连接的方式设置于绝缘基板11的端面11c的端面电极117；以与电极212电连接的方式设置于绝缘基板11的端面11d的端面电极217；设置于电极112的一部分和端面电极117的表面的镀覆层118；以及设置于电极212的一部分和端面电极217的表面的镀覆层218。
绝缘基板11由含有96％Al2O3的氧化铝构成，绝缘基板11的上表面11a具有短形状。
电极112、212通过在绝缘基板11的上表面11a的端部111a、211a印刷、烧制由铜等金属构成的厚膜材料而形成。
电阻体13通过在绝缘基板11的上表面11a印刷由铜镍、银钯或氧化钌等电阻材料构成的厚膜材料后进行烧制而形成。
电极112、212分别覆盖电阻体13的窄幅部113b、213b的方向D1、D2的端部。
在电极112、212间流动的电流主要在宽幅部13a中窄幅部113b、213b的宽度的范围内沿方向D1流动。微调槽15具有在从电流流动的方向D1观察时不与窄幅部113b、213b重叠这样的长度。
覆盖电极112、212的一部分和电阻体13的保护膜16由环氧树脂构成。如图1所示，方向D2上的保护膜16的宽度与方向D2上的绝缘基板11的宽度相同，保护膜16的方向D2的两侧面从绝缘基板11的方向D2的两端面露出。
端面电极117、217设置于绝缘基板11的端面11c、11d，通过将由Ag和树脂构成的导电材料印刷于绝缘基板11的端面11c、11d和电极112、212的上表面的一部分而形成，使得与从保护膜16露出的电极112、212的上表面的一部分分别电连接。需要说明的是，端面电极117、217也可以通过对金属材料进行溅射而形成。
镀覆层118、218由形成于端面电极117、217的表面的Ni镀覆层和形成于Ni镀覆层的表面的Sn镀覆层构成。镀覆层118、218与保护膜16相接。
以下，对片式电阻器1001的制造方法进行说明。
首先，在绝缘基板11的上表面11a上印刷并烧制由铜镍、银钯或氧化钌构成的厚膜材料，形成具有宽幅部13a和窄幅部113b、213b的电阻体13。
接下来，通过在绝缘基板11的上表面11a的端部111a、211a印刷并烧制由铜构成的厚膜材料而形成电极112、212。此时，将电极112、212与窄幅部113b、213b分别连接，将电极112、212的端112a、212a分别与宽幅部13a之间的距离L1、L2设为规定值。通过使距离L1、L2变动而使电阻体13作为电阻发挥功能的有效长度变化，能够调整电极112、212间的电阻值。在电阻体13的窄幅部113b、213b的与电极112、212重叠地抵接的部分，电流向电阻值远低于电阻体13的电极112、212流动，因此，窄幅部113b、213b的这些部分不作为电阻发挥功能。因此，电阻体13的窄幅部113b、213b的未与电极112、212抵接而露出的部分和宽幅部13a作为电阻发挥功能。即，电阻体13的有效长度是电极112、212的端112a、212a之间的电阻体13的部分的在方向D1上的长度。
具有比方向D2上的宽幅部13a的宽度W2小的宽度W11、W12的窄幅部113b、213b与宽幅部13a相比，方向D1的每单位长度的电阻值高。因此，相对于距离L1、L2的变化而言的电阻值的变化率大，由此，能够使电阻值在宽范围内变化，容易得到接近于规定值的电阻值，因此，能够精度良好地调整电阻值。
通过预先计算或测定距离L1、L2与电阻值的关系，从而得到距离L1、L2的值与和这些值对应的电阻值的关系。基于该关系，来决定与电阻值的规定值对应的距离L1、L2。即，通过决定距离L1、L2来决定电极112、212间的电阻值。
在仅通过距离L1、L2的变化而无法得到规定的电阻值的情况下，通过调整微调槽15的长度、宽度来对电阻值进行微调整。
之后，将保护膜16形成为至少覆盖电阻体13。之后，在绝缘基板11的端面11c、11d形成端面电极117、217，使得与电极112、212分别电连接。之后，在电极112、212的一部分和端面电极117、217的表面分别形成镀覆层118、218。
在图10至图12所示的以往的片式电阻器500中，伴随着近年的高功率化而增大了电阻体3的尺寸。在形成了上表面电极2之后形成电阻体3时，上表面电极2的露出面积变小，在修正电阻值时测定电阻值的探测器的位置处产生连接不良、与端面电极5的连接性产生恶化。
另一方面，在以往的片式电阻器500中形成了电阻体3之后形成上表面电极2来确保上表面电极2的露出面积时，直到形成上表面电极2为止，电阻体3的电阻值是不清楚的。因此，当形成了上表面电极2之后的电阻值超过规定的范围时，需要从最开始形成电阻体3和上表面电极2，由此，在量产时难以调整为规定的电阻值，提高电阻值精度是困难的。
在实施方式中的片式电阻器1001的上述制造方法中，能够通过使电极112、212分别与宽幅部13a之间的距离L1、L2变化来调整电阻值，因此，与电阻体13和电极112、212的形成顺序无关地，能够精度良好地调整电阻值，能够提高电阻值的精度。
即，能够利用电极112、212分别与宽幅部13a之间的距离L1、L2来调整电阻值，因此，即便在电阻体13印刷后对电极112、212进行印刷，也能够精度良好地调整电阻值。
在实施方式中的片式电阻器1001中，能够利用距离L1、L2的变动来对电阻值进行粗调整，利用微调槽15来对电阻值进行微调整。
由于利用距离L1、L2对电阻值进行粗调整，因此，能够缩短微调槽15。当微调槽15较短时，能够抑制在形成微调槽15时由电阻体1产生的热而引起的电阻值的变动。另外，即便在微调槽15的前端部产生裂纹，流向电极112、212间的电流也在窄幅部113b、213b的宽度的范围内流动。微调槽15的长度在从电流流动的方向D1观察时不与窄幅部113b、213b重叠，因此，裂纹不会对电流产生较大的影响。
方向D2上的窄幅部113b、213b的宽度W11、W12是方向D2上的宽幅部13a的宽度W2的60％～80％。当宽度W11、W12大于宽度幅W2的80％时，因距离L1、L2引起的电阻值的变化率变小，电阻值的变化率最大也只不过为20％。另外，当宽度W11、W12小于宽度W2的60％时，窄幅部113b、213b的电阻值过高，因距离L1、L2引起的电阻值的变化过度变大，此外，因窄幅部113b、213b的发热而使窄幅部113b、213b的负荷过度变大。
需要说明的是，窄幅部113b、213b的宽度W11、W12中的一方也可以不小于宽幅部13a的宽度W2，在该情况下也具有同样的效果。
距离L1、L2是方向D1上的电阻体13的长度LH的10％～20％。当距离L1、L2小于电阻体13的长度LH的10％时，可能由于电极112、212与电阻体13的偏差而使电极112、212与电阻体13的宽幅部13a接触。当距离L1、L2大于电阻体13的长度LH的20％时，窄幅部113b、213b的方向D1的长度变大，电阻值过度变高。
距离L1、L2优选为10μm～100μm，优选彼此相等。
图5是实施方式中的另一片式电阻器1002的俯视图。图6是图5所示的片式电阻器1002的线VI-VI处的剖视图。图7是图5所示的片式电阻器1002的线VII-VII处的剖视图。图8是片式电阻器1002的主要部分的俯视图。在图5至图8中，对与图1至图4所示的片式电阻器1001相同的部分标注相同的参照标记。图5至图8所示的片式电阻器1002相对于图1至图4所示的片式电阻器1001而言，电极112、212的构造不同。
在图5至图8所示的片式电阻器1002中，电极112具有设置于绝缘基板11的上表面11a的电极层152和设置于电极层152的上表面的电极层114。电极212具有设置于绝缘基板11的上表面11a的电极层252和设置于电极层252的上表面的电极层214。电极层114、152延伸至绝缘基板11的上表面11a的方向D11的端，电极层214、252延伸至绝缘基板11的上表面11a的方向D12的端。
与电阻体13的宽幅部13a对置的电极层114、214的端114a、214a构成电极112、212的端112a、212a。电极层152、252分别与宽幅部13a之间的距离L3、L4分别大于距离L1、L2。即，电极层114、214的包含端114a、214a在内的端部与电阻体13的窄幅部113b、213b的上表面分别抵接。
电极层152与宽幅部13a分离了比距离L1大的距离L3而抵接于窄幅部113b且在俯视观察下与窄幅部113b重叠。电极层114与宽幅部13a分离了距离L1而抵接于窄幅部113b及电极层152且在俯视观察下与窄幅部113b及电极层152重叠。电极层252与宽幅部13a分离了比距离L2大的距离L4而抵接于窄幅部213b且在俯视观察下与窄幅部213b重叠。电极层214与宽幅部13a分离了距离L2而抵接于窄幅部213b及电极层252且在俯视观察下与窄幅部213b及电极层252重叠。
电极层152、252由于图1至图4所示的片式电阻器1001的电极112、212相同的材料构成。电极层114、214由与电极层152、252相同的材料构成。
由于电极层114、214比较薄，因此，在形成时能够高精度地设置端114a、214a，由此，能够高精度地设定电阻值。
通过设置电极层114、214，能够使电极112、212的表面平滑化。由此，能够在电极112、212的表面上牢固地连接镀覆层118、218。在使用片式电阻器1002时，从镀覆层118、218主要经由电极层114、214而向电阻体13流动电流，因此，电极层114、214优选延伸至绝缘基板11的端面11c、11d且抵接于电阻体13的窄幅部113b、213b。
图9是实施方式中的又一片式电阻器1003的主要部分的俯视图。在图9中，对与图5至图8所示的片式电阻器1002相同的部分标注相同的参照标记。在图9所示的片式电阻器1002中，电极层114、214分别不延伸至绝缘基板11的端面11c、11d。在片式电阻器1003中，能够通过使电极层114、214分别与宽幅部13a之间的距离L1、L2高精度地变动而对电阻值高精度地进行微调整。
在实施方式中，“上表面”、“俯视观察”等表示方向的用语表示仅由片式电阻器的构成构件的相对位置关系决定的相对方向，并不是表示铅垂方向等的绝对方向。
附图标记说明：
11 绝缘基板；
13 电阻体；
13a 宽幅部；
15 微调槽；
112 电极(第一电极)；
113b 窄幅部(第一窄幅部)；
114 电极层(第二电极层)；
152 电极层(第一电极层)；
212 电极(第二电极)；
213b 窄幅部(第二窄幅部)；
214 电极层(第四电极层)；
252 电极层(第三电极层)。

Claims (12)

1.一种片式电阻器的制造方法，该片式电阻器具有规定值的电阻值，
所述片式电阻器的制造方法包括：
在绝缘基板的上表面设置电阻体，该电阻体具有宽幅部、第一窄幅部和从所述宽幅部延伸的部分，所述第一窄幅部从所述宽幅部延伸，且具有比所述宽幅部窄的宽度；
在所述绝缘基板的所述上表面的第一端部设置从所述宽幅部分离了第一距离而抵接于所述第一窄幅部且在俯视观察下与所述第一窄幅部重叠的第一电极；
在所述绝缘基板的所述上表面的第二端部设置与所述电阻体的所述部分抵接且在俯视观察下与所述电阻体的所述部分重叠的第二电极；
决定所述第一距离，使得所述第一电极与所述第二电极之间的电阻值成为所述规定值，
设置所述第一电极包括：
设置第一电极层，该第一电极层与所述宽幅部分离了比所述第一距离大的第二距离而抵接于所述第一窄幅部且在俯视观察下与所述第一窄幅部重叠；
设置第二电极层，该第二电极层与所述宽幅部分离了所述第一距离而抵接于所述第一窄幅部及所述第一电极层且在俯视观察下与所述第一窄幅部及所述第一电极层重叠。
2.根据权利要求1所述的片式电阻器的制造方法，其中，
所述片式电阻器的制造方法还包括在所述宽幅部形成微调槽来调整所述电阻值的步骤。
3.根据权利要求2所述的片式电阻器的制造方法，其中，
所述宽幅部以位于所述电阻体的所述第一窄幅部与所述部分之间的方式与所述第一窄幅部及所述部分一起沿规定方向排列，
调整所述电阻值包括：以从所述规定方向观察时所述微调槽不与所述电阻体的所述第一窄幅部及所述部分重叠的方式在所述宽幅部形成所述微调槽，从而调整所述电阻值。
4.一种片式电阻器的制造方法，该片式电阻器具有规定值的电阻值，
所述片式电阻器的制造方法包括：
在绝缘基板的上表面设置电阻体，该电阻体具有宽幅部、第一窄幅部和从所述宽幅部延伸的部分，所述第一窄幅部从所述宽幅部延伸，且具有比所述宽幅部窄的宽度；
在所述绝缘基板的所述上表面的第一端部设置从所述宽幅部分离了第一距离而抵接于所述第一窄幅部且在俯视观察下与所述第一窄幅部重叠的第一电极；
在所述绝缘基板的所述上表面的第二端部设置与所述电阻体的所述部分抵接且在俯视观察下与所述电阻体的所述部分重叠的第二电极；
决定所述第一距离，使得所述第一电极与所述第二电极之间的电阻值成为所述规定值，
所述电阻体的所述部分是从所述宽幅部延伸且具有比所述宽幅部窄的宽度的第二窄幅部，
在所述绝缘基板的所述上表面的所述第二端部设置所述第二电极包括：在所述绝缘基板的所述上表面的所述第二端部，将所述第二电极设置为所述第二电极与所述宽幅部分离了第二距离而抵接于所述第二窄幅部且在俯视观察下与所述第二窄幅部重叠
决定所述第一距离，使得所述第一电极与所述第二电极之间的所述电阻值成为所述规定值，包括：决定所述第一距离和所述第二距离，使得所述第一电极与所述第二电极之间的所述电阻值成为所述规定值，
设置所述第一电极包括：
设置第一电极层，该第一电极层与所述宽幅部分离了比所述第一距离大的第三距离而抵接于所述第一窄幅部且在俯视观察下与所述第一窄幅部重叠；
设置第二电极层，该第二电极层与所述宽幅部分离了所述第一距离而抵接于所述第一窄幅部及所述第一电极层且在俯视观察下与所述第一窄幅部及所述第一电极层重叠，
设置所述第二电极包括：
设置第三电极层，该第三电极层与所述宽幅部分离了比所述第二距离大的第四距离而抵接于所述第二窄幅部且在俯视观察下与所述第二窄幅部重叠；
设置第四电极层，该第四电极层与所述宽幅部分离了所述第二距离而抵接于所述第二窄幅部及所述第三电极层且在俯视观察下与所述第二窄幅部及所述第三电极层重叠。
5.根据权利要求4所述的片式电阻器的制造方法，其中，
所述片式电阻器的制造方法还包括在所述宽幅部形成微调槽来调整所述电阻值的步骤。
6.根据权利要求5所述的片式电阻器的制造方法，其中，
所述宽幅部以位于所述第一窄幅部与所述第二窄幅部之间的方式与所述第一窄幅部及所述第二窄幅部一起沿规定方向排列，
调整所述电阻值包括：在所述宽幅部将所述微调槽形成为从所述规定方向观察时所述微调槽不与所述第一窄幅部及所述第二窄幅部重叠，从而调整所述电阻值。
7.一种片式电阻器，具备：
绝缘基板；
第一电极，其设置于所述绝缘基板的上表面的第一端部；
第二电极，其设置于所述绝缘基板的所述上表面的第二端部；
电阻体，其设置于所述绝缘基板的所述上表面且与所述第一电极及所述第二电极连接为重叠；
第三电极，其覆盖所述第一电极；以及
第四电极，其覆盖所述第二电极，
所述电阻体具有：形成有微调槽的宽幅部；从所述宽幅部延伸且具有比所述宽幅部窄的宽度的第一窄幅部；以及从所述宽幅部延伸的部分，
所述第一电极从所述宽幅部分离了第一距离且与所述电阻体的所述第一窄幅部重叠地连接，
所述第二电极与所述电阻体的所述部分重叠地连接，
所述第一窄幅部的宽度是所述宽幅部的宽度的60％～80％。
8.根据权利要求7所述的片式电阻器，其中，
所述第一距离是所述电阻体的全长的10％～20％。
9.根据权利要求7或8所述的片式电阻器，其中，
以所述宽幅部位于所述电阻体的所述第一窄幅部与所述部分之间的方式将所述宽幅部、所述第一窄幅部以及所述部分沿规定方向排列，
所述微调槽在从所述规定方向观察时不与所述电阻体的所述第一窄幅部及所述部分重叠。
10.根据权利要求7或8所述的片式电阻器，其中，
所述电阻体的所述部分是从所述宽幅部延伸且具有比所述宽幅部窄的宽度的第二窄幅部，
所述第二电极与所述宽幅部分离了第二距离且与所述电阻体的所述第二窄幅部重叠地连接，
所述第二窄幅部的宽度是所述宽幅部的宽度的60％～80％。
11.根据权利要求10所述的片式电阻器，其中，
所述第二距离是所述电阻体的全长的10％～20％。
12.根据权利要求10所述的片式电阻器，其中，
以所述宽幅部位于所述第一窄幅部与所述第二窄幅部之间的方式将所述宽幅部、所述第一窄幅部以及所述第二窄幅部沿规定方向排列，
所述微调槽在从所述规定方向观察时不与所述第一窄幅部及所述第二窄幅部重叠。
CN201880004495.1A 2017-02-08 2018-01-17 片式电阻器的制造方法及片式电阻器 Active CN110024055B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017020860 2017-02-08
JP2017-020860 2017-02-08
PCT/JP2018/001116 WO2018147014A1 (ja) 2017-02-08 2018-01-17 チップ抵抗器の製造方法およびチップ抵抗器

Publications (2)

Publication Number Publication Date
CN110024055A CN110024055A (zh) 2019-07-16
CN110024055B true CN110024055B (zh) 2021-08-24

Family

ID=63107432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880004495.1A Active CN110024055B (zh) 2017-02-08 2018-01-17 片式电阻器的制造方法及片式电阻器

Country Status (4)

Country Link
US (1) US10839990B2 (zh)
JP (1) JPWO2018147014A1 (zh)
CN (1) CN110024055B (zh)
WO (1) WO2018147014A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070753A (ja) * 1983-09-27 1985-04-22 Toshiba Corp 膜抵抗体配線板装置
CN1180906A (zh) * 1996-09-11 1998-05-06 松下电器产业株式会社 片式电阻器及其制造方法
US6242999B1 (en) * 1998-01-20 2001-06-05 Matsushita Electric Industrial Co., Ltd. Resistor
CN103811139A (zh) * 2012-11-06 2014-05-21 Tdk株式会社 片状热敏电阻
JP2016072298A (ja) * 2014-09-26 2016-05-09 Koa株式会社 チップ抵抗器の製造方法
CN106104710A (zh) * 2014-03-19 2016-11-09 兴亚株式会社 贴片电阻器及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6285096B2 (ja) 2011-12-26 2018-02-28 ローム株式会社 チップ抵抗器、および、電子デバイス
CN106688053B (zh) 2014-09-25 2019-01-01 兴亚株式会社 贴片电阻器及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070753A (ja) * 1983-09-27 1985-04-22 Toshiba Corp 膜抵抗体配線板装置
CN1180906A (zh) * 1996-09-11 1998-05-06 松下电器产业株式会社 片式电阻器及其制造方法
US6242999B1 (en) * 1998-01-20 2001-06-05 Matsushita Electric Industrial Co., Ltd. Resistor
CN103811139A (zh) * 2012-11-06 2014-05-21 Tdk株式会社 片状热敏电阻
CN106104710A (zh) * 2014-03-19 2016-11-09 兴亚株式会社 贴片电阻器及其制造方法
JP2016072298A (ja) * 2014-09-26 2016-05-09 Koa株式会社 チップ抵抗器の製造方法

Also Published As

Publication number Publication date
US10839990B2 (en) 2020-11-17
JPWO2018147014A1 (ja) 2019-12-12
US20200090839A1 (en) 2020-03-19
CN110024055A (zh) 2019-07-16
WO2018147014A1 (ja) 2018-08-16

Similar Documents

Publication Publication Date Title
WO1998029880A1 (fr) Resistance pastille pour reseau et procede de fabrication
JP2024010234A (ja) チップ抵抗器
CN105765671B (zh) 电阻元件及其制造方法
JP2018133554A (ja) 抵抗素子、その製造方法、並びに抵抗素子アセンブリー
JP2018074143A (ja) 抵抗素子及び抵抗素子アセンブリ
US20230274861A1 (en) Chip resistor
JP2024015453A (ja) 抵抗器
CN110024055B (zh) 片式电阻器的制造方法及片式电阻器
CN109416964B (zh) 芯片电阻器
US10763017B2 (en) Metal plate resistor and method for manufacturing same
US20220238259A1 (en) Resistor
US20240021345A1 (en) Resistor
JP7365539B2 (ja) チップ抵抗器
CN113053602B (zh) 电阻器组件
WO2022091644A1 (ja) チップ抵抗器
WO2020170750A1 (ja) 抵抗器
WO2023053594A1 (ja) チップ抵抗器
JP2009088368A (ja) 低抵抗チップ抵抗器の製造方法
US20220375657A1 (en) Chip resistor
WO2023074131A1 (ja) チップ抵抗器
JP2007335488A (ja) チップ抵抗器の製造方法
JP2022114984A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP4799916B2 (ja) チップ抵抗器
JP2020013804A (ja) チップ抵抗器
JP2017059596A (ja) チップ抵抗器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant