CN106688053B - 贴片电阻器及其制造方法 - Google Patents
贴片电阻器及其制造方法 Download PDFInfo
- Publication number
- CN106688053B CN106688053B CN201580051418.8A CN201580051418A CN106688053B CN 106688053 B CN106688053 B CN 106688053B CN 201580051418 A CN201580051418 A CN 201580051418A CN 106688053 B CN106688053 B CN 106688053B
- Authority
- CN
- China
- Prior art keywords
- resistance
- electrode
- surface electrode
- value
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
- H01C17/283—Precursor compositions therefor, e.g. pastes, inks, glass frits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/20—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material the resistive layer or coating being tapered
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本发明提供适合用于降低初始电阻值的贴片电阻器。本发明的贴片电阻器(1)包括:绝缘基板(2);设为在绝缘基板(2)的表面隔着规定间隔相对的一对表面电极(3);设为横跨上述一对表面电极(3)的电阻(4);以及设置为覆盖表面电极(3)并与电阻(4)的端部重合的一对辅助电极(5),表面电极(3)由含有1~5重量%的钯、剩余部分为银的材料构成,并且辅助电极(5)由钯和电阻率比其低的金属材料(例如Au)共含有15~30重量%、剩余部分为Ag的材料构成。
Description
技术领域
本发明涉及面安装型的贴片电阻器及该贴片电阻器的制造方法。
背景技术
贴片电阻器主要由长方体形的绝缘基板、隔着规定间隔相对配置在绝缘基板的表面的一对表面电极、隔着规定间隔相对配置在绝缘基板的背面的一对背面电极、桥接表面电极与背面电极的端面电极、对成对的表面电极彼此进行桥接的电阻,覆盖电阻的保护层等构成。
一般而言,在制造上述贴片电阻器的情况下,在对大尺寸的集合基板一次性形成多个电极、电阻、保护层后,沿着格子状的分割线(例如分割槽)对该集合基板进行分割,从而获得多个贴片电阻器。在上述贴片电阻器的制造过程中,通过在集合基板的一个面印刷电阻糊料并进行烧制,从而形成多个电阻,但难以避免因印刷时的位置偏移、渗入、或者烧制炉内的温度不均等影响而导致各电阻的大小、膜厚产生稍许偏差,因此进行在集合基板的状态下对各电阻形成修整(trimming)槽来设定为所希望的电阻值的电阻值调整作业。
在该电阻值调整作业中,一边使探针接触通过电阻而桥接的一对表面电极以测定电阻值,一边对该电阻照射激光以形成修整槽。并且,随着修整槽增长,电阻的电阻值变高,因此在修整对象电阻的电阻值达到作为目标的电阻值(基准电阻值)的时刻,停止照射激光,并结束电阻值调整作业。
然而,形成修整槽前的电阻值(初始电阻值)并不一定低于基准电阻值,可能由于电阻的印刷条件、烧制条件等的偏差而导致初始电阻值高于基准电阻值,在该情况下,即使进行修整也无法使电阻值下降,因此不得不作为不合格品而丢弃。
因此,以往,如日本专利特开昭61-119004号公报所公开的那样,提出了如下技术:在电阻的初始电阻值高于基准电阻值时,在该电阻上印刷其他的电阻糊料并再次进行烧制从而使初始电阻值下降之后,在这样双层结构的电阻上形成修整槽并进行电阻值调整(例如参照专利文献1)。如上述现有技术那样,若在已形成于绝缘基板上的电阻上另行重合印刷电阻糊料,并对该电阻糊料进行烧制,从而使电阻的初始电阻值下降,则能将之前作为不合格品丢弃的元器件作为合格品,因此能提高合格率,提供廉价的贴片电阻器。此外,日本专利特开平4-250601号公报中提出了如下技术:测定电阻的初始电阻值比基准电阻值高多少,利用与该测定结果相对应的加热条件对贴片电阻器进行再烧制,从而使得初始电阻值接近基准电阻值。
现有技术文献
专利文献
专利文献1:日本专利特开昭61-119004号公报
专利文献2:日本专利特开平4-250601号公报
发明内容
发明所要解决的技术问题
然而,在这种贴片电阻器中,优选为使连接到电阻的两端的表面电极的电阻率尽可能低,除此以外,由于材料费、对环境的影响等各种原因,通常表面电极使用以银作为主要成分的糊料材料。因此,若如上述的现有技术那样为了使电阻值下降而反复执行烧制工序,则会发生表面电极的银扩散到电阻中的量增加、连接到电阻的边缘部分的表面电极的银随之消失的分离现象,最差的情况甚至会导致断路。
例如,若使用银100%或银98%-钯2%作为以所述银为主要成分的糊料材料,在由上述那样的富含银的材料形成的表面电极上以局部重合的方式印刷电阻糊料并进行烧制以形成电阻,则烧制时表面电极的银会扩散至电阻中,电阻受到温度特性较差的银材料的影响而导致TCR特性恶化,或者连接到电阻的边缘部分的表面电极的银消失,引起分离现象,最差的情况甚至会导致断路。尤其如上述日本专利特开昭61-119004号公报所公开的现有技术那样,在电阻采用双层结构以降低电阻值的贴片电阻器的情况下,不仅在烧制第一层的电阻时银会扩散,在烧制第二层的电阻时银进一步扩散,因此上述TCR特性的恶化、分离这样的问题变得显著。
本发明是鉴于上述现有技术的实际情况而完成的,其目的在于,提供一种适合用于降低初始电阻值的贴片电阻器及其制造方法。
解决技术问题的技术方案
为了达到上述目的,本发明的贴片电阻器包括:绝缘基板;设为在该绝缘基板的表面隔着规定间隔相对的一对表面电极;设置为横跨上述一对表面电极的电阻;以及设置为覆盖所述表面电极并与所述电阻的端部重合的辅助电极,所述表面电极由含有1~5重量%的钯、剩余部分为银的材料构成,所述辅助电极由含有15~30重量%的钯和电阻率比其低的金属材料、剩余部分为银的材料构成。
上述那样构成的贴片电阻器中,与电阻的两端部相连接的表面电极被辅助电极所覆盖,表面电极由含有少量钯且剩余部分含有大量银的富含银的材料构成,因此能使反复烧制电阻时的电阻值变化量(下降量)增大,但另一方面,表面电极的银扩散至电阻的量增加,从而连接到电阻的边缘部分的表面电极易于发生分离现象。此处,辅助电极由与表面电极相比银的含有量较少、剩余部分含有较多钯等的材料构成,辅助电极与表面电极的钯的密接性较高,因此在因扩散而消失的表面电极的边缘部分,通过辅助电极的钯来确保导通,能可靠防止因分离而引起的断路事故。并且,即使辅助电极中含有较多电阻率较高的钯,由于含有电阻率比钯要低的金等金属材料,因此在使电阻的电阻值接近作为目标的基准电阻值的电阻值调整时,即使探针与辅助电极的接触位置发生偏差,该偏差也几乎不会影响电阻值测定的精度,因此能进行稳定的电阻值测定。
上述结构中,若将辅助电极的相对间距离设定得比表面电极的相对间距离要窄,则流过电阻的电流的电极间距离由较窄的辅助电极的相对间距离所规定,因此能使电阻的初始电阻值相应地降低。
上述结构中,若通过再烧制来使电阻的电阻值降低,则即使在初始电阻值比基准电阻值要高而不得不将贴片电阻器作为不合格品丢弃的情况下,也能将该贴片电阻器作为合格品进行再生,因此能提高合格率。
为了达到上述目的,本发明所涉及的贴片电阻器的制造方法包括如下工序:在绝缘基板的表面印刷以银为主要成分的糊料材料并进行烧制以形成一对表面电极的工序;以横跨上述一对表面电极的方式印刷电阻糊料并进行烧制以形成电阻的工序;使探针与一对所述表面电极相接触来测定所述电阻的初始电阻值的工序;仅在所述初始测定值比基准电阻值要高的情况下形成一对辅助电极,使其覆盖所述表面电极并与所述电阻的端部重合的工序;以及在形成所述辅助电极后对所述电阻进行再烧制来使初始电阻值下降的工序,所述辅助电极通过对银的含有量在85重量%以下、剩余部分至少包含钯的糊料材料进行印刷并烧制而形成。
本发明所涉及的贴片电阻器的制造方法中,在使探针与一对表面电极相接触来测定电阻的初始电阻值时,即使其电阻值比作为目标的基准电阻值要高,也不将该贴片电阻器作为不合格品丢弃,而是在表面电极上重合形成辅助电极,然后对电阻进行再烧制以使初始电阻值降低。此处,下层的表面电极由以银为主要成分的材料构成,因此反复烧制电阻时的电阻值变化量(下降量)增大,但另一方面,表面电极的银扩散至电阻的量增加,从而连接到电阻的边缘部分的表面电极易于发生分离现象。另一方面,上层的辅助电极由银的含有量较少、剩余部分含有较多钯的材料构成,因此在因扩散而消失的表面电极的边缘部分,通过辅助电极的钯来确保导通,能可靠防止因分离而引起的断路事故。
上述制造方法中,可以预先将一对辅助电极的相对间距离设为固定,但若根据初始设定值与基准电阻值的偏离量来变更辅助电极的相对间距离,则易于进行电阻值调整,能以初始电阻值为目标来变更电阻值。
上述制造方法中,若使辅助电极与电阻的端部重合,以使得辅助电极的相对间距离比表面电极的相对间距离要窄,则不仅能通过对电阻进行再烧制来降低电阻值,也能利用辅助电极的相对间距离来降低电阻值。即,流过电阻的电流的电极间距离由表面电极与辅助电极的相对间距离中的较窄一方所决定,因此若辅助电极的相对间距离比表面电极的相对间距离要窄,则能使电阻的初始电阻值与该狭窄量相对应地降低。此外,流过电阻的电流流过含有较多钯的辅助电极,从而跳跃了银大量扩散的表面电极附近的电阻部分,因此温度特性也变得优异。
此外,上述制造方法中,若表面电极由含有1~5重量%的钯、剩余部分为银的材料构成,辅助电极由钯和电阻率比其低的金属材料共含有15~30重量%、剩余部分为银的材料构成,则不仅通过表面电极与辅助电极所含有的钯使两者的密接性变高,辅助电极中包含电阻率比钯要低的金等金属材料,因此即使在形成修整槽的电阻值调整时探针与辅助电极的接触位置发生偏差,该偏差也几乎不会影响电阻值测定的精度,能进行稳定的电阻值测定。
发明效果
根据本发明,能提供一种适合用于降低初始电阻值的贴片电阻器及其制造方法。
附图说明
图1是本发明的实施方式1所涉及的贴片电阻器的剖视图。
图2是表示图1所示贴片电阻器的制造工序的剖视图。
图3是表示图1所示贴片电阻器的制造工序的流程图(1)。
图4是表示图1所示该贴片电阻器的制造工序的流程图(2)。
图5是本发明的实施方式2所涉及的贴片电阻器的剖视图。
图6是表示图2所示贴片电阻器的制造工序的剖视图。
图7是表示图2所示贴片电阻器的制造工序的流程图(1)。
图8是表示图2所示贴片电阻器的制造工序的流程图(2)。
图9是表示图2所示贴片电阻器的制造工序的流程图(3)。
图10是由图9所示的工序制造得到的贴片电阻器的剖视图。
具体实施方式
下面,参照附图对本发明的实施方式进行说明。
[实施方式1]
图1是本发明的实施方式1所涉及的贴片电阻器的剖视图。如图1所示,本发明的实施方式1所涉及的贴片电阻器1主要由长方体形状的绝缘基板2、设置于绝缘基板2的上表面的长边方向的两端部的一对表面电极3、设置为横跨上述表面电极3的电阻4、设置为覆盖表面电极3并与电阻4的端部重合的一对辅助电极5、覆盖电阻4的第1保护层6、覆盖第1保护层6的第2保护层7、设置于绝缘基板2的下表面的长边方向的两端部的一对背面电极8、设置于绝缘基板2的侧面并桥接对应的表面电极3、辅助电极5以及背面电极8的一对端面电极9、覆盖辅助电极5、背面电极8以及端面电极9的镀层10构成。
绝缘基板2由陶瓷等构成,通过沿着纵横延伸的一次分割槽和二次分割槽对后述的大尺寸的集合基板(参照图2)进行分割来获取多个该绝缘基板2。
表面电极3通过对含有1~5wt%Pd(钯)的Ag(银)类糊料材料进行丝网印刷并进行干燥、烧制而形成,本实施方式中,使用含2wt%Pd、剩余部分(98wt%)为Ag的被称为富含银的Ag-Pd糊料。
电阻4通过对氧化钌等电阻糊料进行丝网印刷并进行干燥、烧制而形成,该电阻4的两端部与表面电极3重合。另外,后文将进行详细阐述,通过对电阻4和第1保护层6照射激光来形成修整槽,从而将贴片电阻器1的电阻值调整为作为目标的基准电阻值。
辅助电极5通过对Pd和电阻率比其低的金属材料(例如金、铜)共含有15~30wt%、剩余部分为Ag的Ag类糊料材料进行丝网印刷并进行干燥、烧制而形成,本实施方式中,使用含有20wt%Pd、5wt%Au(金)、剩余部分(75wt%)为Ag的Ag-Pd-Au糊料。
第1保护层6和第2保护层7构成双层结构的绝缘层,其中的第1保护层6是形成修整槽前覆盖电阻4的涂底层,第2保护层7是覆盖形成修整槽后的第1保护层6的外涂层。第1保护层6通过对玻璃糊料进行丝网印刷并进行干燥、烧制而形成,该第1保护层6覆盖电阻4的上表面并与辅助电极5的端部重合。第2保护层7通过对环氧树脂类糊料进行丝网印刷并进行加热固化(烧镀),该第2保护层7覆盖整个第1保护层6的上表面和端面。
背面电极8通过对Ag糊料、Pd的含有量较少的Ag-Pd糊料进行丝网印刷并进行干燥、烧制而形成。
端面电极9通过溅射镍(Ni)/铬(Cr)等而形成,该端面电极9、辅助电极5及背面电极8被镀Ni、镀锡等镀层10所覆盖。
接着,参照图2~图4对如上述那样构成的贴片电阻器1的制造方法进行说明。另外,图2是表示图1所示的贴片电阻器的制造工序的剖视图,图3及图4是表示图1所示贴片电阻器的制造工序的流程图,图3及图4中示出一个处理步骤。
首先,准备形成有呈格子状延伸的一次分割槽和二次分割槽的集合基板2A。由这些一次分割槽和二次分割槽将集合基板2A的正反两面划分为多个贴片形成区域,这些贴片形成区域分别成为一个绝缘基板2。图2代表性地示出一个贴片形成区域,实际呈格子状地排列有多个上述贴片形成区域。
然后,通过在集合基板2A的背面丝网印刷Ag糊料并进行干燥,从而如图2(a)所示,在各贴片形成区域的长边方向两端部形成隔着规定间隔相对的一对背面电极8(图3:步骤S-1)。
作为下一个工序,通过在集合基板2A的表面丝网印刷Ag-Pd糊料并进行干燥,从而如图2(b)所示,在各贴片形成区域的长边方向两端部形成隔着规定间隔相对的一对表面电极3(步骤S-2)。如上所述,使用含有大量Ag的富含银的Ag-Pd糊料作为形成表面电极3的材料,例如使用含有98wt%Ag、2wt%Pd的Ag-Pd糊料。
作为下一个工序,在约850℃的高温下同时对表面电极3和背面电极8进行烧制(步骤S-3)。另外,也可以个别地烧制表面电极3和背面电极8,也可以颠倒其形成顺序,在形成背面电极8之前先形成表面电极3。
作为下一个工序,通过在集合基板2A的表面丝网印刷含有氧化钌等的电阻糊料并进行干燥,从而如图2(c)所示那样,在形成了两端部与表面电极3重合的电阻4之后(步骤S-4),在约850℃的高温下对其进行烧制(步骤S-5)。
作为下一个工序,通过从表面电极3上丝网印刷含有15~30wt%Pd与Au的Ag类糊料、例如Ag(75%)-Pd(20%)-Au(5%)糊料并进行干燥,从而如图2(d)所示那样,在形成了覆盖表面电极3并与电阻4的端部重合的一对辅助电极5之后(步骤S-6),在约850℃的高温下对其进行烧制(步骤S-7)。
作为下一个工序,使未图示的探针分别与一对辅助电极5相接触,经由上述探针对电阻4的电阻值进行测定(步骤S-8)。然后,判定测定到的电阻值是否小于作为目标的基准电阻值(步骤S-9),在电阻4的初始电阻值比基准电阻值要高的情况下,即步骤S-9为否的情况下,返回至步骤S-7,再次在约850℃的高温下进行烧制,以使电阻4的电阻值下降,然后测定该电阻4的电阻值,并与基准电阻值进行比较(步骤S-8至S-9)。
此外,在测定到的电阻4的电阻值比基准电阻值要低的情况下、即步骤S-9为是的情况下,作为下一个工序,通过在覆盖电阻4的区域中丝网印刷玻璃糊料并进行干燥,从而如图2(e)所示,在形成了覆盖电阻4的第1保护层6之后(图4:步骤S-10),在约600℃的高温下对其进行烧制(步骤S-11)。
作为下一个工序,一边使探针与一对辅助电极5相接触来测定电阻4的电阻值,一边照射激光在第1保护层6和电阻4形成未图示的修整槽,从而将电阻4的电阻值调整为基准电阻值(步骤S-12)。
作为下一个工序,以覆盖第1保护层6的方式丝网印刷环氧类等树脂糊料并在约200℃的温度下进行加热固化(烧镀),从而如图2(f)所示那样,形成覆盖第1保护层6的全部和辅助电极5的端部的第2保护层7(步骤S-13)。另外,上述第1保护层6用于使电阻4的修整槽附近不受到激光的热量的损伤,该第2保护层7用于保护电阻4不受外部环境影响。
到此为止的工序是针对集合基板2A的统一处理,但下一个工序中,通过沿一次分割槽将集合基板2A一次分割为条形(步骤S-14),从而获得以贴片形成区域的长边方向作为宽度尺寸的条形基板2B。
然后,在下一个工序中,通过对条形基板2B的分割面溅射Ni/Cr等,从而如图2(g)所示那样,形成将表面电极3与辅助电极5及背面电极8桥接的一对端面电极9(步骤S-15)。然后,沿着二次分割槽对条形基板进行二次分割(步骤S-16),从而获得与贴片电阻器1同等大小的贴片单体(单片)。
最后,通过对各贴片单体的基底电极层(辅助电极5、背面电极8及端面电极9)实施镀Ni、镀锡,从而如图2(h)所示那样形成覆盖该基底电极层的层叠结构的镀层10(步骤S-17),完成图1所示那样的贴片电阻器1。
如以上说明的那样,本实施方式1所涉及的贴片电阻器1中,与电阻4的两端部相连接的一对表面电极3被辅助电极5所覆盖而成为双层结构,下层的表面电极3由含1~5wt%Pd、剩余部分为Ag的材料构成,并且上层的辅助电极5由Pd和电阻率比其低的金属材料(例如Au)共含15~30wt%、剩余部分为Ag的材料构成。因此,反复烧制电阻4时的电阻值变化量(下降量)变大,即使在电阻4的初始电阻值超过作为目标的基准电阻值的情况下,也能使电阻4的电阻值降低并作为合格品进行再生。
此外,即使由于反复的烧制而导致表面电极3的Ag大量扩散至电阻4侧,在因扩散而消失的表面电极3的边缘部分,通过辅助电极5的Pd来确保导通,因此能可靠防止因分离而引起的断路事故。并且,即使辅助电极5中含有较多电阻率较高的Pd,由于含有电阻率比Pd要低的Au等,因此在对电阻4进行修整以提高电阻值的电阻值调整时,即使探针与辅助电极5的接触位置发生偏差,该偏差也几乎不会影响电阻值测定的精度,因此能进行稳定的电阻值测定。
即,根据本实施方式1,能通过反复烧制电阻来防止分离的发生并大幅减小电阻值,因此能提供一种适合用于降低初始电阻值的贴片电阻器。
[实施方式2]
图5是本发明的实施方式2所涉及的贴片电阻器的剖视图。另外,在以下的说明中对与实施方式1同等的各部标注相同的参照标号,并适当省略重复说明。
如图5所示,本发明的实施方式2所涉及的贴片电阻器1与实施方式1同样地主要由长方体形状的绝缘基板2、设置于绝缘基板2的上表面的长边方向的两端部的一对表面电极3、设置为横跨上述表面电极3的电阻4、设置为覆盖表面电极3并与电阻4的端部重合的一对辅助电极5、覆盖电阻4的第1保护层6、覆盖第1保护层6的第2保护层7、设置于绝缘基板2的下表面的长边方向的两端部的一对背面电极8、设置于绝缘基板2的侧面并桥接对应的表面电极3、辅助电极5以及背面电极8的一对端面电极9、覆盖辅助电极5、背面电极8以及端面电极9的镀层10构成。
绝缘基板2由陶瓷等构成,通过与实施方式1同样的方式来获取多个。
表面电极3通过对含有1~5wt%Pd(钯)的Ag(银)类糊料材料、例如Ag为98wt%、且含有2wt%Pd的Ag-Pd糊料进行丝网印刷并进行干燥烧制而形成,一对表面电极3在绝缘基板2上隔着相对间距离L1相对。
电阻4与实施方式1同样地构成,通过对氧化钌等电阻糊料进行丝网印刷并进行干燥、烧制而形成。
辅助电极5与实施方式1同样地通过对Pd和电阻率比其低的金属材料(例如金、铜)共含有15~30wt%、剩余部分为Ag的Ag类糊料材料进行丝网印刷并进行干燥、烧制而形成,使用含有20wt%Pd、5wt%Au(金)、剩余部分(75wt%)为Ag的Ag-Pd-Au糊料。一对辅助电极5在电阻4上隔着相对间距离L2相对,该相对间距离L2能通过选择丝网印刷的掩模图案而任意设定,但本实施方式的情况下,将一对辅助电极5的相对间距离L2设定得比一对表面电极3的相对间距离L2要窄(L1>L2)。
第1保护层6和第2保护层7构成双层结构的绝缘层,各部的结构与实施方式1相同。
背面电极8与实施方式1同样地通过对Ag糊料、Pd的含有量较少的Ag-Pd糊料进行丝网印刷并进行干燥、烧制而形成。
端面电极9也与实施方式1同样地通过溅射镍(Ni)/铬(Cr)等而形成,该端面电极9、辅助电极5及背面电极8被镀Ni、镀锡等镀层10所覆盖。
接着,参照图6~图10对如上述那样构成的贴片电阻器1的制造方法进行说明。另外,图6是表示图5所示的贴片电阻器的制造工序的剖视图,图7~图9是表示图5所示贴片电阻器的制造工序的流程图,图10是利用图9所示工序制造得到的贴片电阻器的剖视图。另外,由图7、图8及图9表示一个处理步骤。
首先,准备形成有呈格子状延伸的一次分割槽和二次分割槽的集合基板2A。由这些一次分割槽和二次分割槽将集合基板2A的正反两面划分为多个贴片形成区域,这些贴片形成区域分别成为一个绝缘基板2。图6代表性地示出一个贴片形成区域,实际呈格子状地排列有多个这样的贴片形成区域。
然后,通过在集合基板2A的背面丝网印刷Ag糊料并进行干燥,从而如图6(a)所示,在各贴片形成区域的长边方向两端部形成隔着规定间隔相对的一对背面电极8(图7:步骤S-21)。
作为下一个工序,通过在集合基板2A的表面丝网印刷Ag-Pd糊料并进行干燥,从而如图6(b)所示,在各贴片形成区域的长边方向两端部形成隔着规定间隔相对的一对背面电极3(步骤S-22)。如上所述,使用含有大量Ag的富含银的Ag-Pd糊料作为形成表面电极3的材料,例如使用含有98wt%Ag、2wt%Pd的Ag-Pd糊料。
作为下一个工序,在约850℃的高温下同时对表面电极3和背面电极8进行烧制(步骤S-23)。另外,也可以个别地烧制表面电极3和背面电极8,也可以颠倒其形成顺序,在形成背面电极8之前先形成表面电极3。
作为下一个工序,通过在集合基板2A的表面丝网印刷含有氧化钌等的电阻糊料并进行干燥,从而如图6(c)所示那样,在形成了两端部与表面电极3重合的电阻4之后(步骤S-24),在约850℃的高温下对其进行烧制(步骤S-25)。
作为下一个工序,使未图示的探针分别与一对表面电极3相接触,经由上述探针对电阻4的初始电阻值进行测定(步骤S-26)。然后,判定测定到的初始电阻值是否超过了作为目标的基准电阻值(步骤S-27),在测定到的初始电阻值超过了基准电阻值而变高的情况下(步骤S-27为是),前进至图8的步骤S-28。
该步骤S-28中,基于步骤S-26中测定得到的集合基板2A上的各电阻4的电阻值分布,从预先准备的多种印刷掩模中选定所希望的电极间图案,决定下一个工序中所形成的辅助电极5的相对间距离L2。即,流过电阻4的电路的电极间距离由表面电极3与辅助电极5的相对间距离L1、L2中的较窄的一方决定,因此在测定到的电阻值的大部分大大超过基准电阻值的电阻值分布的情况下,选定L1>L2的较短的电极间图案,在测定到的电阻值的大部分并不怎么超过基准电阻值的电阻值分布的情况或测定到的电阻值存在超过基准电阻值的部分和未超过基准电阻值的部分的电阻值分布的情况下,选择L1≤L2的较长的电极间图案。
在下一个工序中,利用具有所选定的电极间图案的印刷掩模,从表面电极3上丝网印刷含有15~30wt%Pd与Au的Ag类糊料、例如Ag(75%)-Pd(20%)-Au(5%)糊料并进行干燥,从而如图6(d)所示那样,在形成了覆盖表面电极3并与电阻4的端部重合的一对辅助电极5之后(步骤S-29),在约850℃的高温下对其进行烧制(步骤S-30)。
作为下一个工序,通过在覆盖电阻4的区域中丝网印刷玻璃糊料并进行干燥,从而如图6(e)所示那样,在形成了覆盖电阻4的第1保护层6之后(步骤S-31),在约600℃的高温下对其进行烧制(步骤S-32)。
作为下一个工序,一边使探针与一对辅助电极5相接触来测定电阻4的电阻值,一边照射激光在第1保护层6和电阻4形成未图示的修整槽,从而对电阻4的电阻值进行电阻值调整,使其成为基准电阻值(步骤S-33)。
作为下一个工序,以覆盖第1保护层6的方式丝网印刷环氧类等树脂糊料并在约200℃的温度下进行加热固化(烧镀),从而如图6(f)所示那样,形成覆盖第1保护层6的全部和辅助电极5的端部的第2保护层7(步骤S-34)。另外,上述第1保护层6用于使电阻4的修整槽附近不受到激光的热量的损伤,该第2保护层7用于保护电阻4不受外部环境影响。
到此为止的工序是针对集合基板2A的统一处理,但下一个工序中,通过沿一次分割槽将集合基板2A一次分割为条形(步骤S-35),从而获得以贴片形成区域的长边方向作为宽度尺寸的条形基板2B。
然后,在下一个工序中,通过对条形基板2B的分割面溅射Ni/Cr等,从而如图6(g)所示那样,形成对表面电极3、辅助电极5及背面电极8进行桥接的一对端面电极9(步骤S-36)。然后,沿着二次分割槽对条形基板进行二次分割(步骤S-37),从而获得与贴片电阻器1同等大小的贴片单体(单片)。
最后,通过对各贴片单体的基底电极层(辅助电极5、背面电极8及端面电极9)实施镀Ni、镀锡,从而如图6(h)所示那样形成覆盖该基底电极层的层叠结构的镀层10(步骤S-38),完成图5所示那样的贴片电阻器1。
上述步骤S-28至步骤S-38的各工序是初始电阻值超过了作为目标的基准电阻值时所执行的工序,但在步骤S-26中测定到的电阻值的全部或大部分大大小于基准电阻值的情况下、即步骤S-27中的初始电阻值低于基准电阻值的情况(否)下,前进至图9的步骤S-39,并如图10所示那样制造贴片电阻器20。
该步骤S-39中,通过在覆盖电阻4的区域中丝网印刷玻璃糊料并进行干燥,从而在形成了覆盖电阻4的第1保护层6之后,在约600℃的温度下对其进行烧制(步骤S-40)。
作为下一个工序,一边使探针与一对表面电极3相接触来测定电阻4的电阻值,一边照射激光在第1保护层6和电阻4形成修整槽,从而对电阻4的电阻值进行电阻值调整,使其成为基准电阻值(步骤S-41)。
作为下一个工序,以覆盖第1保护层6的方式丝网印刷环氧类等树脂糊料并在约200℃的温度下进行加热固化(烧镀),从而形成覆盖第1保护层6的全部的第2保护层7(步骤S-42)。
到此为止的工序是针对集合基板2A的统一处理,但下一个工序中,通过沿一次分割槽将集合基板2A一次分割为条形,从而获得以贴片形成区域的长边方向作为宽度尺寸的条形基板(步骤S-43)。
然后,在下一个工序中,通过对条形基板的分割面溅射Ni/Cr等,从而形成对表面电极3和背面电极8进行桥接的一对端面电极9(步骤S-44)。然后,沿着二次分割槽对条形基板进行二次分割(步骤S-45),从而获得与贴片电阻器1同等大小的贴片单体(单片)。
最后,通过对各贴片单体的基底电极层(背面电极8及端面电极9)实施镀Ni、镀锡,从而形成覆盖该基底电极层的层叠结构的镀层10(步骤S-46),完成图10所示那样的贴片电阻器20。
如以上说明的那样,本实施方式所涉及的贴片电阻器1的制造方法中,即使在使探针与一对表面电极3相接触来测定电阻4的初始电阻值时,该电阻值比作为目标的基准电阻值要高的情况下,也能通过在之后的形成与表面电极3重合的辅助电极5或形成第1及第2保护层6、7的工序中反复进行烧制来降低电阻4的电阻值。即,即使在测定到的电阻值比基准电阻值要高的情况下,也能通过对电阻进行再烧制来防止因银的扩散而导致的恶劣影响,并使电阻值下降。因此,能将以前作为不合格品丢弃的贴片电阻器作为合格品进行再生。
在该情况下,即使由于反复的烧制而导致表面电极3的Ag大量扩散至电阻4侧,在因扩散而消失的表面电极3的边缘部分,通过辅助电极5的Pd来确保导通,因此能可靠防止因分离而引起的断路事故。并且,由于辅助电极5含有电阻率比Pd要低的Au等,因此在对电阻4进行修整以提高电阻值的电阻值调整时(参照步骤S33),即使探针与辅助电极5的接触位置发生偏差,但该偏差几乎不会影响电阻值测定的精度,因此能进行稳定的电阻值测定。
此外,本实施方式所涉及的贴片电阻器1的制造方法中,能根据初始测定值与基准电阻值的偏离量来变更辅助电极5的相对间距离L2,基于步骤S26中测定到的集合基板2A上的各电阻4的电阻值分布从预先准备的多种印刷掩模中选定所希望的电极间图案,从而决定下一个工序中所形成的辅助电极5的相对间距离L2。因此,即使在初始测定值大大超过基准电阻值的情况下,若选定辅助电极5的相对间距离L2比表面电极3的相对间距离L1要窄的电极间图案,则能通过形成上述辅助电极5来降低电阻4的电阻值。并且,流过电阻4的电流流过含有较多Pd的辅助电极5,从而跳跃了Ag大量扩散的表面电极3附近的电阻4部分,因此温度特性也变得优异。
另外,上述实施方式中,包括基于测定到的电阻值分布将辅助电极5的相对间距离L2选择为最优尺寸的工序(步骤S28),但辅助电极5的相对间距离L2也可以始终固定而无法变更。该情况下,即使将辅助电极5的相对间距离L2设定得比表面电极3的相对间距离L1要宽(L2>L1),也能通过反复的烧制来降低电阻4的电阻值,但优选为如图5所示那样,将辅助电极5的相对间距离L2设定得比表面电极3的相对间距离L1要窄(L1>L2)。
标号说明
1、20 贴片电阻器
2 绝缘基板
2A 集合基板
2B 条形基板
3 表面电极
4 电阻
5 辅助电极
6 第1保护层
7 第2保护层
8 背面电极
9 端面电极
10 镀层
Claims (6)
1.一种贴片电阻器,其特征在于,包括:
绝缘基板;设为在该绝缘基板的表面隔着规定间隔相对的一对表面电极;设为横跨上述一对表面电极的电阻;以及设为覆盖所述表面电极并与所述电阻的端部重合的辅助电极,
所述表面电极由含有1~5重量%的钯、剩余部分为银的材料构成,所述辅助电极由钯和电阻率比其低的金属材料共含有15~30重量%、剩余部分为银的材料构成。
2.如权利要求1所述的贴片电阻器,其特征在于,
将所述辅助电极的相对间距离设定得比所述表面电极的相对间距离要窄。
3.如权利要求1或2所述的贴片电阻器,其特征在于,
通过再烧制来降低所述电阻的电阻值。
4.一种贴片电阻器的制造方法,其特征在于,包括如下工序:
在绝缘基板的表面印刷以银为主要成分的糊料材料并进行烧制以形成一对表面电极的工序;
以横跨上述一对表面电极的方式印刷电阻糊料并进行烧制以形成电阻的工序;
使探针与一对所述表面电极相接触来测定所述电阻的初始电阻值的工序;
仅在所述初始测定值比基准电阻值要高的情况下形成一对辅助电极,使其覆盖所述表面电极并与所述电阻的端部重合的工序;以及
在形成所述辅助电极后对所述电阻进行再烧制来使初始电阻值下降的工序,
所述表面电极由含有1~5重量%的钯、剩余部分为银的材料构成,所述辅助电极通过对由钯和电阻率比其低的金属材料共含有15~30重量%、剩余部分为银的糊料材料进行印刷并烧制而形成。
5.如权利要求4所述的贴片电阻器的制造方法,其特征在于,
根据所述初始测定值与基准电阻值的偏移量来变更所述辅助电极的相对间距离。
6.如权利要求4或5所述的贴片电阻器的制造方法,其特征在于,
使所述辅助电极与所述电阻的端部重合,以使得所述辅助电极的相对间距离比所述表面电极的相对间距离要窄。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014195607A JP6453598B2 (ja) | 2014-09-25 | 2014-09-25 | チップ抵抗器 |
JP2014-195607 | 2014-09-25 | ||
JP2014197236A JP6453599B2 (ja) | 2014-09-26 | 2014-09-26 | チップ抵抗器の製造方法 |
JP2014-197236 | 2014-09-26 | ||
PCT/JP2015/070866 WO2016047259A1 (ja) | 2014-09-25 | 2015-07-22 | チップ抵抗器及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106688053A CN106688053A (zh) | 2017-05-17 |
CN106688053B true CN106688053B (zh) | 2019-01-01 |
Family
ID=55580793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580051418.8A Active CN106688053B (zh) | 2014-09-25 | 2015-07-22 | 贴片电阻器及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10109398B2 (zh) |
CN (1) | CN106688053B (zh) |
DE (1) | DE112015004416T5 (zh) |
WO (1) | WO2016047259A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017069441A (ja) * | 2015-09-30 | 2017-04-06 | Koa株式会社 | チップ抵抗器 |
US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
US10839990B2 (en) | 2017-02-08 | 2020-11-17 | Panasonic Intellectual Property Management Co., Ltd. | Chip resistor manufacturing method, and chip resistor |
US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101268525A (zh) * | 2005-09-21 | 2008-09-17 | 兴亚株式会社 | 芯片电阻器 |
CN101593589A (zh) * | 2009-04-30 | 2009-12-02 | 中国振华集团云科电子有限公司 | 宇航级片式厚膜电阻器的制造方法 |
CN101681702A (zh) * | 2007-05-31 | 2010-03-24 | 兴亚株式会社 | 片式电阻器 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61119004A (ja) | 1984-11-14 | 1986-06-06 | 富士通株式会社 | 厚膜抵抗体の抵抗値修正方法 |
JPH0193193A (ja) | 1987-10-02 | 1989-04-12 | Mitsubishi Electric Corp | 印刷抵抗体の抵抗値調整方法 |
JPH0244702A (ja) | 1988-08-05 | 1990-02-14 | Meidensha Corp | 厚膜混成集積回路の抵抗調整方法 |
JPH0293193A (ja) | 1988-09-28 | 1990-04-03 | Sekisui Chem Co Ltd | 分岐管開口部の閉塞方法 |
JPH04250601A (ja) | 1991-01-25 | 1992-09-07 | Ribaa Eretetsuku Kk | チップ抵抗器の抵抗値調整方法 |
US5339068A (en) * | 1992-12-18 | 1994-08-16 | Mitsubishi Materials Corp. | Conductive chip-type ceramic element and method of manufacture thereof |
JPH0897003A (ja) * | 1994-09-29 | 1996-04-12 | Mitsubishi Materials Corp | 厚膜抵抗回路及びその製造方法 |
JPH08102403A (ja) | 1994-09-30 | 1996-04-16 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
JP4061729B2 (ja) | 1998-09-01 | 2008-03-19 | 松下電器産業株式会社 | 抵抗器およびその製造方法 |
JP3665545B2 (ja) * | 2000-08-17 | 2005-06-29 | 太陽社電気株式会社 | チップ抵抗器及びその製造方法 |
JP3665591B2 (ja) | 2001-08-22 | 2005-06-29 | 太陽社電気株式会社 | チップ抵抗器 |
US7098768B2 (en) * | 2001-11-28 | 2006-08-29 | Rohm Co., Ltd. | Chip resistor and method for making the same |
AU2002324848A1 (en) * | 2002-09-03 | 2004-03-29 | Vishay Intertechnology, Inc. | Flip chip resistor and its manufacturing method |
EP1855294A1 (en) * | 2005-03-02 | 2007-11-14 | Rohm Co., Ltd. | Chip resistor and manufacturing method thereof |
JP4841914B2 (ja) * | 2005-09-21 | 2011-12-21 | コーア株式会社 | チップ抵抗器 |
JP2008053251A (ja) * | 2006-08-22 | 2008-03-06 | Matsushita Electric Ind Co Ltd | チップ抵抗器 |
JP2008182128A (ja) * | 2007-01-25 | 2008-08-07 | Taiyosha Electric Co Ltd | チップ抵抗器 |
TWI395232B (zh) * | 2009-02-06 | 2013-05-01 | Yageo Corp | 晶片電阻器及其製造方法 |
-
2015
- 2015-07-22 DE DE112015004416.7T patent/DE112015004416T5/de not_active Withdrawn
- 2015-07-22 CN CN201580051418.8A patent/CN106688053B/zh active Active
- 2015-07-22 US US15/513,725 patent/US10109398B2/en active Active
- 2015-07-22 WO PCT/JP2015/070866 patent/WO2016047259A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101268525A (zh) * | 2005-09-21 | 2008-09-17 | 兴亚株式会社 | 芯片电阻器 |
CN101681702A (zh) * | 2007-05-31 | 2010-03-24 | 兴亚株式会社 | 片式电阻器 |
CN101593589A (zh) * | 2009-04-30 | 2009-12-02 | 中国振华集团云科电子有限公司 | 宇航级片式厚膜电阻器的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2016047259A1 (ja) | 2016-03-31 |
CN106688053A (zh) | 2017-05-17 |
US10109398B2 (en) | 2018-10-23 |
DE112015004416T5 (de) | 2017-07-13 |
US20170309378A1 (en) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106688053B (zh) | 贴片电阻器及其制造方法 | |
CN106104710B (zh) | 贴片电阻器及其制造方法 | |
CN107148657B (zh) | 贴片电阻器 | |
JPH1126204A (ja) | 抵抗器およびその製造方法 | |
JP7152184B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JPH10289803A (ja) | 抵抗器およびその製造方法 | |
JP2000077205A (ja) | 抵抗器およびその製造方法 | |
JP2018195637A (ja) | チップ抵抗器の製造方法 | |
JP6453599B2 (ja) | チップ抵抗器の製造方法 | |
CN115206609B (zh) | 片式电阻器和片式电阻器的制造方法 | |
CN110603614A (zh) | 片式电阻器的制造方法 | |
JP2015060955A (ja) | 厚膜抵抗器の製造方法 | |
JP6453598B2 (ja) | チップ抵抗器 | |
JP5820294B2 (ja) | チップ抵抗器用集合基板およびチップ抵抗器の製造方法 | |
JP2004288968A (ja) | チップ抵抗器の製造方法 | |
JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
CN101295569B (zh) | 一种片式电阻器及其制备方法 | |
JP2018190923A (ja) | チップ抵抗器の製造方法 | |
JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
US11626219B2 (en) | Chip resistor and method for manufacturing same | |
JP4522501B2 (ja) | 抵抗器の製造方法 | |
US20220375661A1 (en) | Chip resistor | |
JP2001118705A (ja) | チップ型抵抗器 | |
JP2022109695A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
RU2552631C1 (ru) | Способ изготовления толстопленочных резисторов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |