CN106104710B - 贴片电阻器及其制造方法 - Google Patents
贴片电阻器及其制造方法 Download PDFInfo
- Publication number
- CN106104710B CN106104710B CN201580014547.XA CN201580014547A CN106104710B CN 106104710 B CN106104710 B CN 106104710B CN 201580014547 A CN201580014547 A CN 201580014547A CN 106104710 B CN106104710 B CN 106104710B
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- pair
- resistor
- resistor body
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
- H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/12—Arrangements of current collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
本发明提供一种贴片电阻器及其制造方法,所述贴片电阻器即使是电阻值较低的贴片电阻器,也能够在将其电极的耐硫化性维持得较高的状态下进行高精度的电阻值调整。贴片电阻器(1)具有绝缘膜,所述绝缘膜覆盖以与一对电极(3、3)的双方接触的方式形成的电阻体(4),所述一对电极(3、3)形成在绝缘基板(2)的上表面(2A)。一对电极(3、3)分别为以下结构:(1)具有:主电极层(3B),所述主电极层(3B)作为金属成分,以银为主成分,含有10重量%以上的钯;以及辅助电极层(3A),所述辅助电极层(3A)与主电极层(3B)相比电阻率较低;(2)具有层叠部分,所述层叠部分从绝缘基板(2)的一个面按照辅助电极层(3A)、主电极层(3B)的顺序层叠而成;(3)远离电阻体(4)的一侧具有主电极层(3B)未将辅助电极层(3A)的一部分覆盖的辅助电极层(3A)的露出部(3A1),且具有从靠近电阻体(4)的一侧延伸到远离电阻体(4)的一侧的部(3B1)。
Description
技术领域
本发明涉及一种贴片电阻器及其制造方法。
背景技术
对于一种贴片电阻器,将一对电极被硫化视作问题,该贴片电阻器具有:一对电极,所述一对电极形成于绝缘基板的一个面,以银为主成分;电阻体,所述电阻体以与一对电极的双方接触的方式形成于绝缘基板的一个面;以及绝缘膜,所述绝缘膜覆盖电阻体,露出一对电极的一部分。其理由是,如果一对电极发生硫化,则可能导致导通不良或断线。
因此,例如已提出一种通过使用含有银和钯的金属材料作为一对电极的金属材料来抑制一对电极的硫化的技术(参照专利文献1)。
现有技术文献
专利文献
专利文献1:日本专利特开2008-300607号公报
发明内容
发明要解决的技术问题
然而,含有银和钯的金属材料如果不含有较多的钯,则难以得到耐硫化的效果。因此,例如采用含有10重量%以上钯的银钯类材料的电极时,与不含有钯的银电极相比电阻率较高。该电阻率的不同在贴片电阻器的电阻值足够高时,难以成为问题,但是在贴片电阻器的电阻值非常低时,在其制造过程中,使测定用探针电极与一对电极接触且一边测定电阻值一边进行的修整工序中可能成为问题。例如,对原本的电极间形成的电阻元件的电阻值加上从探针电极的接触位置到电极间形成的电阻元件的电极的电阻值,因此测定电阻元件的电阻值时使用的测定用一对探针电极的间隔如果存在偏差,则会发生无法忽视的影响。此外,使探针电极与一对电极接触时的接触电阻也会对电阻率较高的一对电极的电阻值造成影响。这些影响使得稳定测定电阻值极为困难。
因此,本发明的目的在于提供一种贴片电阻器及其制造方法,所述贴片电阻器即使是电阻值较低的贴片电阻器,也能够在将其电极的耐硫化性维持得较高的状态下进行高精度的电阻值调整。
解决技术问题所采用的技术方案
为实现上述目的,本发明的贴片电阻器具有:绝缘基板;一对电极,所述一对电极形成于绝缘基板的一个面;电阻体,所述电阻体以与一对电极的双方接触的方式形成于绝缘基板的一个面;以及绝缘膜,所述绝缘膜覆盖电阻体,覆盖一对电极的一部分,一对电极分别为以下(1)至(5)所述的结构:
(1)具有:主电极层,所述主电极层作为金属成分,以银为主成分,含有10重量%以上的钯;以及辅助电极层,所述辅助电极层与主电极层相比电阻率较低;
(2)具有层叠部分,所述层叠部分从绝缘基板的一个面按照辅助电极层、主电极层的顺序层叠而成;
(3)靠近电阻体的一侧,层叠部分的一部分被绝缘膜覆盖;
(4)远离电阻体的一侧具有主电极层未将辅助电极层的一部分覆盖的辅助电极层的露出部,露出部未被绝缘膜覆盖;
(5)具有层叠部分从靠近电阻体的一侧延伸到远离电阻体的一侧的部分。
此处,辅助电极层的金属成分可以是银的含有比率为95重量%以上的金属成分。
为实现上述目的,本发明的贴片电阻器的制造方法是以下贴片电阻器的制造方法,所述贴片电阻器具有:绝缘基板;一对电极,所述一对电极形成于绝缘基板的一个面;电阻体,所述电阻体以与一对电极的双方接触的方式形成于绝缘基板的一个面;以及绝缘膜,所述绝缘膜覆盖电阻体,覆盖一对电极的一部分,一对电极分别为以下结构,即具有:主电极层,所述主电极层作为金属成分,以银为主成分,含有10重量%以上的钯;以及辅助电极层,所述辅助电极层与主电极层相比电阻率较低,具有层叠部分,所述层叠部分从绝缘基板的一个面按照辅助电极层、主电极层的顺序层叠而成,靠近电阻体的一侧,层叠部分的一部分被绝缘膜覆盖,远离电阻体的一侧具有主电极层未将辅助电极层的一部分覆盖的辅助电极层的露出部,露出部未被绝缘膜覆盖,且具有层叠部分从靠近电阻体的一侧延伸到远离电阻体的一侧的部分,由一对电极与电阻体构成电阻元件,其中,所述贴片电阻器的制造方法具有调整电阻元件的电阻值的修整工序,修整工序是一边用探针电极测定一对电极间的电阻值,一边在电阻体中形成槽直至达到目标的电阻值的工序,探针电极在执行修整工序时与辅助电极层的露出部抵接。
此处,以批次单位对多个贴片电阻器进行管理,具有在修整工序后形成分别覆盖一对电极的一对外部电极层的工序,按各批次单位算出修整工序中得到的电阻元件的各电阻值的第一平均值,测定形成外部电极层的工序后的电阻元件的各电阻值作为一对外部电极层间的电阻值,按各批次单位算出该测定值的第二平均值,可以根据相同批次中第一平均值与第二平均值的不同,在执行其他批次的贴片电阻器的修整工序时,对电阻元件的电阻值的调整施以补正。
发明效果
本发明能够提供一种贴片电阻器及其制造方法,所述贴片电阻器即使是电阻值较低的贴片电阻器,也能够在将其电极的耐硫化性维持得较高的状态下进行高精度的电阻值调整。
附图说明
图1是本发明的实施方式所述的贴片电阻器的俯视图。
图2(A)是图1的A-A剖视图,图2(B)是图1的A'-A'剖视图。
图3是表示本发明的实施方式所述的贴片电阻器的制造过程的流程图。
图4是表示本发明的实施方式所述的贴片电阻器的制造过程中的电阻值调整过程的流程图。
图5是本发明的实施方式的变形例所述的贴片电阻器的俯视图。
图6(A)是图5的B-B剖视图,图6(B)是图5的B'-B'剖视图。
具体实施方式
以下参照附图,对本发明的实施方式所述的贴片电阻器及其制造方法进行说明。
(本发明的实施方式所述的贴片电阻器的结构)
图1是本发明的实施方式所述的贴片电阻器的俯视图。图2(A)是图1的A-A剖视图,图2(B)是图1的A'-A'剖视图。贴片电阻器1具有:绝缘基板2;一对电极3、3,所述一对电极3、3形成于绝缘基板2的上正面2A;电阻体4,所述电阻体4以与一对电极3、3的双方接触的方式形成,以氧化钌为主成分;以及绝缘膜(后述的覆盖层15),所述绝缘膜覆盖电阻体4,覆盖一对电极3、3的一部分。
一对电极3、3分别具有:辅助电极层3A,所述辅助电极层3A的平面形状为长方形;以及主电极层3B,所述主电极层3B与辅助电极层3A相比耐硫化性较高且电阻率较高,其平面形状为凹字形。另外,辅助电极层3A的金属成分为银。而且,主电极层3B的金属成分含有20重量%钯和5重量%金,残余部分由银构成。此外,一对电极3、3分别具有从绝缘基板2的上正面2A按照辅助电极层3A、主电极层3B的顺序层叠而成的部分。此外,一对电极3、3的各自的靠近电阻体4的一侧,层叠部分的一部分被绝缘膜覆盖。此外,一对电极3、3的各自的远离电阻体4的一侧具有主电极层3B未将辅助电极层3A的一部分覆盖的辅助电极层3A的露出部3A1。此外,一对电极3、3分别具有层叠部分从靠近电阻体4的一侧延伸到远离电阻体4的一侧的部分即延伸部3B1。
此外,绝缘基板2的背面2B的与一对电极3、3对应的位置形成有一对背面电极11、11。而且,将绝缘基板2的正面2A与背面2B连接的端面2C、2C形成有将一对电极3、3与一对背面电极11、11连接的端面电极12、12。
此外,电阻体4的上方形成有保护层13,所述保护层13由进行后述的修整(trimming)时保护电阻体4的玻璃构成。而且,电阻体4及保护层13形成有贴片电阻器1的电阻值调整用的修整槽14。而且,以覆盖一对电极3、3的一部分、电阻体4、以及保护层13的方式形成有由环氧树脂构成的覆盖层15(绝缘膜)。进而,未用覆盖层15覆盖的一对电极3、3的部分、端面电极12、12、以及背面电极11、11的正面形成有依次形成镍层及焊料层的电镀层16、16(外部电极层)。
(本发明的实施方式所述的贴片电阻器的制造方法)
图3是表示本发明的实施方式所述的贴片电阻器1的制造过程的流程图。首先,工序P1是在绝缘基板2的背面2B形成一对背面电极11、11的工序。具体而言,利用丝网印刷将金属成分由银构成的浆料配置在绝缘基板2的背面2B,然后使用烧成炉对绝缘基板2进行烧成,从而形成一对背面电极11、11。
然后,工序P2是在绝缘基板2的上表面2A的与一对背面电极11、11对应的位置形成一对电极3、3的工序。具体而言,首先利用丝网印刷将金属成分由银构成的浆料配置在绝缘基板2的上表面2A,然后使用烧成炉对绝缘基板2进行烧成,从而形成辅助电极层3A、3A。然后,利用丝网印刷以与辅助电极层3A、3A重合的方式形成金属成分由银、钯(20重量%)、以及金(5重量%)构成的浆料,然后使用烧成炉对绝缘基板2进行烧成,从而形成主电极层3B、3B。此时,可以不对各电极(背面电极11、辅助电极层3A、主电极层3B)分别进行烧成,而是对全部电极同时进行烧成。但是,对辅助电极层3A与主电极层3B分别进行烧成能够抑制辅助电极层3A的银向主电极层3B扩散,因此硫化特性变好。
然后,工序P3是以与一对电极3、3的双方接触的方式形成电阻体4的工序。具体而言,利用丝网印刷将由氧化钌等构成的浆料配置在绝缘基板2的上表面2A,然后使用烧成炉对绝缘基板2进行烧成,从而形成电阻体4。
然后,工序P4是以覆盖电阻体4的方式形成保护层13的工序。具体而言,利用丝网印刷将玻璃浆料配置在绝缘基板2的上表面2A,然后使用烧成炉对绝缘基板2进行烧成,从而形成保护层13。
然后,工序P5是对由一对电极3、3与电阻体4构成的电阻元件的电阻值进行调整的修整工序。修整工序前的电阻元件的电阻值被设定为低于目标的电阻值。修整工序是一边使用探针电极(省略图示)测定一对电极3、3间的电阻值,一边在电阻体4及保护层13形成修整槽14直至达到目标的电阻值的工序。探针电极在执行修整工序时与辅助电极层3A、3A的露出部3A1、3A1抵接。在该状态下,利用激光照射形成修整槽14,逐渐收窄电阻元件的电流路径,从而提高电阻元件的电阻值,作为目标的电阻值。
然后,工序P6是以覆盖电阻体4及保护层13的方式形成覆盖层15的工序。具体而言,利用丝网印刷将环氧树脂浆料配置在绝缘基板2的上表面2A,然后对绝缘基板2进行热固化,从而形成覆盖层15。
然后,工序P7是在将绝缘基板2的正面2A与背面2B连接的端面2C、2C形成将一对电极3、3与一对背面电极11、11分别连接的端面电极12、12的工序。该形成方法利用溅镀形成镍铬。
然后,工序P8是在未用覆盖层15覆盖的一对电极3、3的部分、端面电极12、12、以及背面电极11、11的正面形成依次形成镍层及焊料层的电镀层16、16(外部电极层)的电镀工序。该工序P8利用滚镀法进行。
此处,对与修整工序P5相关的电阻值调整的方法进行详细说明。图4是表示本发明的实施方式所述的贴片电阻器1的制造过程中的电阻值调整过程的流程图。包括修整工序P5在内的电阻值调整过程中,以批次单位对多个贴片电阻器1进行管理。而且,针对批次A,算出将电阻值调整的目标值a作为贴片电阻器1的电阻值即1欧姆的修整工序P5中得到的电阻元件的各电阻值的第一平均值(T1)。此时,如果在相同条件下进行了修整,则无需测定批次A全部的电阻元件的电阻值,可以至少通过抽样测定多个来测定第一平均值。
而且,测定进行了形成电镀层16、16的电镀工序P8后的批次A的电阻元件的各电阻值作为一对电镀层16、16间的电阻值。该测定将电阻值测定用的探针电极与电镀层16、16抵接来进行。算出该各测定值的平均值作为第二平均值。此时,如果通过修整工序P5在相同条件下进行了修整,则无需测定批次A全部的电阻元件的电阻值,可以至少通过抽样测定多个来测定第二平均值。
而且,算出“第一平均值÷第二平均值=Y”的系数Y(T3)。执行与批次A不同的批次B的贴片电阻器1的修整工序P5时,作为电阻值的调整的目标值b,采用用批次A的目标值a即1欧姆乘以系数Y进行过补正的值(T4)。
以上的补正假设批次A与批次B的贴片电阻器1为相同的公称电阻值,但是例如批次A的贴片电阻器1的公称电阻值与批次B的贴片电阻器1的公称电阻值不同时也能够进行相同的补正。例如,批次A的公称电阻值为1欧姆,批次B的贴片电阻器1的公称电阻值为5欧姆时,将上述的系数Y作为批次B的目标值b,能够采用用5欧姆乘以系数Y得到的值。出于维持电阻值调整的高精度的意图,优选为能够进行这种补正的电阻值的范围为批次B的公称电阻值处于批次A的公称电阻值的0.5倍到5倍的范围。
(利用本发明的实施方式得到的主要效果)
本发明的实施方式所述的贴片电阻器1的一对电极3、3分别具有辅助电极层3A的露出部3A1。辅助电极层3A与主电极层3B相比电阻率较低。因此,能够将探针电极与该露出部3A1抵接来进行修整工序P5。于是,探针电极的间隔的偏差难以影响到所测定的电阻值,因此即使是电阻值较低的贴片电阻器,也能够进行高精度的电阻值调整。
此外,构成贴片电阻器1的一对电极3、3中,暴露在硫化氢等硫化气体中的可能性最大的部分是绝缘膜即覆盖层15与外部电极层的间隙部分(图2所示部分X、X)。但是,该部分X、X分别配置有耐硫化性较高的主电极层3B,因此能够维持一对电极3、3的耐硫化性。
此外,一对电极3、3分别由主电极层3B与辅助电极层3A形成层叠部分,具有层叠部分从靠近电阻体4的一侧延伸到远离电阻体4的一侧的延伸部3B1。于是,分别与露出部3A1、3A1抵接的探针电极间的电流路径容易从该抵接的点通过延伸部3B1(辅助电极层3A与主电极层3B重合的层叠部分)。另外,辅助电极层3A与主电极层3B重合的层叠部分的厚度较大,电阻率值根据厚度大出的量而相应变小。此外,层叠部分的至少一部分以被绝缘膜覆盖的方式形成,因此形成外部电极层时不易产生电阻值变化,所述外部电极层一直形成到绝缘膜。因此,进行修整工序P5时,分别与露出部3A1、3A1抵接的探针电极间的电流路径能够更加接近实际使用贴片电阻器1时的电流路径。
此外,本发明的实施方式所述的贴片电阻器1的制造方法中,执行修整工序时使探针电极与电阻率值低于主电极层3B的辅助电极层3A的露出部3A1抵接。因此,不易因探针电极的接触位置而产生测定误差,该位置的接触电阻也较低,因而能够得到更正确的测定值,能够进行高精度的电阻值调整。
此外,如图4所示,包括修整工序P5在内的电阻值调整过程中,以批次单位对多个贴片电阻器1进行管理,使批次A的经过电镀层16、16形成工序P8的前后的贴片电阻器1的电阻值变化反映到与批次A不同的批次B中。如果利用电镀层16、16形成工序P8在一对电极3、3上形成电镀层16、16,则使用贴片电阻器1时的一对电极3、3的部分的通电路径被施以电镀层16、16,电阻率值根据通电路径的厚度大出的量而相应变小。其结果,贴片电阻器1的电阻值变低。因此,批次B的贴片电阻器1在修整工序P5的阶段将目标的电阻值设定成略高于批次A,通过形成电镀层16、16能够根据贴片电阻器1的电阻值降低的量施以补正。
贴片电阻器1的结构对于一对电极3、3的电阻率被视作问题的电阻值较低的电阻器而言是有利结构。例如,在公称电阻值为1欧姆以下的低电阻器中采用贴片电阻器1的结构特别有利。
(其他方式)
上述本发明的实施方式所述的贴片电阻器及其制造方法是本发明的优选方式的一例,但是并不限定于此,在不变更本发明主旨的范围内能够采用各种变形实施方式。
例如,一对电极3、3分别具有:辅助电极层3A,所述辅助电极层3A的平面形状为长方形;以及主电极层3B,所述主电极层3B与辅助电极层3A相比耐硫化性较高且电阻率较高,其平面形状为凹字形。但是,辅助电极层3A与主电极层3B的平面形状能够采用其他形状。例如,图5是本发明的实施方式的变形例所述的贴片电阻器21的俯视图。此外,图6(A)是图5的B-B剖视图,图6(B)是图5的B'-B'剖视图。贴片电阻器21除了使贴片电阻器1的主电极层3B的形状变形,采用平面形状为凸字形的主电极层23B以外,具有与贴片电阻器1相同的结构。图5及图6对贴片电阻器21的与贴片电阻器1相同的结构构件标注贴片电阻器1中的符号。而且,将贴片电阻器1与贴片电阻器21的共通的结构构件的说明省略。
该贴片电阻器21的一个电极23的辅助电极层3A的露出部23A1夹着延伸部23B1在与通电方向正交的方向的电极23的两端存在2处。因此,如果利用所谓的4端子测定来进行修整工序P5时的电阻值测定,能够明确各自探针电极的抵接位置。当然使用贴片电阻器1的露出部3A1也能够同样地进行4端子测定。
此外,辅助电极层3A的金属成分为银,主电极层3B的金属成分以银为主成分,钯的含有比率为20重量%,金的含有比率为5重量%。但是,辅助电极层3A及主电极层3B的材料并不限定于此,能够适当变更。例如,辅助电极层3A的金属成分只要使电阻率低于主电极层3B即可,只要含量在5重量%以下左右还可以含有钯。辅助电极层3A含有少量的钯,从而能够减轻银从辅助电极层3A到电阻体4的扩散,能够减轻由此对电阻体4的温度特性造成的不良影响。此外,辅助电极层3A含有少量的钯,从而还能够抑制银从辅助电极层3A扩散到主电极层3B,因此能够防止主电极层3B的耐硫化性降低。此外,主电极层3B的金属成分只要使耐硫化性较高即可,能够使钯的含有比率为10重量%以上、20重量%以上或30重量%以上。进而,主电极层3B的金属成分能够实质上不含有金。
此外,一对背面电极11、11及端面电极12、12不是必须的构成要素,因此能够省略。此时,贴片电阻器1能够以与安装基板相对的方式安装一对电极3、3,即采用面朝下的电阻器。
进而,贴片电阻器1的公称电阻值为1欧姆。但是,贴片电阻器1的电阻值可以超过1欧姆,也可以不足1欧姆。本发明的实施方式所述的贴片电阻器1是公称电阻值为1欧姆以下的低电阻器时特别有利。
此外,如图4所示,包括修整工序P5在内的电阻值调整过程中,以批次单位对多个贴片电阻器1进行管理,使批次A的经过电镀层16、16形成工序P8的前后的贴片电阻器1的电阻值变化反映到与批次A不同的批次B中。但是,图4所示的电阻值调整方法未必要采用。
进而,执行批次B的贴片电阻器1的修整工序P5时,作为电阻值的调整的目标值b,采用用批次A的目标值a即1欧姆乘以系数Y(=第一平均值÷第二平均值)得到的值,从而进行电阻值调整的补正。但是,可以不采用这种补正方法,例如,算出“第一平均值-第二平均值”的值(系数Z),作为电阻值的调整的目标值b,采用用批次A的目标值a即1欧姆加上系数Z的值。即,根据第一平均值与第二平均值的不同,在执行批次B的贴片电阻器1的修整工序P5时,对电阻元件的电阻值的调整施以补正,在该情况下,该补正的方法具有多个选项。
符号说明
1 贴片电阻器
2 绝缘基板
3 电极
3A 辅助电极层
3B 主电极层
3A1、23A1 露出部
3B1、23B1 延伸部(延伸的部分)
4 电阻体
13 保护层
15 覆盖层(绝缘膜)
16 电镀层(外部电极层)
P5 修整工序
P8 电镀工序(形成外部电极层的工序)
Claims (4)
1.一种贴片电阻器,其具有:
绝缘基板;
一对电极,所述一对电极形成于所述绝缘基板的一个面;
电阻体,所述电阻体以与所述一对电极的双方接触的方式形成于所述绝缘基板的一个面;以及
绝缘膜,所述绝缘膜覆盖所述电阻体,覆盖所述一对电极的一部分,
该贴片电阻器的特征在于,
所述一对电极分别为以下(1)至(5)所述的结构:
(1)具有:主电极层,所述主电极层作为金属成分,以银为主成分,含有10重量%以上的钯;以及辅助电极层,所述辅助电极层与所述主电极层相比电阻率较低;
(2)具有层叠部分,所述层叠部分从所述绝缘基板的一个面按照所述辅助电极层、所述主电极层的顺序层叠而成;
(3)靠近所述电阻体的一侧,所述层叠部分的一部分被所述绝缘膜覆盖;
(4)远离所述电阻体的一侧具有所述主电极层未将所述辅助电极层的一部分覆盖的所述辅助电极层的露出部,所述露出部未被所述绝缘膜覆盖;
(5)具有所述层叠部分从靠近所述电阻体的一侧局部地延伸到所述绝缘基板的端面从而在所述绝缘基板的端面侧由所述露出部和所述层叠部分组合形成的部分。
2.如权利要求1所述的贴片电阻器,其特征在于,
所述辅助电极层的金属成分中,银的含有比率为95重量%以上。
3.一种贴片电阻器的制造方法,所述贴片电阻器具有:
绝缘基板;
一对电极,所述一对电极形成于所述绝缘基板的一个面;
电阻体,所述电阻体以与所述一对电极的双方接触的方式形成于所述绝缘基板的一个面;以及
绝缘膜,所述绝缘膜覆盖所述电阻体,覆盖所述一对电极的一部分,
所述一对电极分别为以下结构:
具有:主电极层,所述主电极层作为金属成分,以银为主成分,含有10重量%以上的钯;以及辅助电极层,所述辅助电极层与所述主电极层相比电阻率较低;
具有层叠部分,所述层叠部分从所述绝缘基板的一个面按照所述辅助电极层、所述主电极层的顺序层叠而成;
靠近所述电阻体的一侧,所述层叠部分的一部分被所述绝缘膜覆盖;
远离所述电阻体的一侧具有所述主电极层未将所述辅助电极层的一部分覆盖的所述辅助电极层的露出部,所述露出部未被所述绝缘膜覆盖,且具有所述层叠部分从靠近所述电阻体的一侧延伸到远离所述电阻体的一侧的部分,
由所述一对电极与所述电阻体构成电阻元件,
该贴片电阻器的制造方法的特征在于,
所述贴片电阻器的制造方法具有调整所述电阻元件的电阻值的修整工序,
所述修整工序是一边用探针电极测定所述一对电极间的电阻值,一边在所述电阻体中形成槽直至达到目标的电阻值的工序,
所述探针电极在执行所述修整工序时与所述辅助电极层的露出部抵接。
4.如权利要求3所述的贴片电阻器的制造方法,以批次单位对多个所述贴片电阻器进行管理,具有在所述修整工序后形成分别覆盖所述一对电极的一对外部电极层的工序,其特征在于,
按各所述批次单位算出所述修整工序中得到的所述电阻元件的各电阻值的第一平均值,
测定形成所述外部电极层的工序后的所述电阻元件的各电阻值作为所述一对外部电极层间的电阻值,按各所述批次单位算出该测定值的第二平均值,
根据相同的所述批次中所述第一平均值与所述第二平均值的不同,在执行其他批次的所述贴片电阻器的所述修整工序时,对所述电阻元件的电阻值的调整施以补正。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-055874 | 2014-03-19 | ||
JP2014055874A JP6326192B2 (ja) | 2014-03-19 | 2014-03-19 | チップ抵抗器およびその製造法 |
PCT/JP2015/057170 WO2015141539A1 (ja) | 2014-03-19 | 2015-03-11 | チップ抵抗器およびその製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106104710A CN106104710A (zh) | 2016-11-09 |
CN106104710B true CN106104710B (zh) | 2019-02-15 |
Family
ID=54144510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580014547.XA Active CN106104710B (zh) | 2014-03-19 | 2015-03-11 | 贴片电阻器及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10224132B2 (zh) |
JP (1) | JP6326192B2 (zh) |
CN (1) | CN106104710B (zh) |
DE (1) | DE112015001291T5 (zh) |
WO (1) | WO2015141539A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6371187B2 (ja) | 2014-10-03 | 2018-08-08 | Koa株式会社 | 抵抗体のトリミング方法 |
CN105427975A (zh) * | 2015-12-29 | 2016-03-23 | 株洲宏达电通科技有限公司 | 一种防硫化片式厚膜固定电阻器及其制作方法 |
CN108399992B (zh) * | 2017-02-08 | 2019-12-27 | 东莞华科电子有限公司 | 抗硫化的晶片电阻及其制法 |
JPWO2018147014A1 (ja) * | 2017-02-08 | 2019-12-12 | パナソニックIpマネジメント株式会社 | チップ抵抗器の製造方法およびチップ抵抗器 |
JP2019067956A (ja) * | 2017-10-02 | 2019-04-25 | Koa株式会社 | チップ抵抗器 |
WO2019116814A1 (ja) * | 2017-12-11 | 2019-06-20 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
JP7085378B2 (ja) * | 2018-03-23 | 2022-06-16 | Koa株式会社 | チップ抵抗器 |
JP2022109674A (ja) * | 2021-01-15 | 2022-07-28 | Koa株式会社 | チップ抵抗器およびその製造方法 |
CN113077950B (zh) * | 2021-04-01 | 2022-07-22 | 钧崴电子科技股份有限公司 | 电阻器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1261977A (zh) * | 1997-07-03 | 2000-08-02 | 松下电器产业株式会社 | 电阻器及其制造方法 |
CN1523613A (zh) * | 2003-02-18 | 2004-08-25 | ��ķ�ɷ�����˾ | 芯片电阻器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100302677B1 (ko) * | 1996-06-26 | 2001-11-22 | 사토 게니치로 | 칩저항기및그제조방법 |
JP4061729B2 (ja) * | 1998-09-01 | 2008-03-19 | 松下電器産業株式会社 | 抵抗器およびその製造方法 |
JP3665545B2 (ja) * | 2000-08-17 | 2005-06-29 | 太陽社電気株式会社 | チップ抵抗器及びその製造方法 |
US7982582B2 (en) * | 2007-03-01 | 2011-07-19 | Vishay Intertechnology Inc. | Sulfuration resistant chip resistor and method for making same |
JP5329773B2 (ja) | 2007-05-31 | 2013-10-30 | コーア株式会社 | チップ抵抗器 |
JP5820294B2 (ja) * | 2012-02-09 | 2015-11-24 | Koa株式会社 | チップ抵抗器用集合基板およびチップ抵抗器の製造方法 |
JP5957693B2 (ja) * | 2012-06-13 | 2016-07-27 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
-
2014
- 2014-03-19 JP JP2014055874A patent/JP6326192B2/ja active Active
-
2015
- 2015-03-11 CN CN201580014547.XA patent/CN106104710B/zh active Active
- 2015-03-11 US US15/126,199 patent/US10224132B2/en active Active
- 2015-03-11 WO PCT/JP2015/057170 patent/WO2015141539A1/ja active Application Filing
- 2015-03-11 DE DE112015001291.5T patent/DE112015001291T5/de active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1261977A (zh) * | 1997-07-03 | 2000-08-02 | 松下电器产业株式会社 | 电阻器及其制造方法 |
CN1523613A (zh) * | 2003-02-18 | 2004-08-25 | ��ķ�ɷ�����˾ | 芯片电阻器 |
Also Published As
Publication number | Publication date |
---|---|
JP2015179713A (ja) | 2015-10-08 |
US20170084364A1 (en) | 2017-03-23 |
WO2015141539A1 (ja) | 2015-09-24 |
JP6326192B2 (ja) | 2018-05-16 |
US10224132B2 (en) | 2019-03-05 |
DE112015001291T5 (de) | 2016-12-29 |
CN106104710A (zh) | 2016-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106104710B (zh) | 贴片电阻器及其制造方法 | |
US6982624B2 (en) | Chip resistor | |
US11170918B2 (en) | Chip resistor and chip resistor production method | |
CN106134284A (zh) | 加热器、具备该加热器的定影装置、图像形成装置、加热装置以及加热器的制造方法 | |
JP2000077205A (ja) | 抵抗器およびその製造方法 | |
CN106688053B (zh) | 贴片电阻器及其制造方法 | |
US20210142932A1 (en) | Chip Resistor Manufacturing Method | |
JP2764517B2 (ja) | チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法 | |
US20160363474A1 (en) | Variable-resistor plate for liquid level detector, variable-resistor plate production method, and liquid level detector | |
CN103646739A (zh) | 一种薄膜热敏电阻及其阻值调节方法 | |
JP6453599B2 (ja) | チップ抵抗器の製造方法 | |
JP4867487B2 (ja) | チップ抵抗器の製造方法 | |
JP5820294B2 (ja) | チップ抵抗器用集合基板およびチップ抵抗器の製造方法 | |
JP2001326111A (ja) | チップ抵抗器 | |
JP2010272713A (ja) | 薄膜チップ抵抗器の製造方法 | |
JP5262159B2 (ja) | 薄膜チップ抵抗器の製造方法 | |
JP2007335488A5 (zh) | ||
WO2023013351A1 (ja) | 抵抗器および抵抗器の製造方法 | |
JP7470899B2 (ja) | 抵抗器およびその製造方法 | |
JP6453598B2 (ja) | チップ抵抗器 | |
JP2000299203A (ja) | 抵抗器およびその製造方法 | |
JP5879498B2 (ja) | チップ抵抗器およびその製造方法 | |
US20220230788A1 (en) | Chip resistor and method for manufacturing same | |
JP6364606B2 (ja) | チップ抵抗器の製造方法 | |
JP2021193710A (ja) | 厚膜抵抗器及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |