-
Technisches Gebiet
-
Die vorliegende Erfindung bezieht sich auf einen Chip-Widerstand und ein Verfahren zu dessen Herstellung.
-
Stand der Technik
-
Ein Chip-Widerstand weist ein Paar Elektroden, eine Widerstandssubstanz und eine dünne Isolierschicht auf. Das Elektrodenpaar, das Silber als eine Hauptkomponente enthält, ist auf einer einzelnen Oberfläche eines isolierenden Substrats gebildet. Die Widerstandssubstanz ist auf der einzelnen Oberfläche des isolierenden Substrats gebildet, um mit beiden Elektroden des Elektrodenpaars Kontakt herzustellen. Die dünne Isolierschicht bedeckt die Widerstandssubstanz, während sie Abschnitte des Elektrodenpaars freigelegt lässt. Was den Chip-Widerstand betrifft, so ist Schwefelung des Elektrodenpaars als ein Problem betrachtet worden. Das liegt daran, dass Schwefelung des Elektrodenpaars wahrscheinlich zu einem Leitungsfehler oder einer Trennung führen kann.
-
Um dieses Problem zu lösen, wurde beispielsweise eine Technik vorgeschlagen, in der ein Metallmaterial, das Silber und Palladium enthält, als das Metallmaterial des Elektrodenpaars verwendet wird, um dadurch Schwefelung des Elektrodenpaars zu verhindern (siehe Patentliteratur 1).
-
Entgegenhaltungsliste
-
Patentliteratur
-
- Patentliteratur 1: JP-A-2008-300607
-
Zusammenfassung der Erfindung
-
Technisches Problem
-
Wenn jedoch das Metallmaterial, das Silber und Palladium enthält, keinen großen Palladiumgehalt aufweist, ist es schwierig, einen Schwefelungsbeständigkeitseffekt zu erhalten. Deshalb wird in dem Fall, in dem beispielsweise die Elektroden aus einem Silber-Palladium-basiertem Material hergestellt sind, das 10 Gewichts-% oder mehr Palladium enthält, der spezifische Widerstand höher als für Silber-Elektroden, die kein Palladium enthalten. Wenn ein Widerstandswert des Chip-Widerstands ausreichend hoch ist, wird die Differenz des spezifischen Widerstands selten zu einem Problem. Andererseits wenn der Widerstandswert des Chip-Widerstands sehr niedrig ist, kann die Differenz des spezifischen Widerstands zu einem Problem werden bei einem Abgleichschritt, in dem Abgleichen ausgeführt wird, während Messsondenelektroden in Kontakt mit dem Elektrodenpaar gebracht werden, um den Widerstandswert in einem Chip-Widerstands-Herstellungsprozess zu messen. Beispielsweise werden Widerstandswerte der Elektroden von Positionen, in denen die Sondenelektroden Kontakt mit den Elektroden herstellen, bis zu einem Widerstandselement, das zwischen den Elektroden gebildet ist, zu einem ursprünglichen Widerstandswert des Widerstandselements, das zwischen den Elektroden gebildet ist, addiert. Deshalb hat dann, wenn eine Variation in einem Abstand zwischen dem Paar von Messsondenelektroden, die zum Messen des Widerstandswerts des Widerstandselements verwendet werden, vorhanden ist, die Variation des Abstands zwischen den Sondenelektroden einen nicht zu ignorierenden Einfluss. Zusätzlich haben auch Kontaktwiderstände, die erzeugt werden, wenn die Sondenelektroden in Kontakt mit dem Elektrodenpaar gebracht werden, einen Einfluss auf die Widerstandswerte des Elektrodenpaars mit hohem spezifischem Widerstand. Wegen dieser Einflüsse ist es extrem schwierig, den Widerstandswert stabil zu messen.
-
Deshalb ist es ein Ziel der vorliegenden Erfindung, einen Chip-Widerstand, dessen Widerstandswert mit hoher Genauigkeit angepasst werden kann, während hohe Schwefelungsbeständigkeit der Elektroden des Chip-Widerstands erhalten bleibt, selbst wenn der Widerstandswert des Chip-Widerstands niedrig ist, und ein Verfahren zum Herstellen dieses Chip-Widerstands zu schaffen.
-
Lösung des Problems
-
Um das vorstehend genannte Ziel zu erreichen, schafft die Erfindung einen Chip-Widerstand, der Folgendes enthält: ein isolierendes Substrat; ein Paar Elektroden, die auf einer einzelnen Oberfläche des isolierenden Substrats gebildet sind; eine Widerstandssubstanz, die auf der einzelnen Oberfläche des isolierenden Substrats gebildet ist, um mit beiden Elektroden des Elektrodenpaars Kontakt herzustellen; und eine dünne Isolierschicht, die die Widerstandssubstanz bedeckt und das Elektrodenpaar teilweise bedeckt; wobei: jede Elektrode des Elektrodenpaars nach den folgenden (1) bis (5) Punkten konfiguriert ist:
- (1) die Elektrode weist eine Hauptelektrodenschicht und eine Zusatzelektrodenschicht auf, wobei die Hauptelektrodenschicht Silber als eine Hauptmetallkomponente und 10 Gewichts-% oder mehr Palladium als eine weitere Metallkomponente enthält, die Zusatzelektrodenschicht einen niedrigeren spezifischen Widerstand aufweist als die Hauptelektrodenschicht;
- (2) die Elektrode einen laminierten Abschnitt aufweist, in dem die Zusatzelektrodenschicht und die Hauptelektrodenschicht nacheinander in der genannten Reihenfolge auf der einzelnen Oberfläche des isolierenden Substrats laminiert sind;
- (3) ein Abschnitt des laminierten Abschnitts mit der dünnen Isolierschicht auf einer Seite nahe der Widerstandssubstanz bedeckt ist;
- (4) die Elektrode einen freigelegten Abschnitt der Zusatzelektrodenschicht aufweist, in dem ein Abschnitt der Zusatzelektrodenschicht nicht mit der Hauptelektrodenschicht auf einer von der Widerstandssubstanz entfernten Seite bedeckt ist und der nicht mit der dünnen Isolierschicht bedeckt ist; und
- (5) die Elektrode Abschnitte aufweist, in denen sich der laminierte Abschnitt von der nahe Seite zu der entfernten Seite in Bezug auf die Widerstandssubstanz erstreckt.
-
Hier kann die Zusatzelektrodenschicht 95 Gewichts-% oder mehr Silber als eine Metallkomponente enthalten.
-
Um das vorstehend genannte Ziel zu erreichen, schafft die Erfindung ein Verfahren zum Herstellen eines Chip-Widerstands, wobei der Chip-Widerstand Folgendes enthält: ein isolierendes Substrat; ein Elektrodenpaar, die auf einer einzelnen Oberfläche des isolierenden Substrats gebildet sind; eine Widerstandssubstanz, die auf der einzelnen Oberfläche des isolierenden Substrats gebildet ist, um mit beiden Elektroden des Elektrodenpaars Kontakt herzustellen; und eine dünne Isolierschicht, die die Widerstandssubstanz bedeckt und das Elektrodenpaar teilweise bedeckt; wobei: jede Elektrode des Elektrodenpaars eine Hauptelektrodenschicht und eine Zusatzelektrodenschicht aufweist, wobei die Hauptelektrodenschicht Silber als eine Hauptmetallkomponente und 10 Gewichts-% oder mehr Palladium als eine weitere Metallkomponente enthält, die Zusatzelektrodenschicht einen niedrigeren spezifischen Widerstand aufweist als die Hauptelektrodenschicht; jede Elektrode des Elektrodenpaars einen laminierten Abschnitt aufweist, in dem die Zusatzelektrodenschicht und die Hauptelektrodenschicht nacheinander in der genannten Reihenfolge auf der einzelnen Oberfläche des isolierenden Substrats laminiert sind; ein Abschnitt des laminierten Abschnitts mit der dünnen Isolierschicht auf einer Seite nahe der Widerstandssubstanz bedeckt ist; jede Elektrode des Elektrodenpaars einen freigelegten Abschnitt der Zusatzelektrodenschicht aufweist, wobei ein Abschnitt der Zusatzelektrodenschicht nicht mit der Hauptelektrodenschicht auf einer von der Widerstandssubstanz entfernten Seite bedeckt ist und der nicht durch die dünne Isolierschicht bedeckt ist, und jede Elektrode des Elektrodenpaars Abschnitte aufweist, in denen sich der laminierte Abschnitt von der nahen Seite zu der entfernten Seite hinsichtlich der Widerstandssubstanz erstreckt; und ein Widerstandselement durch das Elektrodenpaar und die Widerstandssubstanz gebildet ist; wobei das Verfahren Folgendes enthält: einen Abgleichschritt zum Anpassen eines Widerstandswerts des Widerstandselements; wobei: der Abgleichschritt ein Schritt ist, in dem ein Widerstandswert zwischen dem Elektrodenpaar durch Sondenelektroden gemessen wird, ein Rille in der Widerstandssubstanz gebildet wird, bis der Widerstandswert zwischen dem Elektrodenpaar einen Zielwiderstandswert erreicht; und die Sondenelektroden so hergestellt sind, dass sie während des Abgleichschritts an die freigelegten Abschnitte der Zusatzelektrodenschichten anstoßen.
-
Hier kann das Verfahren zum Herstellen eines Chip-Widerstands ferner Folgendes enthalten: einen Schritt zum Managen von mehreren der Chip-Widerstände in Gruppen und Bilden eines Paars externer Elektrodenschichten nach dem Abgleichschritt, um jeweils das Elektrodenpaar zu bedecken; wobei: ein erster Mittelwert der Widerstandswerte der Widerstandselemente, die durch den Abgleichschritt erhalten werden, für jede der Gruppen berechnet wird; jeder der Widerstandswerte der Widerstandselemente nach dem Schritt zum Bilden der externen Elektrodenschichten als ein Widerstandswert zwischen dem Paar externer Elektrodenschichten gemessen wird, und ein zweiter Mittelwert der gemessenen Werte für jede der Gruppen berechnet wird; und basierend auf einer Differenz zwischen dem ersten Mittelwert und dem zweiten Mittelwert in ein und derselben Gruppe die Anpassung des Widerstandswerts des Widerstandselements während des Abgleichschritts jedes der Chip-Widerstände einer weiteren Gruppe korrigiert wird.
-
Vorteilhafte Effekte der Erfindung
-
Gemäß der Erfindung ist es möglich, einen Chip-Widerstand, dessen Widerstandswert mit hoher Genauigkeit eingestellt werden kann, während hohe Schwefelungsbeständigkeit der Elektroden des Chip-Widerstands erhalten bleibt, selbst in dem Fall, in dem der Widerstandswert des Chip-Widerstands niedrig ist, und ein Verfahren zum Herstellen dieses Chip-Widerstands zu schaffen.
-
Kurzbeschreibung der Zeichnungen
-
[1] Eine Draufsicht eines Chip-Widerstands gemäß einer Ausführungsform der Erfindung.
-
[2] (a) ist eine Schnittansicht, genommen entlang der Linie A-A von 1, und (b) ist eine Schnittansicht, genommen entlang der Linie A'-A' von 1.
-
[3] Ein Ablaufplan, der einen Prozess zum Herstellen des Chip-Widerstands gemäß der Ausführungsform der Erfindung zeigt.
-
[4] Ein Ablaufplan, der einen Prozess zum Anpassen eines Widerstandswerts in dem Prozess zum Herstellen des Chip-Widerstands gemäß der Ausführungsform der Erfindung zeigt.
-
[5] Eine Draufsicht eines Chip-Widerstands gemäß einer Modifikation der Ausführungsform der Erfindung.
-
[6] (a) ist eine Schnittansicht, genommen entlang der Linie B-B von 5, und (b) ist eine Schnittansicht, genommen entlang der Linie B'-B' von 5.
-
Beschreibung der Ausführungsform
-
Ein Chip-Widerstand und ein Verfahren zu dessen Herstellung gemäß einer Ausführungsform der Erfindung werden nachstehend mit Bezug auf die Zeichnungen beschrieben.
-
(Konfiguration des Chip-Widerstands gemäß der Ausführungsform der Erfindung)
-
1 ist eine Draufsicht eines Chip-Widerstands gemäß einer Ausführungsform der Erfindung. 2(a) ist eine Schnittansicht, genommen entlang der Linie A-A von 1. 2(b) ist eine Schnittansicht, genommen entlang der Linie A'-A' von 1. Der Chip-Widerstand 1 weist ein isolierendes Substrat 2, ein Elektrodenpaar 3, 3, eine Widerstandssubstanz 4 und eine dünne Isolierschicht (einen Überzug 15, der später beschrieben wird) auf. Das Elektrodenpaar 3, 3 ist auf einer Oberseite 2A des isolierenden Substrats 2 gebildet. Die Widerstandssubstanz, die Rutheniumtetroxid als eine Hauptkomponente enthält, ist so gebildet, dass sie Kontakt mit beiden Elektroden des Elektrodenpaars 3, 3 herstellt. Die dünne Isolierschicht bedeckt die Widerstandssubstanz 4 und bedeckt Abschnitte des Elektrodenpaars 3, 3.
-
Jede Elektrode des Elektrodenpaars 3, 3 weist eine Zusatzelektrodenschicht 3A und eine Hauptelektrodenschicht 3B auf. Die Zusatzelektrodenschicht 3A ist in einer in Draufsicht rechteckigen Form gebildet. Die Hauptelektrodenschicht 3B weist eine höhere Schwefelungsbeständigkeit und einen höheren spezifischen Widerstand auf als die Zusatzelektrodenschicht 3A. Die Hauptelektrodenschicht 3B ist in einer in Draufsicht U-Form gebildet. Im Übrigen enthält die Zusatzelektrodenschicht 3A Silber als eine Metallkomponente. Die Hauptelektrodenschicht 3B enthält 20 Gewichts-% Palladium, 5 Gewichts-% Gold und den Rest Silber als Metallkomponenten. Zusätzlich weist jede Elektrode des Elektrodenpaars 3, 3 einen Abschnitt auf, in dem die Zusatzelektrodenschicht 3A und die Hauptelektrodenschicht 3B nacheinander in der genannten Reihenfolge auf der Oberseite 2A des isolierenden Substrats 2 laminiert sind. Zusätzlich ist ein Abschnitt des laminierten Abschnitts in jeder Elektrode des Elektrodenpaars 3, 3 mit der dünnen Isolierschicht auf einer Seite nahe der Widerstandssubstanz 4 bedeckt. Zusätzlich weist jede Elektrode des Elektrodenpaars 3, 3 einen freigelegten Abschnitt 3A1 der Zusatzelektrodenschicht 3A auf, in dem ein Abschnitt der Zusatzelektrodenschicht 3A nicht mit der Hauptelektrodenschicht 3B auf der von der Widerstandssubstanz 4 entfernten Seite bedeckt ist. Zusätzlich weist jede Elektrode des Elektrodenpaars 3, 3 verlängerte Abschnitte 3B1 auf als Abschnitte, in denen sich der laminierte Abschnitt von der nahen Seite zu der entfernten Seite hinsichtlich der Widerstandssubstanz 4 erstreckt.
-
Zusätzlich sind ein Paar von Rückseitenelektroden 11, 11 in Positionen, die dem Elektrodenpaar 3, 3 entsprechen, auf einer Rückseite 2B des isolierenden Substrats 2 gebildet. Stirnseitenelektroden 12, 12 sind auf Stirnseiten 2C, 2C gebildet, die die Vorderseite 2A und die Rückseite 2B des isolierenden Substrats 2 miteinander verbinden, so dass die Stirnseitenelektroden 12, 12 das Elektrodenpaar 3, 3 und das Paar von Rückseitenelektroden 11, 11 jeweils miteinander verbinden können.
-
Zusätzlich ist eine Schutzbeschichtung 13, die aus Glas hergestellt ist, auf der Widerstandssubstanz 4 gebildet, um die Widerstandssubstanz 4 während des Abgleichens zu schützen, was später beschrieben wird. Eine Abgleichrille 14, die zum Anpassen des Widerstandswerts des Chip-Widerstands 1 verwendet wird, ist in der Widerstandssubstanz 4 und der Schutzbeschichtung 13 gebildet. Der Überzug 15 (dünne Isolierschicht), der aus Epoxidharz hergestellt ist, ist gebildet, um Abschnitte des Elektrodenpaars 3, 3, die Widerstandssubstanz 4 und die Schutzbeschichtung 13 zu bedecken. Ferner sind Galvanisierungsschichten 16, 16 (externe Elektrodenschichten) auf den Vorderseiten von Abschnitten des Elektrodenpaars 3, 3, die nicht mit dem Überzug 15 bedeckt sind, Vorderseiten der Stirnseitenelektroden 12, 12 und Vorderseiten der Rückseitenelektroden 11, 11 gebildet. Jede der Galvanisierungsschichten 16, 16 enthält eine Nickelschicht und eine Lötmetallschicht, die in der genannten Reihenfolge gebildet sind.
-
(Verfahren zum Herstellen eines Chip-Widerstands gemäß der Ausführungsform der Erfindung)
-
3 ist ein Ablaufplan, der einen Prozess zum Herstellen des Chip-Widerstands 1 gemäß der Ausführungsform der Erfindung zeigt. Zuerst ist Schritt P1 ein Schritt zum Bilden eines Paars von Rückseitenelektroden 11, 11 auf einer Rückseite 2B eines isolierenden Substrats 2. Insbesondere wird eine Paste, die Silber als eine Metallkomponente enthält, auf die Rückseite 2B des isolierenden Substrats 2 durch Siebdruck aufgebracht. Dann wird das isolierende Substrat 2 durch einen Sinterofen gesintert. Auf diese Weise wird das Paar von Rückseitenelektroden 11, 11 gebildet.
-
Als Nächstes ist ein Schritt P2 ein Schritt zum Bilden eines Elektrodenpaars 3, 3 in Positionen, die dem Paar von Rückseitenelektroden 11, 11 entsprechen, auf einer Oberseite 2A des isolierenden Substrats 2. Insbesondere wird zuerst eine Paste, die Silber als eine Metallkomponente enthält, auf die Oberseite 2A des isolierenden Substrats 2 durch Siebdruck aufgebracht. Dann wird das isolierende Substrat 2 durch den Sinterofen gesintert. Auf diese Weise werden die Zusatzelektrodenschichten 3A, 3A gebildet. Dann wird eine Paste, die Silber, Palladium (20 Gewichts-%) und Gold (5 Gewichts-%) als Metallkomponenten enthält, durch Siebdruck gebildet, so dass sie über den Zusatzelektrodenschichten 3A, 3A überlagert sind. Dann wird das isolierende Substrat 2 durch den Sinterofen gesintert. Auf diese Weise werden die Hauptelektrodenschichten 3B, 3B gebildet. Bei dieser Gelegenheit müssen die jeweiligen Elektroden (die Rückseitenelektroden 11, die Zusatzelektrodenschichten 3A und die Hauptelektrodenschichten 3B) nicht getrennt gesintert werden, sondern können gleichzeitig gesintert werden. Wenn jedoch die Zusatzelektrodenschichten 3A und die Hauptelektrodenschichten 3B getrennt gesintert werden, kann unterdrückt werden, dass Silber aus den Zusatzelektrodenschichten 3A in die Hauptelektrodenschichten 3B diffundiert. Dementsprechend kann die Schwefelungsbeständigkeit verbessert sein.
-
Als Nächstes ist ein Schritt P3 ein Schritt zum Bilden einer Widerstandssubstanz 4, um Kontakt mit beiden Elektroden des Elektrodenpaars 3, 3 herzustellen. Insbesondere wird eine Paste, die aus Rutheniumtetroxid usw. hergestellt ist, auf die Oberseite 2A des isolierenden Substrats 2 durch Siebdruck aufgebracht. Dann wird das isolierende Substrat 2 durch den Sinterofen gesintert. Auf diese Weise wird die Widerstandssubstanz 4 gebildet.
-
Als Nächstes ist ein Schritt P4 ein Schritt zum Bilden einer Schutzbeschichtung 13, um die Widerstandssubstanz 4 zu bedecken. Insbesondere wird eine Glaspaste auf die Oberseite 2A des isolierenden Substrats 2 durch Siebdruck aufgebracht. Dann wird das isolierende Substrat 2 durch den Sinterofen gesintert. Auf diese Weise wird die Schutzbeschichtung 13 gebildet.
-
Als Nächstes ist ein Schritt P5 ein Abgleichschritt zum Anpassen eines Widerstandswerts eines Widerstandselements, das durch das Elektrodenpaar 3, 3 und die Widerstandssubstanz 4 gebildet ist. Der Widerstandswert des Widerstandselements vor dem Abgleichschritt ist so eingestellt, dass er niedriger ist als ein Zielwiderstandswert. Der Abgleichschritt ist ein Schritt zum Bilden einer Abgleichrille 14 in der Widerstandssubstanz 4 und der Schutzbeschichtung 13, während ein Widerstandswert zwischen dem Elektrodenpaar 3, 3 durch Sondenelektroden (nicht gezeigt) gemessen wird, bis der Widerstandswert zwischen dem Elektrodenpaar 3, 3 den Zielwiderstandswert erreicht. Die Sondenelektroden sind so hergestellt, dass sie während des Abgleichschritts an freigelegte Abschnitte 3A1, 3A1 der Zusatzelektrodenschichten 3A, 3A anstoßen. In diesen Zustand wird die Abgleichrille 14 durch Laserbestrahlung gebildet, um dadurch einen Strompfad des Widerstandselements allmählich zu verengen. Auf diese Weise kann der Widerstandswert des Widerstandselements erhöht werden, um den Zielwiderstandswert zu erreichen.
-
Als Nächstes ist ein Schritt P6 ein Schritt zum Bilden eines Überzugs 15, um die Widerstandssubstanz 4 und die Schutzbeschichtung 13 zu bedecken. Insbesondere wird eine Epoxidharzpaste auf die Oberseite 2A des isolierenden Substrats 2 durch Siebdruck aufgebracht. Dann wird das isolierende Substrat 2 thermisch gehärtet. Auf diese Weise wird der Überzug 15 gebildet.
-
Als Nächste ist ein Schritt P7 ein Schritt zum Bilden von Stirnseitenelektroden 12, 12 auf Stirnseiten 2C, 2C, die die Vorderseite 2A und die Rückseite 2B des isolierenden Substrats 2 miteinander verbinden, so dass die Stirnseitenelektroden 12, 12 das Elektrodenpaar 3, 3 und das Paar von Rückseitenelektroden 11, 11 jeweils miteinander verbinden können. Die Stirnseitenelektroden 12, 12 werden aus Nickel-Chrom durch Sputtern gebildet.
-
Als Nächstes ist ein Schritt P8 ein Galvanisierungsschritt zum Bilden von Galvanisierungsschichten 16, 16 (externen Elektrodenschichten) auf den Vorderseiten von Abschnitten des Elektrodenpaars 3, 3, die nicht mit dem Überzug 15 bedeckt sind, Vorderseiten der Stirnseitenelektroden 12, 12 und Vorderseiten der Rückseitenelektroden 11, 11. Jede der Galvanisierungsschichten 16, 16 enthält eine Nickelschicht und eine Lötmetallschicht, die in der genannten Reihenfolge gebildet sind. Der Schritt PS wird durch ein Trommelgalvanisierungsverfahren ausgeführt.
-
Hier wird das Verfahren zum Anpassen des Widerstandswerts zusammen mit dem Abgleichschritt P5 im Einzelnen beschrieben. 4 ist ein Ablaufplan, der einen Prozess zum Anpassen des Widerstandswerts in dem Prozess zum Herstellen des Chip-Widerstands 1 gemäß der Ausführungsform der Erfindung zeigt. In dem Prozess zum Anpassen des Widerstandswerts, der den Abgleichschritt P5 enthält, werden mehrere Chip-Widerstände 1 in Gruppen gemanagt. Bezüglich Gruppe A wird ein erster Mittelwert von Widerstandswerten von Widerstandselementen, die durch den Abgleichschritt P5 erhalten werden, berechnet (T1). In dem Abgleichschritt P5 wird ein Zielwert a zur Anpassung jedes Widerstandswerts auf 1 Ω eingestellt, was der Widerstandswert des Chip-Widerstands 1 ist. Bei dieser Gelegenheit, wenn Abgleichen unter denselben Bedingungen ausgeführt wird, ist es nicht nötig, die Widerstandswerte aller Widerstandselemente der Gruppe A zu messen, sondern wenigstens einige davon können als Stichprobe genommen und gemessen werden, um einen ersten Mittelwert zu messen.
-
Jeder der Widerstandswerte der Widerstandselemente der Gruppe A, für die der Galvanisierungsschritt P8 zum Bilden von Galvanisierungsschichten 16, 16 ausgeführt worden ist, wird als ein Widerstandswert zwischen dem Paar von Galvanisierungsschichten 16, 16 gemessen. Die Messung wird vorgenommen, während die Sondenelektroden zum Messen des Widerstandswerts an die Galvanisierungsschichten 16, 16 angestoßen. Ein Mittelwert der gemessenen Werte wird als ein zweiter Mittelwert berechnet. Bei dieser Gelegenheit, wenn Abgleichen unter denselben Bedingungen in dem Abgleichschritt P5 ausgeführt wird, ist es nicht nötig, die Widerstandswerte aller Widerstandselemente der Gruppe A zu messen, sondern wenigstens einige davon können als Stichprobe genommen und gemessen werden, um einen zweiten Mittelwert zu messen.
-
Ein Koeffizient Y aus ”erster Mittelwert/zweiter Mittelwert = Y” wird berechnet (T3). Während des Abgleichschritts P5 auf jedem Chip-Widerstand 1 einer anderen Gruppe B als der Gruppe A, wird der Zielwert a der Gruppe A, das heißt 1 Ω, mit dem Koeffizienten Y multipliziert, und der Wert, der so erhalten und korrigiert ist, wird als Zielwert b zur Anpassen des Widerstandswerts verwendet (T4).
-
Die vorstehend genannte Korrektur wird unter der Annahme vorgenommen, dass jeder Chip-Widerstand 1 aus der Gruppe A und jeder Chip-Widerstand 1 aus der Gruppe B den gleichen Widerstandsnennwert aufweisen. Eine ähnliche Korrektur kann jedoch vorgenommen werden, wenn beispielsweise der Widerstandsnennwert des Chip-Widerstands 1 aus der Gruppe A und der Widerstandsnennwert des Chip-Widerstands 1 aus der Gruppe B voneinander verschieden sind. Wenn beispielsweise der Widerstandsnennwert der Gruppe A 1 Ω ist und der Widerstandsnennwert des Chip-Widerstands 1 aus der Gruppe B 5 Ω ist, kann ein Wert, der durch Multiplizieren von 5 Ω mit dem Koeffizienten Y erhalten wird, als der Zielwert b für die Gruppe B verwendet werden. Um hohe Genauigkeit der Anpassung des Widerstandswerts aufrechtzuerhalten, ist der Bereich des Widerstandswerts, der auf diese Weise korrigiert werden kann, vorzugsweise als ein Bereich eingestellt, in dem der Widerstandsnennwert der Gruppe B 0,5 bis 5 Mal so groß ist wie der Widerstandsnennwert der Gruppe A.
-
(Haupteffekt, der durch die Ausführungsform der Erfindung erhalten wird)
-
In dem Chip-Widerstand 1 gemäß der Ausführungsform der Erfindung weist jede Elektrode des Elektrodenpaars 3, 3 den freigelegten Abschnitt 3A1 der Zusatzelektrodenschicht 3A auf. Die Zusatzelektrodenschicht 3A weist einen niedrigeren spezifischen Widerstand auf als die Hauptelektrodenschicht 3B. Deshalb kann der Abgleichschritt P5 ausgeführt werden, während die Sondenelektroden so hergestellt sind, dass sie an die freigelegten Abschnitte 3A1 anstoßen. Somit hat eine Variation eines Abstands zwischen den Sondenelektroden wenig Einfluss auf den zu messenden Widerstandswert. Deshalb kann der Widerstandswert mit hoher Genauigkeit angepasst werden, selbst in einem Chip-Widerstand, der einen niedrigen Widerstandswert aufweist.
-
Zusätzlich ist es sehr wahrscheinlich, dass Abschnitte des Elektrodenpaars 3, 3, das den Chip-Widerstand 1 bildet, an Fugenabschnitten (Abschnitten X, X, die in 2 angegeben sind) zwischen dem Überzug, der die dünnen Isolierschicht ist, und den externen Elektrodenschichten Schwefelgas wie z. B. Wasserstoffsulfid ausgesetzt sind. Die Hauptelektrodenschichten 3B mit hoher Schwefelungsbeständigkeit sind jedoch jeweils auf den Abschnitten X, X angeordnet. Deshalb kann die Schwefelungsbeständigkeit des Elektroden paars 3, 3 aufrechterhalten werden.
-
Zusätzlich ist in jeder Elektrode des Elektrodenpaars 3, 3 der laminierte Abschnitt aus der Hauptelektrodenschicht 3B und der Zusatzelektrodenschicht 3A gebildet. Der laminierte Abschnitt weist verlängerte Abschnitte 3B1 auf, in denen sich der laminierte Abschnitt von der nahen Seite zu der entfernten Seite hinsichtlich der Widerstandssubstanz 4 erstreckt. Dann neigt ein Strompfad zwischen den Sondenelektroden, die jeweils an die freigelegten Abschnitte 3A1, 3A1 anstoßen, dazu, durch die verlängerten Abschnitte 3B1 (die laminierten Abschnitte, wo die Zusatzelektrodenschichten 3A und die Hauptelektrodenschichten 3B einander überlagern) hindurchzutreten von den Punkten, wo die Sondenelektroden an die freigelegten Abschnitte 3A1, 3A1 anstoßen. Im Übrigen weisen die laminierten Abschnitte, wo die Zusatzelektrodenschichten 3A und die Hauptelektrodenschichten 3B einander überlagern, einen der großen Dicke der laminierten Abschnitte entsprechenden kleinen spezifischen Widerstandswert auf. Zusätzlich sind die laminierten Abschnitte so gebildet, dass wenigstens teilweise mit der dünnen Isolierschicht bedeckt sind. Deshalb ändert sich der Widerstandswert, der erzeugt wird, wenn die externen Elektrodenschichten gebildet werden, die bis zu der dünnen Isolierschicht gebildet werden, kaum. Dementsprechend kann, wenn der Abgleichschritt P5 ausgeführt wird, der Strompfad zwischen den Sondenelektroden, die jeweils an die freigelegten Abschnitte 3A1, 3A1 anstoßen, sich mehr einem Strompfad annähern, der gebildet wird, wenn der Chip-Widerstand 1 tatsächlich verwendet wird.
-
In dem Verfahren zum Herstellen des Chip-Widerstands 1 gemäß der Ausführungsform der Erfindung sind die Sondenelektroden so hergestellt, dass sie während des Abgleichschritts an die freigelegten Abschnitte 3A1 der Zusatzelektrodenschichten 3A, die einen niedrigeren spezifischen Widerstandswert aufweisen als die Hauptelektrodenschichten 3B, anstoßen. Dementsprechend tritt kaum ein Messfehler auf, der durch die Kontaktpositionen der Sondenelektroden verursacht ist, und Kontaktwiderstände in den Positionen sind ebenfalls reduziert. Deshalb ist es möglich, einen genaueren Messwert zu erhalten, so dass es möglich ist, den Widerstandswert mit hoher Genauigkeit anzupassen.
-
Wie in 4 gezeigt ist, werden in dem Prozess zum Anpassen des Widerstandswerts, der den Abgleichschritt P5 enthält, mehrere Chip-Widerstände 1 in Gruppen gemanagt, und eine Änderung jedes der Widerstandswerte der Chip-Widerstände 1 vor oder nach dem Schritt P8 zum Bilden der Galvanisierungsschichten 16, 16 in einer Gruppe A wird auf eine andere Gruppe B, die nicht Gruppe A ist, gespiegelt. Wenn die Galvanisierungsschichten 16, 16 auf dem Elektrodenpaar 3, 3 durch den Schritt P8 zum Bilden der Galvanisierungsschichten 16, 16 gebildet werden, werden die Galvanisierungsschichten 16. 16 in dem elektrischen Leitungspfad der Abschnitte des Elektrodenpaars 3, 3 hinzugefügt, wenn der Chip-Widerstand 1 verwendet wird. Dementsprechend ist der spezifische Widerstandswert entsprechend der erhöhten Dicke des elektrischen Leitungspfads reduziert. Als ein Ergebnis ist der Widerstandswert des Chip-Widerstands 1 reduziert. Deshalb ist der Zielwiderstandswert jedes Chip-Widerstands 1 aus der Gruppe B so eingestellt, dass er geringfügig höher ist als derjenige jedes Chip-Widerstands 1 aus der Gruppe A in der Stufe des Abgleichschritts P5, so dass Korrektur entsprechend der Reduktion des Widerstandswerts des Chip-Widerstands 1, die durch die Bilden der Galvanisierungsschichten 16, 16 verursacht ist, vorgenommen werden kann.
-
Die Konfiguration des Chip-Widerstands 1 ist für einen Widerstand günstig, dessen Widerstandswert so niedrig ist, dass der spezifische Widerstand des Elektrodenpaars 3, 3 als ein Problem betrachtet werden kann. Beispielsweise ist es günstig, die Konfiguration des Chip-Widerstands 1 zu verwenden, insbesondere für Widerstände mit niedrigem Widerstandswert, deren Widerstandsnennwert nicht höher als 1 Ω ist.
-
(Andere Ausführungsformen)
-
Der Chip-Widerstand und das Verfahren zu dessen Herstellung nach der vorstehend genannten Ausführungsform der Erfindung sind lediglich Beispiele bevorzugter Arten zum Ausführen der Erfindung. Sie sind jedoch nicht darauf beschränkt, sondern verschiedene Modifikationen können vorgenommen werden, ohne die Kernaussage der Erfindung zu ändern.
-
Beispielsweise weist jede Elektrode des Elektrodenpaars 3, 3 die Zusatzelektrodenschicht 3A und die Hauptelektrodenschicht 3B auf. Die Zusatzelektrodenschicht 3A ist in einer in Draufsicht rechteckigen Form gebildet. Die Hauptelektrodenschicht 3B ist in einer in Draufsicht U-Form gebildet. Die Hauptelektrodenschicht 3B weist eine höhere Schwefelungsbeständigkeit und einen höheren spezifischen Widerstand auf als die Zusatzelektrodenschicht 3A. Die ebene Form der Zusatzelektrodenschicht 3A und die ebene Form der Hauptelektrodenschicht 3B können jedoch in anderen Formen gebildet sein. Beispielsweise ist 5 eine Draufsicht eines Chip-Widerstands 21 gemäß einer Modifikation der Ausführungsform der Erfindung. 6(a) ist eine Schnittansicht, genommen entlang der Linie B-B von 5. 6(b) ist eine Schnittansicht, genommen entlang der Linie B'-B' von 5. Der Chip-Widerstand 21 weist dieselbe Konfiguration auf wie der Chip-Widerstand 1, außer dass die Form der Hauptelektrodenschichten 3B in dem Chip-Widerstand 1 zu der Form der Hauptelektrodenschichten 23B, die in Draufsicht eine T-Form ist, geändert ist. In 5 und 6 werden Bestandteile des Chip-Widerstands 21, die dieselben sind wie diejenigen des Chip-Widerstands 1, dementsprechend und jeweils durch die gleichen Bezugszeichen in dem Chip-Widerstand 1 bezeichnet. Die Beschreibung der gemeinsamen Bestandteile zwischen dem Chip-Widerstand 1 und dem Chip-Widerstand 21 wird weggelassen.
-
In dem Chip-Widerstand 21 sind zwei freigelegte Abschnitte 23A1 einer Zusatzelektrodenschicht 3A für jede Elektrode 23 vorgesehen und an entgegengesetzten Enden der Elektrode 23 in einer Richtung senkrecht zu einer Richtung der elektrischen Leitung angeordnet, um einen verlängerten Abschnitt 23B1 zwischen sich einzuschieben. Deshalb, wenn Messung eines Widerstandswerts während eines Abgleichschritts P5 basierend auf einer sogenannten Vierpolmessung ausgeführt wird, können Orte, an denen Sondenelektroden anstoßen, freigemacht werden. Selbstverständlich können Vierpolmessungen auch an den freigelegten Abschnitten 3A1 des Chip-Widerstands 1 vorgenommen werden.
-
Zusätzlich enthält die Zusatzelektrodenschicht 3A Silber als eine Metallkomponente. Die Hauptelektrodenschicht 3B weist Silber als eine Hauptmetallkomponente auf und enthält 20 Gewichts-% Palladium und 5 Gewichts-% Gold als andere Metallkomponenten. Das Material der Zusatzelektrodenschicht 3A und das Material der Hauptelektrodenschicht 3B sind jedoch nicht drauf beschränkt, sondern können auf geeignete Weise geändert werden. Beispielsweise kann die Zusatzelektrodenschicht 3A irgendeine Metallkomponente enthalten, solange sie einen niedrigeren spezifischen Widerstand aufweist als die Hauptelektrodenschicht 3B. Die Zusatzelektrodenschicht 3A kann Palladium enthalten, solange der Gehalt von Palladium näherungsweise nicht höher ist als 5 Gewichts-%. Aufgrund einer kleinen Menge Palladium, die in der Zusatzelektrodenschicht 3A enthalten ist, können die Diffusion von Silber in die Widerstandssubstanz 4 aus der Zusatzelektrodenschicht 3A und ein ungünstiger Einfluss der Diffusion von Silber auf die Temperatureigenschaften der Widerstandssubstanz 4 reduziert sein. Zusätzlich kann auch aufgrund der kleinen Menge Palladium, die in der Zusatzelektrodenschicht 3A enthalten ist, die Diffusion von Silber in die Hauptelektrodenschicht 3B aus der Zusatzelektrodenschicht 3A unterdrückt sein. Deshalb kann verhindert werden, dass die Schwefelungsbeständigkeit der Hauptelektrodenschicht 3B verringert wird. Zusätzlich kann die Hauptelektrodenschicht 3B irgendwelche Metallkomponenten enthalten, solange sie eine hohe Schwefelungsbeständigkeit aufweist. Der Gehalt von Palladium kann so eingestellt sein, dass er nicht niedriger als 10 Gewichts-% ist, nicht niedriger als 20 Gewichts-% ist oder nicht niedriger als 30 Gewichts-% ist. Ferner muss die Hauptelektrodenschicht 3B im Wesentlichen kein Gold als eine Metallkomponente enthalten.
-
Zusätzlich, da das Paar von Rückseitenelektroden 11, 11 und die Stirnseitenelektroden 12, 12 keine unverzichtbaren Bestandteile sind, können sie entfernt werden. In diesem Fall kann der Chip-Widerstand 1 als ein sogenannter ”Facedown”-Widerstand verwendet werden, in dem das Elektrodenpaar 3, 3 so montiert sind, dass sie zu einem Montagesubstrat weisen.
-
Ferner ist der Widerstandsnennwert des Chip-Widerstands 1 gleich 1 Ω. Der Widerstandswert des Chip-Widerstands 1 kann jedoch höher als 1 Ω sein oder kann niedriger als 1 Ω sein. Der Chip-Widerstand 1 gemäß der Ausführungsform der Erfindung ist insbesondere günstig für den Fall eines Widerstands mit niedrigem Widerstandswert, dessen Widerstandsnennwert nicht höher als 1 Ω ist.
-
Wie in 4 gezeigt ist, werden in dem Prozess zum Anpassen des Widerstandswerts, der den Abgleichschritt P5 enthält, die mehreren Chip-Widerstände 1 in Gruppen gemanagt, und eine Änderung jedes der Widerstandswerte der Chip-Widerstände 1 vor oder nach dem Schritt P8 zum Bilden der Galvanisierungsschichten 16, 16 in der Gruppe A wird auf eine andere Gruppe B, die nicht Gruppe A ist, gespiegelt. Es ist jedoch nicht immer notwendig, das Verfahren zum Anpassen des Widerstandswert, wie es in 4 gezeigt ist, zu verwenden.
-
Ferner, während des Abgleichschritts P5 auf jedem der Chip-Widerstände 1 der Gruppe B, wird der Wert, der durch Multiplizieren des Zielwerts a der Gruppe A, das heißt 1 Ω, mit dem Koeffizienten Y (= erster Mittelwert/zweiter Mittelwert) erhalten wird, als der Zielwert b zum Anpassen des Widerstandswerts verwendet. Auf diese Weise wird die Anpassung des Widerstandswerts korrigiert. Ein solches Korrekturverfahren kann jedoch beispielsweise durch das folgende Verfahren ersetzt sein. Das heißt, ein Wert ”erster Mittelwert – zweiter Mittelwert” (Koeffizient Z) wird berechnet, und ein Wert, der durch Addieren des Koeffizienten Z zu einem Zielwert a der Gruppe A, das heißt 1 W Ω, erhalten wird, wird als der Zielwert b zur Anpassung des Widerstandswerts verwendet. Das heißt, wenn Korrektur auf die Anpassung des Widerstandswerts des Widerstandselements basierend auf der Differenz zwischen dem ersten Mittelwert und dem zweiten Mittelwert während des Abgleichschritts P5 auf jeden Chip-Widerstand 1 der Gruppe B angewandt wird, sind viele Wahlmöglichkeiten in dem Korrekturverfahren vorhanden.
-
Bezugszeichenliste
-
- 1
- Chip-Widerstand
- 2
- isolierendes Substrat
- 3
- Elektrode
- 3A
- Zusatzelektrodenschicht
- 3B
- Hauptelektrodenschicht
- 3A1, 23A1
- freigelegter Abschnitt
- 3B1, 23B1
- verlängerter Abschnitt (Abschnitt, der sich ausdehnt)
- 4
- Widerstandssubstanz
- 13
- Schutzbeschichtung
- 15
- Überzug (dünne Isolierschicht)
- 16
- Galvanisierungsschicht (externe Elektrodenschicht)
- P5
- Abgleichschritt
- P8
- Galvanisierungsschritt (Schritt zum Bilden externer Elektrodenschichten)
