JP2008053251A - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP2008053251A
JP2008053251A JP2006224869A JP2006224869A JP2008053251A JP 2008053251 A JP2008053251 A JP 2008053251A JP 2006224869 A JP2006224869 A JP 2006224869A JP 2006224869 A JP2006224869 A JP 2006224869A JP 2008053251 A JP2008053251 A JP 2008053251A
Authority
JP
Japan
Prior art keywords
resistor
insulating substrate
length
firing
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006224869A
Other languages
English (en)
Inventor
Toshiaki Shimada
聡明 嶋田
Masahiro Yamazaki
雅弘 山▲崎▼
Takeshi Izeki
健 井関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006224869A priority Critical patent/JP2008053251A/ja
Publication of JP2008053251A publication Critical patent/JP2008053251A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

【課題】本発明は、小型で、かつ耐サージ特性の良好なチップ抵抗器を提供することを目的とするものである。
【解決手段】本発明のチップ抵抗器は、1608サイズ以下の矩形状の絶縁基板11と、この絶縁基板11の上面の両端部に設けられた一対の上面電極13と、この一対の上面電極13と電気的に接続されるように設けられた抵抗体14とを備え、前記抵抗体14における一対の上面電極13と重ならない部分の長さ(抵抗体14の有効長さ)を前記絶縁基板11の長さの50%以上にするとともに、前記抵抗体14の焼成後の厚みを12μm以上としたものである。
【選択図】図1

Description

本発明は、特に耐サージ特性の良好なチップ抵抗器に関するものである。
以下、従来のチップ抵抗器について、図面を参照しながら説明する。
図7は従来のチップ抵抗器の仕掛かり品の平面図を示したもので、1は純度96%のアルミナからなる矩形状の絶縁基板、2は前記絶縁基板1の上面両端部に設けられた一対の上面電極、3は前記一対の上面電極2に電気的に接続されるように設けられた蛇行パターンからなる抵抗体である。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平9−205004号公報
上記した従来のチップ抵抗器においては、図7に示すように、耐サージ特性を良好にすることを目的に抵抗体3を蛇行パターンで形成していたが、チップ抵抗器のサイズが小型になってきて、抵抗体3を印刷する絶縁基板表面の個片領域が狭くなると、印刷精度がネックになって蛇行パターンの形成が困難になり、通常の長方形形状の抵抗体パターンでは小型で、かつ耐サージ特性の良好なチップ抵抗器は得られにくいという課題を有していた。
本発明は上記従来の課題を解決するもので、小型で、かつ耐サージ特性の良好なチップ抵抗器を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有するものである。
本発明の請求項1に記載の発明は、1608サイズ以下の矩形状の絶縁基板と、この絶縁基板の上面の両端部に設けられた一対の上面電極と、この一対の上面電極と電気的に接続されるように設けられた抵抗体とを備え、前記抵抗体における一対の上面電極と重ならない部分の長さ(抵抗体の有効長さ)を前記絶縁基板の長さの50%以上にするとともに、前記抵抗体の焼成後の厚みを12μm以上としたもので、この構成によれば、抵抗体における一対の上面電極と重ならない部分の長さ(抵抗体の有効長さ)を前記絶縁基板の長さの50%以上にするとともに、前記抵抗体の焼成後の厚みを12μm以上としているため、抵抗体の有効長さは長くなり、これにより、耐サージ特性の良好なチップ抵抗器が得られるという作用効果を有するものである。
本発明の請求項2に記載の発明は、特に、抵抗体を覆うプリコートガラスと、このプリコートガラスと前記抵抗体を切削するように設けられたL字カットのトリミング溝とを備え、前記トリミング溝における抵抗体の幅方向に抵抗体を切削する寸法を抵抗体の幅の35%以下とし、さらに抵抗体の長さ方向に抵抗体を切削する寸法を抵抗体における一対の上面電極と重ならない部分の長さ(抵抗体の有効長さ)の35%以下としたもので、この構成によれば、L字カットのトリミング溝における抵抗体の幅方向に抵抗体を切削する寸法を抵抗体の幅の35%以下とし、さらに抵抗体の長さ方向に抵抗体を切削する寸法を抵抗体における一対の上面電極と重ならない部分の長さ(抵抗体の有効長さ)の35%以下としているため、抵抗体をトリミングすることにより抵抗値を目標値に近づけることができるとともに、抵抗体の過剰トリミングによる耐サージ特性の低下もなくすることができ、これにより、抵抗値精度が良好で、かつ耐サージ特性も良好なチップ抵抗器が得られるという作用効果を有するものである。
本発明の請求項3に記載の発明は、特に、抵抗体の焼成後の厚みとプリコートガラスの焼成後の厚みの和を28μm以下としたもので、この構成によれば、抵抗体の焼成後の厚みとプリコートガラスの焼成後の厚みの和を28μm以下としているため、レーザートリミングによる抵抗体の切削を深さ方向にも、かつ水平方向にも安定して行うことができ、これにより、電流雑音特性が良好で、かつ耐サージ特性も良好なチップ抵抗器が得られるという作用効果を有するものである。
本発明の請求項4に記載の発明は、特に、上面電極をパラジウム含有比率が0.8重量%以上である銀パラジウム合金で構成したもので、この構成によれば、上面電極をパラジウム含有比率が0.8重量%以上である銀パラジウム合金で構成しているため、上面電極に含まれる銀成分が抵抗体に拡散して抵抗体の特性を劣化させることはなくなり、これにより、耐サージ特性の良好なチップ抵抗器が得られるという作用効果を有するものである。
以上のように本発明のチップ抵抗器は、1608サイズ以下の矩形状の絶縁基板を用いて、抵抗体における上面電極と重ならない部分の長さ(抵抗体の有効長さ)を前記絶縁基板の長さの50%以上にするとともに、前記抵抗体の焼成後の厚みを12μm以上としているため、抵抗体の有効長さは長くなり、これにより、小型で、かつ耐サージ特性の良好なチップ抵抗器が得られるという優れた効果を奏するものである。
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1に記載の発明について説明する。
図1(a)は本発明の実施の形態1におけるチップ抵抗器の縦断面図、図1(b)は同チップ抵抗器の仕掛かり品の平面図、図2(a)〜(c)、図3(a)〜(c)、図4(a)〜(c)および図5(a)(b)は同チップ抵抗器の製造方法を示す製造工程図である。
図1(a)(b)において、11は純度96%のアルミナからなる矩形状の絶縁基板で、その長さLは1.60mm、幅Wは0.80mmの1608サイズである。12は前記絶縁基板11の裏面両端部に設けられた一対の裏面電極、13は前記絶縁基板11の上面両端部に設けられた一対の上面電極である。14は前記一対の上面電極13に電気的に接続される抵抗体で、この抵抗体14の焼成後の厚みはRT、幅はRW、一対の上面電極13と重ならない部分の長さ(以下、抵抗体14の有効長さとする)はRLである。15は前記抵抗体14を覆うプリコートガラスで、このプリコートガラス15の焼成後の厚みはRPである。16は前記抵抗体14とプリコートガラス15を切削して設けられたトリミング溝である。17は前記プリコートガラス15の全面とトリミング溝16および一対の上面電極13の一部を覆う保護層である。18は前記一対の裏面電極12および一対の上面電極13と電気的に接続されるように絶縁基板11の両端面に設けられた一対の端面電極である。19は前記一対の裏面電極12、上面電極13および端面電極18の表面に形成されたニッケルめっき層、20は前記ニッケルめっき層19の表面に形成された錫めっき層である。
次に、本発明の実施の形態1におけるチップ抵抗器の製造方法を、図2(a)〜(c)、図3(a)〜(c)、図4(a)〜(c)および図5(a)(b)に示す製造工程図に基づいて説明する。
まず、図2(a)に示すように、1次分割ライン11aと2次分割ライン11bを有し、かつ純度96%のアルミナからなるシート状の絶縁基板11cの裏面に、1次分割ライン11aを跨ぐように銀パラジウム合金等の厚膜導電性ペーストからなる裏面電極12をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、裏面電極12を安定な膜とする。
次に、図2(b)に示すように、シート状の絶縁基板11cの上面に、1次分割溝11aを跨ぐように銀パラジウム合金等の厚膜導電性ペーストからなる上面電極13をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、上面電極13を安定な膜とする。なお、ここで裏面電極12と上面電極13は同時に焼成してもよいものである。
次に、図2(c)に示すように、シート状の絶縁基板11cの上面に、上面電極13と電気的に接続されるように酸化ルテニウム等の厚膜導電性ペーストからなる抵抗体14をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、抵抗体14を安定な膜とする。ここで抵抗体14の有効長さRLは、1次分割ライン11aと2次分割ライン11bに囲まれたシート状の絶縁基板11cの個片領域の長さLの40%から55%まで5%ずつ変化させ、さらに抵抗体14の焼成後の厚みRTを、8μmから14μmまで2μmずつ変化させ、それぞれの条件を組み合わせることにより、抵抗体14の形状に関して16種類の試料を作成した。
次に、図3(a)に示すように、シート状の絶縁基板11cの上面に、抵抗体14を覆うようにプリコートガラス15をスクリーン印刷し、ピーク温度600℃のプロファイルで焼成することにより、プリコートガラス15を安定な膜とする。プリコートガラス15の焼成後の厚みRPは14μmとした。
次に、図3(b)に示すように、プリコートガラス15と抵抗体(図示せず)にレーザー等を用いてL字型のトリミング溝16を形成することにより、抵抗値を所望の値に調整する。トリミング溝16の形状は、図3(c)の個片領域拡大図に示すように、抵抗体14の幅方向に抵抗体14を切削する寸法TWを抵抗体14の幅RWの35%以下とし、さらに抵抗体14の長さ方向に抵抗体14を切削する寸法TLを抵抗体14の有効長さRLの35%以下としているものである。なお、前記抵抗体14の抵抗値の精度が厳しく要求されない場合は、図3(a)〜(c)に示されるプリコートガラス形成工程とトリミング溝形成工程を省略してもよいものである。
次に、図4(a)に示すように、プリコートガラス15とトリミング溝16を覆うように樹脂からなる保護層17を形成する。
次に、図4(b)に示すように、1次分割ライン11aに沿ってシート状の絶縁基板11cをダイシング工法等を用いて分割することにより、短冊状基板11dを得る。
次に、図4(c)に示すように、上面電極13と裏面電極(図示せず)を電気的に接続するように、短冊状基板11dの両端面に端面電極18を薄膜スパッタや導電性樹脂ペーストの塗布等により形成する。
次に、図5(a)に示すように、2次分割ライン11bに沿って短冊状基板11dを分割することにより、個片状基板11eを得る。
最後に、図5(b)に示すように、上面電極13と裏面電極(図示せず)と端面電極18の表面に、ニッケルめっき層(図示せず)と錫めっき層20を形成することにより、本発明の実施の形態1におけるチップ抵抗器を得ることができる。
上記した本発明の実施の形態1におけるチップ抵抗器において、耐サージ特性の良否を判定する静電気(ESD)試験を実施した結果を(表1)に示す。(表1)に示した16種類の試料について各種類それぞれ100個ずつ試験を実施し、すべて良品であった水準は〇印、1個でも不良品が出た水準は×印で示している。なお、ESD試験はNoiseken社のESD試験機ESS−2002を使用し、図6に示す回路図において、スイッチ21をOFFにして3kVの直流電源22を150pFのコンデンサ23に接続してコンデンサ23を充電し、その後、スイッチ21をONにして試料24にサージ電圧を印加する操作を1秒間隔で10回繰り返した後の試料24の抵抗値変化率を調べ、抵抗値変化率が±5%未満のものを良品と判定した。なお、抵抗器25の抵抗値は330Ωとした。
Figure 2008053251
(表1)から明らかなように、抵抗体14の有効長さRLが個片状基板の長さLの50%以上で、かつ抵抗体14の焼成後の厚みRTが12μm以上である場合は、抵抗体14の有効長さRLが長く、かつ抵抗体14を流れる電流の経路も広く確保されるため、ESD特性は良好であることがわかる。一方、上記条件を外れた場合は、ESD特性は目標値を満たしていない。従来用いられていた2012サイズ以上の個片状基板では、抵抗体14の有効長さRLが個片状基板の長さLの50%未満であってもESD特性は目標値を満たしていて問題はなかったが、これは個片状基板が大きいために抵抗体14の有効長さRLを容易に長くすることができたためと考えられる。しかしながら、本発明の実施の形態1のように1608サイズ以下の小型の絶縁基板を用いる場合には、抵抗体14の有効長さRLが個片状基板の長さLの50%以上で、かつ抵抗体14の焼成後の厚みRTが12μm以上であることが、好ましいESD特性を得る上で必要不可欠な条件である。
(実施の形態2)
以下、実施の形態2を用いて、本発明の特に請求項2に記載の発明について説明する。
本発明の実施の形態2におけるチップ抵抗器の製造方法は、トリミング溝16の長さを制御した点を除けば、本発明の実施の形態1と基本的に同一であるため、図2(a)〜(c)、図3(a)〜(c)、図4(a)〜(c)および図5(a)(b)に示す製造工程図に基づいて本発明の実施の形態2におけるチップ抵抗器の製造方法を説明する。
まず、図2(a)に示すように、1次分割ライン11aと2次分割ライン11bを有し、かつ純度96%のアルミナからなるシート状の絶縁基板11cの裏面に、1次分割ライン11aを跨ぐように銀パラジウム合金等の厚膜導電性ペーストからなる裏面電極12をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、裏面電極12を安定な膜とする。
次に、図2(b)に示すように、シート状の絶縁基板11cの上面に、1次分割溝11aを跨ぐように銀パラジウム合金等の厚膜導電性ペーストからなる上面電極13をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、上面電極13を安定な膜とする。なお、ここで裏面電極12と上面電極13は同時に焼成してもよいものである。
次に、図2(c)に示すように、シート状の絶縁基板11cの上面に、上面電極13と電気的に接続されるように酸化ルテニウム等の厚膜導電性ペーストからなる抵抗体14をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、抵抗体14を安定な膜とする。ここで抵抗体14の有効長さRLは、1次分割ライン11aと2次分割ライン11bに囲まれたシート状の絶縁基板11cの個片領域の長さLの50%とし、かつ抵抗体14の焼成後の厚みRTは12μmとした。
次に、図3(a)に示すように、シート状の絶縁基板11cの上面に、抵抗体14を覆うようにプリコートガラス15をスクリーン印刷し、ピーク温度600℃のプロファイルで焼成することにより、プリコートガラス15を安定な膜とする。プリコートガラス15の焼成後の厚みRPは14μmとした。
次に、図3(b)に示すように、プリコートガラス15と抵抗体(図示せず)にレーザー等を用いてL字型のトリミング溝16を形成することにより、抵抗値を所望の値に調整する。トリミング溝16の形状は、図3(c)の個片領域拡大図に示すように、抵抗体14の幅方向に抵抗体14を切削する寸法TWを抵抗体14の幅RWの30%から45%まで5%ずつ変化させ、さらに抵抗体14の長さ方向に抵抗体14を切削する寸法TLを、抵抗体14の有効長さRLの30%から45%まで5%ずつ変化させ、それぞれの条件を組み合わせることにより、トリミング溝16の形状に関して16種類の試料を作成した。
なお、図4(a)〜(c)および図5(a)(b)に示す工程については、上記した本発明の実施の形態1と同様であるため、その説明は省略する。
上記した本発明の実施の形態2におけるチップ抵抗器において、上記本発明の実施の形態1と同様の手法で耐サージ特性の良否を判定する静電気(ESD)試験を実施した結果を(表2)に示す。
Figure 2008053251
(表2)から明らかなように、抵抗体14の幅方向に抵抗体14を切削する寸法TWを抵抗体14の幅RWの35%以下とし、さらに抵抗体14の長さ方向に抵抗体14を切削する寸法TLを抵抗体14の有効長さRLの35%以下とした場合は、抵抗体14の過剰トリミングによる耐サージ特性の低下をなくすることができるため、ESD特性が良好であることがわかる。一方、上記条件を外れた場合は、抵抗体14の過剰トリミングのためESD特性は目標値を満たさないものである。したがって、抵抗値精度と耐サージ特性の両者を満足するチップ抵抗器を得るためには、抵抗体14の幅方向に抵抗体14を切削する寸法TWを抵抗体14の幅RWの35%以下とし、さらに抵抗体14の長さ方向に抵抗体14を切削する寸法TLを抵抗体14の有効長さRLの35%以下とすることが、必要不可欠な条件である。
(実施の形態3)
以下、実施の形態3を用いて、本発明の特に請求項3に記載の発明について説明する。
本発明の実施の形態3におけるチップ抵抗器の製造方法は、抵抗体14の焼成後の厚みとプリコートガラス15の焼成後の厚みの和を制御した点を除けば、本発明の実施の形態1と基本的に同一であるため、図2(a)〜(c)、図3(a)〜(c)、図4(a)〜(c)および図5(a)(b)に示す製造工程図に基づいて本発明の実施の形態3におけるチップ抵抗器の製造方法を説明する。
まず、図2(a)に示すように、1次分割ライン11aと2次分割ライン11bを有し、かつ純度96%のアルミナからなるシート状の絶縁基板11cの裏面に、1次分割ライン11aを跨ぐように銀パラジウム合金等の厚膜導電性ペーストからなる裏面電極12をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、裏面電極12を安定な膜とする。
次に、図2(b)に示すように、シート状の絶縁基板11cの上面に、1次分割溝11aを跨ぐように銀パラジウム合金等の厚膜導電性ペーストからなる上面電極13をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、上面電極13を安定な膜とする。なお、ここで裏面電極12と上面電極13は同時に焼成してもよいものである。
次に、図2(c)に示すように、シート状の絶縁基板11cの上面に、上面電極13と電気的に接続されるように酸化ルテニウム等の厚膜導電性ペーストからなる抵抗体14をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、抵抗体14を安定な膜とする。ここで、抵抗体14の有効長さRLは、1次分割ライン11aと2次分割ライン11bに囲まれたシート状の絶縁基板11cの個片領域の長さLの50%とし、かつ抵抗体14の焼成後の厚みRTは12μmとした。
次に、図3(a)に示すように、シート状の絶縁基板11cの上面に、抵抗体14を覆うようにプリコートガラス15をスクリーン印刷し、ピーク温度600℃のプロファイルで焼成することにより、プリコートガラス15を安定な膜とする。ここで、プリコートガラス15の焼成後の厚みRPを14μmから20μmまで12μmずつ変化させ、4種類の試料を作成した。
次に、図3(b)に示すように、プリコートガラス15と抵抗体(図示せず)にレーザー等を用いてL字型のトリミング溝16を形成することにより、抵抗値を1MΩに調整する。抵抗値が1MΩと高い水準の試料を作成するのは、抵抗体14のガラス成分が多くなることでトリミング加工がしにくくなり、後述する電流雑音試験の影響を出やすくするためである。なお、トリミング溝16の形状は、図3(c)の個片領域拡大図に示すように、抵抗体14の幅方向に抵抗体14を切削する寸法TWを抵抗体14の幅RWの35%以下とし、さらに抵抗体14の長さ方向に抵抗体14を切削する寸法TLを抵抗体14の有効長さRLの30%以下としているものである。
なお、図4(a)〜(c)および図5(a)(b)に示す工程については、上記した本発明の実施の形態1と同様であるため、その説明は省略する。
上記した本発明の実施の形態3におけるチップ抵抗器において、上記本発明の実施の形態1と同様の手法で耐サージ特性の良否を判定する静電気(ESD)試験を実施し、さらに電流雑音も測定した結果を(表3)に示す。
Figure 2008053251
(表3)から明らかなように、抵抗体14の焼成後の厚みRTとプリコートガラス15の焼成後の厚みRPの和が28μm以下の場合は、抵抗体14のトリミングを深さ方向にも、かつ水平方向にも安定して行うことができるため、耐サージ特性と電流雑音特性の両者を満足するものであるが、抵抗体14の焼成後の厚みRTとプリコートガラス15の焼成後の厚みRPの和が30μm以上の場合は、抵抗体14のトリミングを安定して行うことができないため、電流雑音特性が目標値(0dB以下)を満足しないものである。したがって、抵抗体14の焼成後の厚みRTとプリコートガラス15の焼成後の厚みRPの和は28μm以下とすることが、耐サージ特性と電流雑音特性の両者を満足する上で必要不可欠となるものである。
(実施の形態4)
以下、実施の形態4を用いて、本発明の特に請求項4に記載の発明について説明する。
本発明の実施の形態4におけるチップ抵抗器の製造方法は、上面電極13を構成する銀パラジウム合金のパラジウム含有比率を制御した点を除けば、本発明の実施の形態1と基本的に同一であるため、図2(a)〜(c)、図3(a)〜(c)、図4(a)〜(c)および図5(a)(b)に示す製造工程図に基づいて本発明の実施の形態4におけるチップ抵抗器の製造方法を説明する。
まず、図2(a)に示すように、1次分割ライン11aと2次分割ライン11bを有し、かつ純度96%のアルミナからなるシート状の絶縁基板11cの裏面に、1次分割ライン11aを跨ぐように銀パラジウム合金等の厚膜導電性ペーストからなる裏面電極12をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、裏面電極12を安定な膜とする。
次に、図2(b)に示すように、シート状の絶縁基板11cの上面に、1次分割溝11aを跨ぐように銀パラジウム合金からなる上面電極13をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、上面電極13を安定な膜とする。ここで、上面電極13を構成する銀パラジウム合金のパラジウム含有比率を0重量%から1.0重量%まで0.2重量%ずつ変化させ、6種類の試料を作成した。
次に、図2(c)に示すように、シート状の絶縁基板11cの上面に、上面電極13と電気的に接続されるように酸化ルテニウム等の厚膜導電性ペーストからなる抵抗体14をスクリーン印刷し、ピーク温度850℃のプロファイルで焼成することにより、抵抗体14を安定な膜とする。ここで、抵抗体14の有効長さRLは、1次分割ライン11aと2次分割ライン11bに囲まれたシート状の絶縁基板11cの個片領域の長さLの50%とし、かつ抵抗体14の焼成後の厚みRTは12μmとした。
次に、図3(a)に示すように、シート状の絶縁基板11cの上面に、抵抗体14を覆うようにプリコートガラス15をスクリーン印刷し、ピーク温度600℃のプロファイルで焼成することにより、プリコートガラス15を安定な膜とする。プリコートガラス15の焼成後の厚みRPは14μmとした。
次に、図3(b)に示すように、プリコートガラス15と抵抗体(図示せず)にレーザー等を用いてL字型のトリミング溝16を形成することにより、抵抗値を所望の値に調整する。なお、トリミング溝16の形状は、図3(c)の個片領域拡大図に示すように、抵抗体14の幅方向に抵抗体14を切削する寸法TWを抵抗体14の幅RWの35%以下とし、さらに抵抗体14の長さ方向に抵抗体14を切削する寸法TLを抵抗体14の有効長さRLの35%以下としているものである。
なお、図4(a)〜(c)および図5(a)(b)に示す工程については、上記した本発明の実施の形態1と同様であるため、その説明は省略する。
上記した本発明の実施の形態4におけるチップ抵抗器において、上記本発明の実施の形態1と同様の手法で耐サージ特性の良否を判定する静電気(ESD)試験を実施した結果を(表4)に示す。
Figure 2008053251
(表4)から明らかなように、上面電極13を構成する銀パラジウム合金のパラジウム含有比率が0.8重量%以上である場合は、ESD試験の結果が良好で耐サージ特性に優れていることがわかる。一方、上面電極13を構成する銀パラジウム合金のパラジウム含有比率が0.6重量%以下の場合は、ESD試験の結果が悪く耐サージ特性が劣っていることがわかる。その理由は、上面電極13を構成する銀パラジウム合金のパラジウム含有比率が少ないため、銀の成分が抵抗体14に向かって拡散し、抵抗体14の特性を劣化させているものと考えられる。この傾向は従来の2012サイズの絶縁基板では生じることはなかったが、絶縁基板のサイズが1608サイズ以下の小さいものになると、抵抗体14の面積が従来よりも狭くなるため、これに伴って生じる現象である。したがって、個片領域が1608サイズ以下の絶縁基板を用いて耐サージ特性に優れたチップ抵抗器を得ようとする場合は、上面電極13を構成する銀パラジウム合金のパラジウム含有比率を0.8重量%以上とすることが必要不可欠となるものである。
本発明に係るチップ抵抗器は、抵抗体に蛇行パターンを用いなくてもESD試験の結果が良好で耐サージ特性に優れているものであり、特に小型で耐サージ特性が要求されるチップ抵抗器に適用することにより有用となるものである。
(a)本発明の実施の形態1〜3におけるチップ抵抗器の縦断面図、(b)同チップ抵抗器の仕掛かり品の平面図 (a)〜(c)同チップ抵抗器の製造方法を示す製造工程図 (a)〜(c)同チップ抵抗器の製造方法を示す製造工程図 (a)〜(c)同チップ抵抗器の製造方法を示す製造工程図 (a)(b)同チップ抵抗器の製造方法を示す製造工程図 ESD試験を行うための回路図 従来のチップ抵抗器の仕掛かり品の平面図
符号の説明
11 絶縁基板
11c シート状の絶縁基板
11d 短冊状基板
11e 個片状基板
13 上面電極
14 抵抗体
15 プリコートガラス
16 トリミング溝

Claims (4)

  1. 1608サイズ以下の矩形状の絶縁基板と、この絶縁基板の上面の両端部に設けられた一対の上面電極と、この一対の上面電極と電気的に接続されるように設けられた抵抗体とを備え、前記抵抗体における一対の上面電極と重ならない部分の長さ(抵抗体の有効長さ)を前記絶縁基板の長さの50%以上にするとともに、前記抵抗体の焼成後の厚みを12μm以上としたチップ抵抗器。
  2. 抵抗体を覆うプリコートガラスと、このプリコートガラスと前記抵抗体を切削するように設けられたL字カットのトリミング溝とを備え、前記トリミング溝における抵抗体の幅方向に抵抗体を切削する寸法を抵抗体の幅の35%以下とし、さらに抵抗体の長さ方向に抵抗体を切削する寸法を抵抗体における一対の上面電極と重ならない部分の長さ(抵抗体の有効長さ)の35%以下とした請求項1記載のチップ抵抗器。
  3. 抵抗体の焼成後の厚みとプリコートガラスの焼成後の厚みの和を28μm以下とした請求項2記載のチップ抵抗器。
  4. 上面電極をパラジウム含有比率が0.8重量%以上である銀パラジウム合金で構成した請求項1記載のチップ抵抗器。
JP2006224869A 2006-08-22 2006-08-22 チップ抵抗器 Pending JP2008053251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006224869A JP2008053251A (ja) 2006-08-22 2006-08-22 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006224869A JP2008053251A (ja) 2006-08-22 2006-08-22 チップ抵抗器

Publications (1)

Publication Number Publication Date
JP2008053251A true JP2008053251A (ja) 2008-03-06

Family

ID=39237057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006224869A Pending JP2008053251A (ja) 2006-08-22 2006-08-22 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP2008053251A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277834A (ja) * 2008-05-14 2009-11-26 Taiyosha Electric Co Ltd チップ抵抗器の製造方法及びチップ抵抗器
JP2012151195A (ja) * 2011-01-18 2012-08-09 Panasonic Corp チップ抵抗器の製造方法
WO2016047259A1 (ja) * 2014-09-25 2016-03-31 Koa株式会社 チップ抵抗器及びその製造方法
JP2016066743A (ja) * 2014-09-25 2016-04-28 Koa株式会社 チップ抵抗器
JP2016072298A (ja) * 2014-09-26 2016-05-09 Koa株式会社 チップ抵抗器の製造方法
DE112020001355T5 (de) 2019-03-18 2021-12-02 Rohm Co., Ltd. Chip-widerstand

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277834A (ja) * 2008-05-14 2009-11-26 Taiyosha Electric Co Ltd チップ抵抗器の製造方法及びチップ抵抗器
JP2012151195A (ja) * 2011-01-18 2012-08-09 Panasonic Corp チップ抵抗器の製造方法
WO2016047259A1 (ja) * 2014-09-25 2016-03-31 Koa株式会社 チップ抵抗器及びその製造方法
JP2016066743A (ja) * 2014-09-25 2016-04-28 Koa株式会社 チップ抵抗器
CN106688053A (zh) * 2014-09-25 2017-05-17 兴亚株式会社 贴片电阻器及其制造方法
US10109398B2 (en) 2014-09-25 2018-10-23 Koa Corporation Chip resistor and method for producing same
JP2016072298A (ja) * 2014-09-26 2016-05-09 Koa株式会社 チップ抵抗器の製造方法
DE112020001355T5 (de) 2019-03-18 2021-12-02 Rohm Co., Ltd. Chip-widerstand
US11688532B2 (en) 2019-03-18 2023-06-27 Rohm Co., Ltd. Chip resistor

Similar Documents

Publication Publication Date Title
JP2008053251A (ja) チップ抵抗器
JP6822947B2 (ja) 角形チップ抵抗器及びその製造法
WO2016051939A1 (ja) 抵抗体のトリミング方法
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
JP2015167215A (ja) チップ抵抗器およびチップ抵抗器の製造方法
WO2019082523A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP5261947B2 (ja) 低抵抗チップ抵抗器およびその製造方法
JP5157178B2 (ja) 角形チップ抵抗器
JP4295145B2 (ja) チップ抵抗器の製造方法
JP6326639B2 (ja) チップ抵抗器の製造方法
JP2001118705A (ja) チップ型抵抗器
JP2007220858A (ja) 抵抗器およびその製造方法
JP4460442B2 (ja) 四端子構造の抵抗器
JP2008244211A (ja) 薄膜チップ抵抗器の製造方法
JP2000030902A (ja) チップ型抵抗器とその製造方法
JP5135745B2 (ja) チップ部品およびその製造方法
JP2007165358A (ja) チップ型コンデンサ
JP4069756B2 (ja) 厚膜抵抗体の抵抗値調整方法
JP6364606B2 (ja) チップ抵抗器の製造方法
JP2016131169A (ja) チップ抵抗器
JP2013084698A (ja) チップ抵抗器のトリミング方法
JP2013222916A (ja) チップ抵抗器の製造方法
JP2013089655A (ja) チップ抵抗器の製造方法
JP2022109674A (ja) チップ抵抗器およびその製造方法
JP4676198B2 (ja) 四端子構造の抵抗器の製造方法及び四端子構造の抵抗器