JP6326639B2 - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP6326639B2
JP6326639B2 JP2016222123A JP2016222123A JP6326639B2 JP 6326639 B2 JP6326639 B2 JP 6326639B2 JP 2016222123 A JP2016222123 A JP 2016222123A JP 2016222123 A JP2016222123 A JP 2016222123A JP 6326639 B2 JP6326639 B2 JP 6326639B2
Authority
JP
Japan
Prior art keywords
current
voltage
terminal
terminals
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016222123A
Other languages
English (en)
Other versions
JP2017034289A (ja
Inventor
祥吾 中山
祥吾 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2016222123A priority Critical patent/JP6326639B2/ja
Publication of JP2017034289A publication Critical patent/JP2017034289A/ja
Application granted granted Critical
Publication of JP6326639B2 publication Critical patent/JP6326639B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、各種電子機器に使用される小形で低抵抗の4端子チップ抵抗器の製造方法に関するものである。
従来のこの種のチップ抵抗器の抵抗値測定方法は、図6において、複数の縦分割部1a、横分割部1bで1つのチップ抵抗器に相当する素子部分2が区切られたシート状の絶縁基板3を用意し、各素子部分2の上面の両端部に一対の上面電極4、5を形成し、さらに一対の上面電極4、5間に抵抗体6を形成する。このとき、一対の上面電極4、5をそれぞれ、横分割部1bの周囲で2つに分割し、一方の上面電極4に第1の電流用端子4a、第1の電圧用端子4bを、他方の上面電極5に第2の電流用端子5a、第2の電圧用端子5bを形成する。そして、横分割部1bを介して互いに隣り合う素子部分2の第1の電流用端子4aと第2の電流用端子5aは連続し、第1の電圧用端子4bと第2の電圧用端子5bも連続して設けられている。その後、抵抗値測定する素子部分2の第1の電流用端子4aと第2の電流用端子5aそれぞれの上面に、電流通電用プローブ7を接触させ、かつ第1の電圧用端子4bと第2の電圧用端子5bそれぞれの上面に電圧測定用プローブ8を接触させて、電流通電用プローブ7から電流を流しながら、電圧測定用プローブ8で電圧値を測定して抵抗体6の抵抗値を測定するようにしていた。さらに、このように抵抗体6の抵抗値を測定し、そして、規定の抵抗値になるように抵抗体6に、電流の流れる方向と垂直な方向にトリミング溝9を形成して抵抗値修正をしていた。
なお、図6では、説明を簡単にするために3つの素子部分2が縦方向に連続して形成された絶縁基板3を示している。
さらに、複数の縦分割部1aと横分割部1bで分割して個片状の素子部分2を得るようにしていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2007−73755号公報
上記した従来のチップ抵抗器の抵抗値測定方法においては、横分割部1bを介して互いに隣り合う素子部分2の第1の電流用端子4aと第2の電流用端子5a、第1の電圧用端子4bと第2の電圧用端子5bは連続しているため、電流通電用プローブ7を抵抗値測定をする素子部分2における第1の電流用端子4aと第2の電流用端子5aに当接して電流を流すと、図7、図8に示すように、電流の流れは、当該素子部分2の第1の電流用端子4aと第2の電流用端子5a間のルートI1だけでなく、その抵抗値測定をする素子部分2の両隣の一対の上面電極4、5を介し、第1の電圧用端子4bと第2の電圧用端子5b間の他のルートI2にも流れる。この結果、測定抵抗値と実際の個片となったチップ抵抗器の抵抗値は異なるため、個片となったチップ抵抗器の抵抗値を予測してトリミング溝9を形成しなければならいが、その抵抗値変化量は上面電極4、5の抵抗値等に起因するため、ばらつきが大きくなり、これにより、歩留まりが悪化するという課題を有していた。
本発明は上記従来の課題を解決するもので、歩留まりを向上させることができるチップ抵抗器の製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明は、複数の縦分割部と横分割部を有し、前記縦分割部、横分割部で1つのチップ抵抗器に相当する素子部分が区切られたシート状の絶縁基板と、前記各素子部分の上面の縦方向の両端部に形成された一対の上面電極と、この一対の上面電極間に形成された抵抗体とを備え、前記一対の上面電極をそれぞれ前記横分割部の周囲で2つに分割し、前記各素子部分の一方の上面電極に第1の電流用端子と第1の電圧用端子を、他方の上面電極に第2の電流用端子と第2の電圧用端子をそれぞれ形成し、前記第1、第2の電流用端子と前記横分割部との間、または前記第1、第2の電圧用端子と前記横分割部との間に、前記第1、第2の電流用端子または前記第1、第2の電圧用端子が前記横分割部と一定の間隔をおいて位置するように切欠部を設け、さらに、前記各素子部分において、前記第1の電圧用端子と前記第2の電圧用端子それぞれの上面に電圧測定用プローブを接触させかつ電流通電用プローブから前記第1の電流用端子と第2の電流用端子の間に電流を流しながら、前記電圧測定用プローブで電圧値を測定して前記抵抗体の抵抗値を測定するようにしたもので、この方法によれば、切欠部によって、抵抗値測定する素子部分の両隣の一対の上面電極への電流通電用プローブからの電流の流れを遮断できるため、第1の電圧用端子と第2の電圧用端子間のルートへ電流が流れるのを防止でき、これにより、電流が流れるルートを1つにすることができ、そして、この電流が流れるルートは、個片状となったチップ抵抗器の電流の流れるルートと同じになるため、抵抗値修正での測定抵抗値と実際の個片状となったチップ抵抗器の抵抗値との差を無くすことができ、これにより、歩留まりを向上させることができるという作用効果が得られるものである。
以上のように本発明のチップ抵抗器の抵抗値測定方法は、各素子部分の一方の上面電極に第1の電流用端子と第1の電圧用端子を、他方の上面電極に第2の電流用端子と第2の電圧用端子をそれぞれ形成し、前記第1、第2の電流用端子と前記横分割部との間、または前記第1、第2の電圧用端子と前記横分割部との間に、前記第1、第2の電流用端子または前記第1、第2の電圧用端子が前記横分割部と一定の間隔をおいて位置するように切欠部を設け、さらに、各素子部分において、第1の電圧用端子と第2の電圧用端子それぞれの上面に電圧測定用プローブを接触させかつ電流通電用プローブから第1の電流用端子と第2の電流用端子の間に電流を流しながら、電圧測定用プローブで電圧値を測定して抵抗体の抵抗値を測定するようにしているため、切欠部によって、抵抗値測定する素子部分の両隣の一対の上面電極への電流通電用プローブからの電流の流れを遮断でき、これにより、第1の電圧用端子と第2の電圧用端子間のルートに電流が流れるのを防止できるため、電流が流れるルートを1つにすることができ、この結果、測定抵抗値と実際の個片状のチップ抵抗器の抵抗値との差を無くすことができるため、歩留まりを向上させることができるという優れた効果を奏するものである。
本発明の一実施の形態におけるチップ抵抗器の製造方法を説明する上面図 同チップ抵抗器の一部透過斜視図 同チップ抵抗器の断面図 同チップ抵抗器の等価回路図 同チップ抵抗器の抵抗値測定方法の他の例を示す上面図 従来のチップ抵抗器の抵抗値測定方法を説明する上面図 同チップ抵抗器の抵抗値測定方法を説明する上面図 同チップ抵抗器の等価回路図
以下、本発明の一実施の形態におけるチップ抵抗器の製造法方法について、図面を参照しながら説明する。
図1は本発明の一実施の形態におけるチップ抵抗器の製造方法を説明する上面図である。
本発明の一実施の形態におけるチップ抵抗器の製造方法は、図1において、まず、Al23を96%含有するアルミナでシート状に構成された絶縁基板11を用意する。
なお、絶縁基板11は、表面に予め分割のための複数の縦分割部11aと横分割部11bを有し、この縦分割部11a、横分割部11bで1つのチップ抵抗器に相当する素子部分12が区切られたものを用いるが、説明を簡単にするために、以降は、3つの素子部分12が縦に連続して形成されたものを用いて説明する。なお、縦分割部11aと横分割部11bは分割用のスリット、またはダイシングやスクライブの中心部である。
次に、それぞれの素子部分12において絶縁基板11の上面の両端部に、銀ペーストを印刷して焼成することにより一対の上面電極13a、13bを形成する。このとき、絶縁基板11の上面の一対の上面電極13a、13bの先端部は2つに分割して構成し、それぞれ一方の上面電極13aには第1の電流用端子14aと第1の電圧用端子14b、他方の上面電極13bには第2の電流用端子15aと第2の電圧用端子15bがそれぞれ形成され、4端子の電極となっている。なお、横方向に隣接する素子部分12一対の上面電極13a、13b同士は接触しないように一定の距離をおいて位置している。また、図1では、第1、第2の電流用端子14a、15aの幅は、第1、第2の電圧用端子14b、15bの幅と略等しくなっているが、第1、第2の電流用端子14a、15aの幅を、第1、第2の電圧用端子14b、15bの幅より広くしてもよい。
ここで、縦方向に並んでいる複数の素子部分12の第1の電流用端子14a、第2の電流用端子15aは、一直線上に並ぶように形成されている。そして、第1の電流用端子14a、第2の電流用端子15aは、横分割部11bを介して縦方向に隣接する素子部分12の第1の電流用端子14a、第2の電流用端子15aと連続し、互いに電気的に接続されている。
また、第1の電圧用端子14b、第2の電圧用端子15bは、それぞれ横分割部11bとの間に切欠部16が形成され、第1、第2の電圧用端子14b、15bと横分割部11bとは一定の間隔をおいて位置しており、これにより、縦方向に隣接する素子部分12の第1の電圧用端子14b、第2の電圧用端子15bとは連続せず、互いに電気的に接続されない。なお、図1では、切欠部16の位置が明確になるように、切欠部16の周囲を実線で表しており、また他の図面も同様にしている。
次に、絶縁基板11の上面に、銀パラジウムからなる合金のペーストを印刷して抵抗体17を形成する。なお、この抵抗体17は一対の上面電極13a、13b間を橋絡して一対の上面電極13a、13bと接続されるように矩形状に構成する。また、図1では抵抗体17は素子部分12の概ね中央に配置されているが、電流経路をより短くするために、第1、第2の電流用端子14a、15a側にずらして配置してもよい。
次に、抵抗体17の一部をレーザで切削してトリミング溝18を形成することによって抵抗体17をトリミングし、チップ抵抗器が所定の抵抗値になるように抵抗値修正する。
このとき、図1に示すように、抵抗値測定する素子部分12における第1の電流用端子14a、第2の電流用端子15aに一対の電流通電用プローブ19、第1の電圧用端子14b、第2の電圧用端子15bに一対の電圧測定用プローブ20を接触させるとともに、一対の電流通電用プローブ19から電流を流し、一対の電圧測定用プローブ20で電圧値を測定することによって抵抗値を測定しながら、抵抗体17に電流の流れる方向と垂直な方向に直線状のトリミング溝18を形成する。
さらに、トリミング溝18は、第1の電流用端子14a、第2の電流用端子15aが形成されている側の抵抗体17の側縁からレーザを照射して設ける。これは、第1の電流用端子14aと第2の電流用端子15aとの間に電流が流れるからである。なお、トリミング溝18の形状は、直線状ではなく、L字状、J字状等であってもよいが、必ず電流の流れる方向と垂直な方向に直線部分をその一部分に構成する。
そして、他の素子部分12についても同様にする。なお、図1では、電流通電用プローブ19、電圧測定用プローブ20は模式的に表しており、実際の大きさ、位置とは異なる。このことは、他の図面でも同様である。
次に、シート状の絶縁基板11を複数の縦分割部11aと横分割部11bに沿って分割し、個片状の素子部分12を得る。
次に、第1、第2の電流用端子14a、15aの両端部の上面、および第1、第2の電圧用端子14b、15bと個片状の絶縁基板11の縁部との間の切欠部16の上面に銀等からなる再上面電極21を形成する。
さらに、抵抗体17を覆うエポキシ樹脂等の保護膜22、個片状の絶縁基板11の両側面に、銀からなる側面電極23およびニッケルめっき、すずめっきからなるめっき層24等を形成して、図2、図3に示すような個片状のチップ抵抗器が製造される。また、個片状のチップ抵抗器では図2のように、隣接する第1の電流用端子14aと第1の電圧用端子14bとの間、第2の電流用端子15aと第2の電圧用端子15bとの間に、スルーホール25が形成される場合がある。
なお、図2では保護膜22を透過して抵抗体17も示しており、図3は図2のA−A線断面図である。
さらに、図3では再上面電極21を介して第1、第2の電圧用端子14b、15bと側面電極23を接続できるようにしているが、再上面電極21を形成せず、第1、第2の電圧用端子14b、15bと側面電極23またはめっき層24を直接接続させてもよい。また、再上面電極21を形成した場合、その上面が保護膜22の上面より上方になるようにすれば、フェースダウンで使用することができる。
また、上記の本発明の一実施の形態においては、一対の上面電極13a、13bを銀、抵抗体17を銀パラジウムからなる合金で説明したが、本発明はこれらの材料に限定されるものではなく、上面電極13a、13bの材料として、銅、抵抗体17の材料として銅ニッケルなど他の材料の組み合わせにおいても同様の効果が得られるものである。
上記したように本発明の一実施の形態においては、各素子部分12の一方の上面電極13aに第1の電流用端子14aと第1の電圧用端子14bを、他方の上面電極13bに第2の電流用端子15aと第2の電圧用端子15bをそれぞれ形成して4端子とし、第1、第2の電圧用端子14b、15bと横分割部11bとの間に切欠部16を設け、さらに、
各素子部分12において、第1の電圧用端子14bと第2の電圧用端子15bそれぞれの上面に電圧測定用プローブ20を接触させかつ電流通電用プローブ19から第1の電流用端子14aと第2の電流用端子15aの間に電流を流しながら、電圧測定用プローブ20で電圧値を測定して抵抗体17の抵抗値を測定するようにしているため、切欠部16によって、抵抗値測定する素子部分12の両隣の一対の上面電極13a、13bへの電流通電用プローブ19からの電流の流れを遮断でき、これにより、第1の電圧用端子14bと第2の電圧用端子15b間のルートへ電流が流れるのを防止できるため、電流が流れるルートを1つにすることができる。そして、この電流が流れるルートは、個片状となったチップ抵抗器の電流の流れるルートと同じになるため、抵抗値修正での測定抵抗値と実際の個片状となったチップ抵抗器の抵抗値との差を無くすことができ、これにより、歩留まりが向上し、安価にチップ抵抗器が得られるという効果が得られるものである。
すなわち、第1、第2の電圧用端子14b、15bと横分割部11bとの間に切欠部16を設けることによって、電流通電用プローブ19から流れる電流は、両隣の一対の上面電極13a、13bを介して第1の電圧用端子14b、第2の電圧用端子15bへ電流が流れないようにし、図1、図4に示すように、必ず第1の電流用端子14aと第2の電流用端子15aとの間のルートIを流れるようにしている。そして、個片となったチップ抵抗器に流れる電流もルートIを通るため、抵抗値修正を行うときの測定抵抗値と実際の個片状となったチップ抵抗器の抵抗値との差が無くなり、個片状となったチップ抵抗器の抵抗値を予測してトリミング溝18を形成する必要もなくなる。
さらに、上述したように電流通電用プローブ19から流れる電流は、必ず第1の電流用端子14aと第2の電流用端子15aとの間のルートIを流れ、他のルートは通らないため、精度良く抵抗値を測定でき、これにより、抵抗値修正も精度良くできるため、抵抗値精度の良い個片状のチップ抵抗器が得られる。
そして、個片状に分割せず、シート状の絶縁基板11の状態で抵抗値修正ができる。
なお、上記本発明の一実施の形態においては、抵抗値測定する素子部分12の第1の電流用端子14aと第2の電流用端子15aの間に電流通電用プローブ19からの電流を流すようにしているが、抵抗値測定する素子部分12と異なる素子部分の第1、第2の電流用端子、すなわち、抵抗値測定する素子部分12から離れた箇所に位置する他の第1、第2の電流用端子から電流を流すようにしてもよい。
この方法によれば、抵抗値測定する素子部分12の抵抗体17に遠い位置から電流を流すことができるため、電流通電用プローブ19周辺の電流集中の影響を抵抗体17に与えることなく、トリミング溝18による抵抗値修正が可能になり、この結果、より精度良く抵抗値修正ができる。
そして、上記本発明の一実施の形態のように、切欠部16を第1、第2の電圧用端子14b、15bに形成した場合、第1、第2の電流用端子14a、15a同士は連続しているため、抵抗値測定する素子部分12の抵抗体17に遠い位置から電流を流すことができる。
なお、図5に示すように、切欠部16を第1、第2の電流用端子14a、15aに形成しても、電流通電用プローブ19から流れる電流は、両隣の一対の上面電極13a、13bを介して第1の電圧用端子14bと第2の電圧用端子15bとの間には流れず、必ず第1の電流用端子14aと第2の電流用端子15aとの間のみに流れる。この結果、精度良く抵抗値を測定できる。しかし、抵抗値測定する素子部分12の抵抗体17に遠い位置から電流を流すことはできない。
また、第1、第2の電流用端子14a、15aと第1、第2の電圧用端子14b、15bとを縦方向において交互に形成しても、同様に、抵抗値修正を行うときの測定抵抗値と実際の個片状となったチップ抵抗器の抵抗値との差を無くすことができる。
本発明に係るチップ抵抗器の製造方法は、歩留まりを向上させることができるという効果を有するものであり、特に各種電子機器に使用される小形で低抵抗のチップ抵抗器等において有用となるものである。
11 絶縁基板
11a 縦分割部
11b 横分割部
12 素子部分
13a、13b 一対の上面電極
14a、15a 第1、第2の電流用端子
14b、15b 第1、第2の電圧用端子
16 切欠部
17 抵抗体
19 電流通電用プローブ
20 電圧測定用プローブ

Claims (2)

  1. 複数の縦分割部と横分割部を有し、前記縦分割部、横分割部で1つのチップ抵抗器に相当する素子部分が区切られたシート状の絶縁基板と、前記各素子部分の上面の縦方向の両端部に形成された一対の上面電極と、この一対の上面電極間に形成された抵抗体とを備え、前記一対の上面電極をそれぞれ前記横分割部の周囲で2つに分割し、前記各素子部分の一方の上面電極に第1の電流用端子と第1の電圧用端子を、他方の上面電極に第2の電流用端子と第2の電圧用端子をそれぞれ形成し、前記第1、第2の電流用端子と前記横分割部との間、または前記第1、第2の電圧用端子と前記横分割部との間に、前記第1、第2の電流用端子または前記第1、第2の電圧用端子が前記横分割部と一定の間隔をおいて位置するように切欠部を設け、さらに、前記各素子部分において、前記第1の電圧用端子と前記第2の電圧用端子それぞれの上面に電圧測定用プローブを接触させかつ電流通電用プローブから前記第1の電流用端子と第2の電流用端子の間に電流を流しながら、前記電圧測定用プローブで電圧値を測定して前記抵抗体の抵抗値を測定するようにしたチップ抵抗器の製造方法。
  2. 切欠部を第1、第2の電圧用端子に形成した請求項1記載のチップ抵抗器の製造方法。
JP2016222123A 2016-11-15 2016-11-15 チップ抵抗器の製造方法 Active JP6326639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016222123A JP6326639B2 (ja) 2016-11-15 2016-11-15 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016222123A JP6326639B2 (ja) 2016-11-15 2016-11-15 チップ抵抗器の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012187177A Division JP6114905B2 (ja) 2012-08-28 2012-08-28 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2017034289A JP2017034289A (ja) 2017-02-09
JP6326639B2 true JP6326639B2 (ja) 2018-05-23

Family

ID=57986327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016222123A Active JP6326639B2 (ja) 2016-11-15 2016-11-15 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP6326639B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682407B (zh) * 2019-04-02 2020-01-11 光頡科技股份有限公司 四端子電阻器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58204502A (ja) * 1982-05-24 1983-11-29 ロ−ム株式会社 小型抵抗器の製造法
JPH01289222A (ja) * 1988-05-17 1989-11-21 Tdk Corp チップ抵抗器の製造方法
JPH02198103A (ja) * 1989-01-27 1990-08-06 Matsushita Electric Ind Co Ltd 膜抵抗体のトリミング方法
JP3190120B2 (ja) * 1992-07-15 2001-07-23 コーア株式会社 計測用抵抗器およびその製造方法
JPH06124811A (ja) * 1992-10-09 1994-05-06 Hitachi Ltd 回路基板の電気特性測定方法および装置ならびに回路基板の形成方法
JP2001326111A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd チップ抵抗器
JP4682601B2 (ja) * 2004-11-30 2011-05-11 パナソニック株式会社 チップ状電子部品の抵抗値修正方法
JP4875327B2 (ja) * 2005-09-07 2012-02-15 ローム株式会社 チップ抵抗器の製造方法
JP5795718B2 (ja) * 2011-03-09 2015-10-14 テルモ株式会社 ステントデリバリーシステム

Also Published As

Publication number Publication date
JP2017034289A (ja) 2017-02-09

Similar Documents

Publication Publication Date Title
JP6822947B2 (ja) 角形チップ抵抗器及びその製造法
US11187724B2 (en) Current measuring device and current sensing resistor
US10134510B2 (en) Chip resistor and method for manufacturing same
JP6326639B2 (ja) チップ抵抗器の製造方法
JP6114905B2 (ja) チップ抵抗器の製造方法
US11189402B2 (en) Metal plate resistor and manufacturing method thereof
JP2008053251A (ja) チップ抵抗器
US10763017B2 (en) Metal plate resistor and method for manufacturing same
JP2013222916A (ja) チップ抵抗器の製造方法
JP6811375B2 (ja) 回路保護素子およびその製造方法
JP2014049454A (ja) チップ抵抗器の抵抗値測定方法およびチップ抵抗器の製造方法
JP2013084698A (ja) チップ抵抗器のトリミング方法
JP2018018915A (ja) 抵抗器
JP2005164469A (ja) 電流検出用抵抗装置およびその製造方法
JP6379350B2 (ja) チップ抵抗器の製造方法
JP2005108900A5 (ja)
JP6295410B2 (ja) チップ抵抗器の抵抗値測定方法およびチップ抵抗器の実装方法
JP6364606B2 (ja) チップ抵抗器の製造方法
US10839990B2 (en) Chip resistor manufacturing method, and chip resistor
JP4676198B2 (ja) 四端子構造の抵抗器の製造方法及び四端子構造の抵抗器
JP2013098358A (ja) チップ抵抗器の製造方法
JP2020061448A (ja) チップ抵抗器
JP4460442B2 (ja) 四端子構造の抵抗器
JP2013089655A (ja) チップ抵抗器の製造方法
JP5458789B2 (ja) 回路保護素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R151 Written notification of patent or utility model registration

Ref document number: 6326639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151