JP4875327B2 - チップ抵抗器の製造方法 - Google Patents
チップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP4875327B2 JP4875327B2 JP2005259498A JP2005259498A JP4875327B2 JP 4875327 B2 JP4875327 B2 JP 4875327B2 JP 2005259498 A JP2005259498 A JP 2005259498A JP 2005259498 A JP2005259498 A JP 2005259498A JP 4875327 B2 JP4875327 B2 JP 4875327B2
- Authority
- JP
- Japan
- Prior art keywords
- surface electrode
- break groove
- forming
- vertical break
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 29
- 239000000523 sample Substances 0.000 claims description 19
- 238000009966 trimming Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 238000010304 firing Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
先ず,前記絶縁基板1の複数個を縦及び横方向に並べて一体化し,且つ,表面に前記各絶縁基板ごとにブレイクするための縦ブレイク溝及び横ブレイク溝を刻設して成る素材基板を用意する。
という方法を採用している。
「一つのチップ抵抗器を構成する絶縁基板の複数個を縦及び横方向に並べて一体化し,且つ,表面に前記各絶縁基板ごとにブレイクするための縦ブレイク溝及び横ブレイク溝を刻設して成る素材基板を用意する工程と,
次いで,前記素材基板における表面のうち前記各絶縁基板の箇所に,左右一対の上面電極を前記縦ブレイク溝に跨がるように形成するとともに抵抗膜を前記両上面電極に電気的に接続するように形成する工程と,
次いで,前記抵抗膜の両端における両上面電極の各々に二つの通電用プローブを接触した状態で前記抵抗膜における抵抗値を測定しながら,その抵抗値が所定値になるようにトリミング調節する工程と,
次いで,前記素材基板を,前記縦ブレイク溝に沿ってブレイクしたのち,各絶縁基板の左右両端面に側面電極を形成する工程と,
次いで,前記横ブレイク溝に沿って各絶縁基板ごとにブレイクする工程とを備えて成るチップ抵抗器の製造方法において,
前記上面電極を形成する工程が,当該上面電極のうち前記縦ブレイク溝に重なる部分で,且つ,当該上面電極における幅方向の中央の部分に,一つの抜き孔を形成する工程を含み,
前記トリミング調節する工程が,前記二つの通電用プローブを,前記上面電極における幅方向のうち前記一つの抜き孔の左右両側の部分に同時に接触する工程を含み,
更に,前記側面電極を形成する工程が,前記側面電極を,一つの構成にして,前記縦ブレイク溝に沿ってブレイクされる前記上面電極のうち前記一つの抜き孔の左右両側の部分に対して電気的に接続する工程を含む,」
ことを特徴としている。
「前記請求項1の記載において,前記上面電極を形成する工程が,当該上面電極のうち前記縦ブレイク溝に重なる部分に抜き孔を形成すると同時に,当該上面電極における左右両側面のうち前記縦ブレイク溝に重なる部分に凹所を形成する工程を含む,」
ことを特徴としている。
しかも,抵抗膜に,上面電極を縦ブレイク溝の部分において幅狭にした場合,及び,縦ブレイク溝の部分において分断した場合よりも,十分な長さ寸法を確保できるから,抵抗値を高い精度で測定できる。
2 上面電極
2a 抜き孔
3 抵抗膜
3a トリミング溝
4 アンダーコート
5 カバーコート
6 側面電極
A 素材基板
A1 縦ブレイク溝
A2 横ブレイク溝
A′ 棒状素材基板
B 通電用プローブ
Claims (2)
- 一つのチップ抵抗器を構成する絶縁基板の複数個を縦及び横方向に並べて一体化し,且つ,表面に前記各絶縁基板ごとにブレイクするための縦ブレイク溝及び横ブレイク溝を刻設して成る素材基板を用意する工程と,
次いで,前記素材基板における表面のうち前記各絶縁基板の箇所に,左右一対の上面電極を前記縦ブレイク溝に跨がるように形成するとともに抵抗膜を前記両上面電極に電気的に接続するように形成する工程と,
次いで,前記抵抗膜の両端における両上面電極の各々に二つの通電用プローブを接触した状態で前記抵抗膜における抵抗値を測定しながら,その抵抗値が所定値になるようにトリミング調節する工程と,
次いで,前記素材基板を,前記縦ブレイク溝に沿ってブレイクしたのち,各絶縁基板の左右両端面に側面電極を形成する工程と,
次いで,前記横ブレイク溝に沿って各絶縁基板ごとにブレイクする工程とを備えて成るチップ抵抗器の製造方法において,
前記上面電極を形成する工程が,当該上面電極のうち前記縦ブレイク溝に重なる部分で,且つ,当該上面電極における幅方向の中央の部分に,一つの抜き孔を形成する工程を含み,
前記トリミング調節する工程が,前記二つの通電用プローブを,前記上面電極における幅方向のうち前記一つの抜き孔の左右両側の部分に同時に接触する工程を含み,
更に,前記側面電極を形成する工程が,前記側面電極を,一つの構成にして,前記縦ブレイク溝に沿ってブレイクされる前記上面電極のうち前記一つの抜き孔の左右両側の部分に対して電気的に接続する工程を含む,
ことを特徴とするチップ抵抗器の製造方法。
- 前記請求項1の記載において,前記上面電極を形成する工程が,当該上面電極のうち前記縦ブレイク溝に重なる部分に抜き孔を形成すると同時に,当該上面電極における左右両側面のうち前記縦ブレイク溝に重なる部分に凹所を形成する工程を含むことを特徴とするチップ抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005259498A JP4875327B2 (ja) | 2005-09-07 | 2005-09-07 | チップ抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005259498A JP4875327B2 (ja) | 2005-09-07 | 2005-09-07 | チップ抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007073755A JP2007073755A (ja) | 2007-03-22 |
| JP4875327B2 true JP4875327B2 (ja) | 2012-02-15 |
Family
ID=37934945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005259498A Expired - Fee Related JP4875327B2 (ja) | 2005-09-07 | 2005-09-07 | チップ抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4875327B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6114905B2 (ja) * | 2012-08-28 | 2017-04-19 | パナソニックIpマネジメント株式会社 | チップ抵抗器の製造方法 |
| JP6326639B2 (ja) * | 2016-11-15 | 2018-05-23 | パナソニックIpマネジメント株式会社 | チップ抵抗器の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975607A (ja) * | 1982-10-22 | 1984-04-28 | ロ−ム株式会社 | チツプ抵抗器の製造方法 |
| JPS60116203A (ja) * | 1983-11-28 | 1985-06-22 | Fujitsu Ltd | マイクロ波集積回路 |
| JP3190120B2 (ja) * | 1992-07-15 | 2001-07-23 | コーア株式会社 | 計測用抵抗器およびその製造方法 |
| JP2764517B2 (ja) * | 1993-03-24 | 1998-06-11 | ローム株式会社 | チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法 |
| JPH08339912A (ja) * | 1995-04-13 | 1996-12-24 | Rohm Co Ltd | 電子部品形成用基板およびこれを用いた電子部品 |
| JPH11283802A (ja) * | 1998-03-30 | 1999-10-15 | Kyocera Corp | チップ抵抗器 |
| JP2001326111A (ja) * | 2000-05-15 | 2001-11-22 | Rohm Co Ltd | チップ抵抗器 |
-
2005
- 2005-09-07 JP JP2005259498A patent/JP4875327B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007073755A (ja) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7326999B2 (en) | Chip resistor and method for manufacturing same | |
| US7667569B2 (en) | Chip resistor, and its manufacturing method | |
| US7907046B2 (en) | Chip resistor and method for producing the same | |
| JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP4875327B2 (ja) | チップ抵抗器の製造方法 | |
| JP5166140B2 (ja) | チップ抵抗器及びその製造方法 | |
| JP7197425B2 (ja) | 硫化検出抵抗器 | |
| JP5096672B2 (ja) | チップ抵抗器とその製造方法 | |
| JP7359714B2 (ja) | 硫化検出センサ | |
| JP2017228701A (ja) | チップ抵抗器およびチップ抵抗器の実装構造 | |
| JP5242614B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP2007049071A (ja) | チップ抵抗器とその製造方法 | |
| JP2021005683A (ja) | チップ抵抗器 | |
| JP4812390B2 (ja) | チップ抵抗器とその製造方法 | |
| JP7197393B2 (ja) | 硫化検出センサおよびその製造方法 | |
| JP4059967B2 (ja) | チップ型複合機能部品 | |
| JP5166685B2 (ja) | チップ抵抗器とのその製造方法 | |
| JP4383912B2 (ja) | チップ型ヒューズ及びその製造方法 | |
| JP2017220596A (ja) | チップ抵抗器 | |
| JP4526117B2 (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
| WO2016031441A1 (ja) | 基板内層用チップ部品および部品内蔵型回路基板 | |
| JP2000068104A (ja) | チップ型電子部品の構造及びその製造方法 | |
| JPH11233312A (ja) | 電気部品 | |
| JP2000188456A (ja) | 抵抗器およびその製造方法 | |
| WO2015068701A1 (ja) | チップ状電気部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |