TWI395232B - 晶片電阻器及其製造方法 - Google Patents

Description

晶片電阻器及其製造方法

本發明係關於一種晶片電阻器及其製造方法，詳言之，係關於一種具有障壁層之晶片電阻器及其製造方法。

參考圖1，顯示習知晶片電阻器之剖視示意圖。該晶片電阻器1是一種銲黏在一積層電路板上的被動元件，用於提供電阻值。該晶片電阻器1包括一基板11、二正面電極12、二背面電極13、一電阻層14、一第一保護層15、一第二保護層16、二側面電極17、二第一鍍層18及二第二鍍層19。

該基板11是以絕緣材料構成，大致上係為矩形板狀並具有一背面111、二側面112及一正面113。該等側面112係分別自該背面111的相對兩側向上延伸。該正面113係相對應該背面111。該等正面電極12是可導電並相間隔地位於該基板11之正面113上。每一正面電極12具有一內側面121、一外側面122及一內端部123。該正面電極12之外側面122係與該基板11之側面112切齊。

該等背面電極13是可導電並相間隔地位於該基板11之背面111上。每一背面電極13具有一外側面132。該背面電極13之外側面132係與該基板11之側面112切齊，使得該等正面電極12及該等背面電極13彼此相對稱。

該電阻層14具有預定的電阻值，其設置在該基板11之正面113，且位於該等正面電極12之內側面121之間的區域內。該電阻層14係延伸至該等正面電極12上方，使得該電阻層14之二端部係搭接(Overlap)於該正面電極12之內端部123上。該第一保護層15是以可切割的絕緣材料構成，其係覆蓋該電阻層14使該電阻層14與外界相隔絕。該第二保護層16是以絕緣材料構成，其係覆蓋該第一保護層15及部分該等正面電極12，使該電阻層14及該第一保護層15與外界相隔絕。

該等側面電極17以可導電的材料構成。每一側面電極17係形成在該基板11之側面112、該正面電極12之外側面122及該背面電極13之外側面132上，用以電性連接該正面電極12及該背面電極13。該等第一鍍層18係為鎳層，每一第一鍍層18係覆蓋該正面電極12、該背面電極13及該側面電極17。該等第二鍍層19係為錫層，每一第二鍍層19係覆蓋該第一鍍層18。該等第二鍍層19及該等第一鍍層18係以電鍍方式形成。

該習知晶片電阻器1之缺點如下。當在高硫氣及高腐蝕性氣體的環境中，具有腐蝕性的氣體會容易經由該第二保護層16與該第一鍍層18及該第二鍍層19之界面滲透進入該晶片電阻器1中，而與該正面電極12中的銀或銅起化學反應而產生硫化銀或硫化銅，進而改變電阻值；嚴重者，會形成開路而使該晶片電阻器1所在之系統失效。

因此，有必要提供一種創新且具進步性的晶片電阻器及其製造方法，以解決上述問題。

本發明係提供一種晶片電阻器之製造方法，包括以下步驟：(a)提供一基板，該基板具有一背面、二側面及一正面；(b)形成二個背面電極於該基板之背面，該等背面電極係相間隔，且每一背面電極具有一外側面；(c)形成一電阻層於該基板之正面之中間區域；(d)形成二個正面電極於該基板之正面，該等正面電極係相間隔，每一正面電極具有一外側面；(e)形成一第一保護層於該電阻層上方，該第一保護層係覆蓋部分該等正面電極；(f)形成二個障壁層於該等正面電極上，該障壁層係覆蓋部分該等第一保護層；(g)形成一第二保護層於該第一保護層上，該第二保護層係覆蓋部分該等障壁層；(h)形成二個側面電極，每一側面電極係形成在該基板之側面、該正面電極之外側面、該障壁層之外側面及該背面電極之外側面上，用以電性連接該正面電極、該障壁層及該背面電極；及(j)形成至少一鍍層以覆蓋該等障壁層、該等背面電極及該等側面電極，以形成一晶片電阻器。

本發明另提供一種晶片電阻器，包括一基板、二背面電極、一電阻層、二正面電極、一第一保護層、二障壁層、一第二保護層、二側面電極及至少一鍍層。該基板具有一背面、二側面及一正面。該等背面電極係相間隔地位於該基板之背面上，每一背面電極具有一外側面。該電阻層係位於該基板之正面。該等正面電極係相間隔地位於該基板之正面上，每一正面電極具有一外側面。該第一保護層係位於該電阻層上方，且覆蓋部分該等正面電極。該等障壁層係位於該等正面電極上，且覆蓋部分該第一保護層。該第二保護層係位於該第一保護層上，且覆蓋部分該等障壁層。每一側面電極係位於該基板之側面、該正面電極之外側面、該障壁層之外側面及該背面電極之外側面上，用以電性連接該正面電極、該障壁層及該背面電極。該至少一鍍層係覆蓋該等障壁層、該等背面電極及該等側面電極。

由於該等障壁層具有抗硫化、抗腐蝕能力，其能有效地保護該等正面電極，不受硫氣或其他具有腐蝕性的氣體影響，可改善習知晶片電阻器容易因環境影響而改變電阻值或甚至造成開路而使系統失效的缺點。此外，本發明之製程係先形成該第一保護層，再形成該等障壁層，之後再形成該第二保護層，最後才形成該鍍層。因此，外界具有腐蝕性的氣體無法直接經由該第二保護層與該鍍層之界面滲透到該等正面電極。

請參考圖2，顯示本發明之晶片電阻器之第一實施例之製造方法之流程示意圖。請參考圖3a至3k，顯示本發明之晶片電阻器之第一實施例之製造方法之各個製程步驟之剖視示意圖。本實施例所示係為厚膜晶片電阻器(Thick Film Chip Resistor)。

參考圖2及圖3a，步驟S201係提供一基板21，該基板21具有一背面211、二側面212及一正面213。

參考圖2及圖3b，步驟S202係形成二個背面電極23於該基板21之背面211。該等背面電極23係相間隔而互不連接，且每一背面電極23具有一內側面231及一外側面232。在本文中，「內側」係指靠近該基板21之中間區域之方向，「外側」係指遠離該基板21之中間區域之方向。在本實施例中，該等背面電極23係以印刷方式形成。

參考圖2及圖3c，步驟S203係形成一電阻層24於該基板21之正面213之中間區域，且該電阻層24具有二端部241。在本實施例中，該電阻層24係以印刷方式形成，其材質例如釕、銅、銀、鈀等導電油墨。

參考圖2及圖3d，步驟S204係形成二個正面電極22於該基板21之正面213，該等正面電極22係相間隔而互不連接。每一正面電極22具有一內端部221及一外側面223。該正面電極22係延伸至該電阻層24上，使得該正面電極22之內端部221係搭接於該電阻層24之端部241上。在本實施例中，該等正面電極22係以印刷方式形成。

參考圖2及圖3e，步驟S205係形成一內部保護層25於該電阻層24上，且該內部保護層25更覆蓋部分該等正面電極22，亦即，該內部保護層25會接觸到該等正面電極22。在本實施例中，該內部保護層25之材質係為玻璃。較佳地，該步驟S205之後更包括一以一高能量雷射光束精確切割該電阻層24以調變其電阻值之步驟。

參考圖2及圖3f，步驟S206係形成一第一保護層26於該電阻層24上方，該第一保護層26係覆蓋部分該等正面電極22，亦即，該第一保護層26會接觸到該等正面電極22。本實施例所示係為厚膜晶片電阻器，其多了該內部保護層25，因此該第一保護層26係覆蓋該內部保護層25。

參考圖2及圖3g，步驟S207係形成二個障壁層(Barrier Layer)30於該等正面電極22上，每一障壁層30具有一外側面302。較佳地，每一障壁層30係完全覆蓋每一正面電極22之寬邊，使得該等障壁層30會接觸到該基材21之正面213。該等障壁層30會接觸到該第一保護層26，且覆蓋或搭接該第一保護層26之二端上。該等障壁層30係為可導電材質，較佳地，其係選自由鎳、鈀、鉑、金、鎳-鉻、鎳-硼、鎳-磷及其組合物所組成之群。在本實施例中，該等障壁層30係以電鍍方式形成，其材質係為鎳。

參考圖2及圖3h，步驟S208係形成一第二保護層31於該第一保護層26上，該第二保護層31係覆蓋部分該等障壁層30，亦即，該第二保護層31會接觸到該等障壁層30，且該第二保護層31不會接觸到該等正面電極22。可以理解的是，該第二保護層31會覆蓋到該基板21之正面213。該第二保護層31之材質與該第一保護層26之材質可以是相同或不同，如果相同的話，則該第二保護層31與該第一保護層26間之界面不明顯，使得其看起來僅有一層。

參考圖2及圖3i，步驟S209係形成二個側面電極27，每一側面電極27係形成在該基板21之側面212、該正面電極22之外側面223、該背面電極23之外側面232及該障壁層30之外側面302上，用以電性連接該正面電極22、該障壁層30及該背面電極23。該等側面電極27係可以塗覆或真空濺鍍方式形成。

參考圖2、圖3j及圖3k，接著形成至少一鍍層以覆蓋該等障壁層30、該等背面電極23及該等側面電極27，以形成一晶片電阻器2。在其他應用中，如果每一障壁層30之面積小於每一正面電極22之面積，則該鍍層更覆蓋該等正面電極22。在本實施例中該至少一鍍層係包含二層鍍層。步驟S210係形成第一鍍層28以覆蓋該等障壁層30、該背面電極23及該側面電極27，如圖3j所示。在其他應用中，如果該等障壁層30並未完全覆蓋每一正面電極22之上表面(即該障壁層30之寬度小於該正面電極22之寬度)，而顯露部分該正面電極22，此時該第一鍍層28會更覆蓋到該顯露之正面電極22。在本實施例中，該第一鍍層28之材質係為鎳，其係與該等障壁層30之材質相同，因此該等第一鍍層28與該等障壁層30間之界面不明顯，使得其看起來僅有一層。

步驟S211係形成第二鍍層29以覆蓋該第一鍍層28，如圖3k所示。在本實施例中，該第二鍍層29之材質係為錫。請再參考圖3k，顯示本發明晶片電阻器之第一實施例之剖視示意圖。該晶片電阻器2係為厚膜晶片電阻器，其包括一基板21、二背面電極23、一電阻層24、二正面電極22、一內部保護層25、一第一保護層26、二障壁層30、一第二保護層31、二側面電極27及至少一鍍層。

該基板21具有一背面211、二側面212及一正面213。該等背面電極23係相間隔地位於該基板21之背面211上，每一背面電極23具有一外側面232。該電阻層24係位於在該基板21之正面213之中間區域，且該電阻層24具有二端部241。在本實施例中，該電阻層24之材質例如釕、銅、銀、鈀等導電油墨。

該等正面電極22係相間隔地位於該基板21之正面213上，每一正面電極22具有一內端部221及一外側面223。在本實施例中，該正面電極22係延伸至該電阻層24上，使得該正面電極22之內端部221係搭接於該電阻層24之端部241上。

該內部保護層25係位於該電阻層24上，且覆蓋部分該等正面電極22，亦即，該內部保護層25會接觸到該等正面電極22。在本實施例中，該內部保護層25之材質係為玻璃。

該第一保護層26係位於該電阻層24上方，且覆蓋部分該等正面電極22，亦即，該第一保護層26會接觸到該等正面電極22。本實施例所示係為厚膜晶片電阻器，其多了該內部保護層25，因此該第一保護層26係覆蓋該內部保護層25。

該等障壁層30係位於該等正面電極22上，且覆蓋部分該第一保護層26。每一障壁層30具有一外側面302。較佳地，每一障壁層30係完全覆蓋每一正面電極22之寬邊，使得該等障壁層30會接觸到該基板21之正面213。該等障壁層30會接觸到該第一保護層26，且覆蓋或搭接該第一保護層26之二端上。該等障壁層30係為可導電材質，較佳地，其係選自由鎳、鈀、鉑、金、鎳-鉻、鎳-硼、鎳-磷及其組合物所組成之群。在本實施例中，該等障壁層30係以電鍍方式形成，其材質係為鎳。

該第二保護層31係位於該第一保護層26上，且覆蓋部分該等障壁層30，亦即，該第二保護層31會接觸到該等障壁層30，且該第二保護層31不會接觸到該等正面電極22。該第二保護層31之材質與該第一保護層26之材質可以是相同或不同，如果相同的話，則該第二保護層31與該第一保護層26間之界面不明顯，使得其看起來僅有一層。

每一側面電極27係位於該基板21之側面212、該正面電極22之外側面223、該背面電極23之外側面232及該障壁層30之外側面302上，用以電性連接該正面電極22、該障壁層30及該背面電極23。

該至少一鍍層係覆蓋該等障壁層30、該等背面電極23及該等側面電極27。在其他應用中，如果每一障壁層30之面積小於每一正面電極22之面積，則該鍍層更覆蓋該等正面電極22。在本實施例中，該至少一鍍層係包含一第一鍍層28及一第二鍍層29。該第一鍍層28係覆蓋該等障壁層30、該背面電極23及該側面電極27。在其他應用中，如果該等障壁層30並未完全覆蓋每一正面電極22之上表面(即該障壁層30之寬度小於該正面電極22之寬度)，而顯露部分該正面電極22，此時該第一鍍層28會更覆蓋到該顯露之正面電極22。在本實施例中，該第一鍍層28之材質係為鎳，其係與該等障壁層30之材質相同，因此該等第一鍍層28與該等障壁層30間之界面不明顯，使得其看起來僅有一層。該第二鍍層29係覆蓋該第一鍍層28。在本實施例中，該第二鍍層29之材質係為錫。

本發明優點在於增加具有抗硫化及抗腐蝕能力的該等障壁層30，其能有效地保護該等正面電極22，不受硫氣或其他具有腐蝕性的氣體影響，可改善習知晶片電阻器1容易因環境影響而改變電阻值或甚至造成開路而使系統失效的缺點。此外，本發明之製程係先形成該第一保護層26，再形成該等障壁層30，之後再形成該第二保護層31，最後才形成該鍍層(該第一鍍層28及該第二鍍層29)。因此，外界具有腐蝕性的氣體無法直接經由該第二保護層31與該第一鍍層28及該第二鍍層29之界面滲透到該等正面電極22。

參考圖4，顯示本發明晶片電阻器之第二實施例之剖視示意圖。該晶片電阻器3係為薄膜晶片電阻器(Thin Film Chip Resistor)，其與該第一實施例之晶片電阻器2(圖3k)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例之不同處在於本實施例之該晶片電阻器3少了該內部保護層25，因此該第一保護層26係直接覆蓋於該電阻層24上。此外，本實施例之製造方法中，係先形成該等正面電極22於該基板21之正面213。之後，再形成該電阻層24。亦即在圖2之流程中，步驟S202之後先進行步驟S204，再進行步驟S203，因此該電阻層24係延伸至該正面電極22上，使得該電阻層24之端部241係搭接於該正面電極22之內端部221上。

惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。

1．．．習知晶片電阻器

2．．．本發明之晶片電阻器之第一實施例

3．．．本發明之晶片電阻器之第二實施例

11．．．基板

12．．．正面電極

13．．．背面電極

14．．．電阻層

15．．．第一保護層

16．．．第二保護層

17．．．側面電極

18．．．第一鍍層

19．．．第二鍍層

21．．．基板

22．．．正面電極

23．．．背面電極

24．．．電阻層

25．．．內部保護層

26．．．第一保護層

27．．．側面電極

28．．．第一鍍層

29．．．第二鍍層

30．．．障壁層

31．．．第二保護層

111．．．基板之背面

112．．．基板之側面

113．．．基板之正面

121．．．正面電極之內側面

122．．．正面電極之外側面

123．．．正面電極之內端部

132．．．背面電極之外側面

211．．．基板之背面

212．．．基板之側面

213．．．基板之正面

221．．．正面電極之內端部

223．．．正面電極之外側面

231．．．背面電極之內側面

232．．．背面電極之外側面

241．．．電阻層之端部

302．．．障壁層之外側面

圖1顯示習知晶片電阻器之剖視示意圖；

圖2顯示本發明之晶片電阻器之第一實施例之製造方法之流程示意圖；

圖3a至3k顯示本發明之晶片電阻器之第一實施例之製造方法之各個製程步驟之剖視示意圖；及

圖4顯示本發明晶片電阻器之第二實施例之剖視示意圖。

2．．．本發明之晶片電阻器之第一實施例

21．．．基板

22．．．正面電極

23．．．背面電極

24．．．電阻層

25．．．內部保護層

26．．．第一保護層

27．．．側面電極

28．．．第一鍍層

29．．．第二鍍層

30．．．障壁層

31．．．第二保護層

211．．．基板之背面

212．．．基板之側面

213．．．基板之正面

221．．．正面電極之內端部

223．．．正面電極之外側面

231．．．背面電極之內側面

232．．．背面電極之外側面

241．．．電阻層之端部

302．．．障壁層之外側面

Claims (28)

1. 一種晶片電阻器，包括：一基板，具有一背面、二側面及一正面；二背面電極，係相間隔地位於該基板之背面上，每一背面電極具有一外側面；一電阻層，位於該基板之正面，且具有二端部；二正面電極，係相間隔地位於該基板之正面上，每一正面電極具有一外側面及一內端部，且該正面電極之內端部係搭接於該電阻層之端部上；一第一保護層，位於該電阻層上方，且覆蓋部分該等正面電極；二障壁層，位於該等正面電極上，且覆蓋部分該第一保護層；一第二保護層，位於該第一保護層上，且覆蓋部分該等障壁層；二側面電極，每一側面電極係位於該基板之側面、該正面電極之外側面、該障壁層之外側面及該背面電極之外側面上，用以電性連接該正面電極、該障壁層及該背面電極；及至少一鍍層，覆蓋該等障壁層、該等背面電極及該等側面電極。
2. 如請求項1之晶片電阻器，更包括一內部保護層，位於該電阻層上，且覆蓋部分該等正面電極，該第一保護層係覆蓋該內部保護層。
3. 如請求項2之晶片電阻器，其中該內部保護層之材質係為玻璃。
4. 如請求項1之晶片電阻器，其中每一障壁層具有一外側面，該側面電極更形成在該障壁層之外側面。
5. 如請求項1之晶片電阻器，其中該等障壁層之材質係選自由鎳、鈀、鉑、金、鎳-鉻、鎳-硼、鎳-磷及其組合物所組成之群。
6. 如請求項1之晶片電阻器，其中該等障壁層之材質係與該至少一鍍層之材質相同。
7. 如請求項1之晶片電阻器，其中該第一保護層之材質係與該第二保護層之材質相同。
8. 如請求項1之晶片電阻器，其中該至少一鍍層包括一第一鍍層及一第二鍍層，該第一鍍層係覆蓋該等障壁層、該等背面電極及該等側面電極，該第二鍍層係覆蓋該第一鍍層。
9. 如請求項8之晶片電阻器，其中該等障壁層之材質係與該第一鍍層之材質相同。
10. 一種晶片電阻器之製造方法，包括以下步驟：(a)提供一基板，該基板具有一背面、二側面及一正面；(b)形成二個背面電極於該基板之背面，該等背面電極係相間隔，且每一背面電極具有一外側面；(c)形成一電阻層於該基板之正面之中間區域；(d)形成二個正面電極於該基板之正面，該等正面電極 係相間隔，每一正面電極具有一外側面；(e)形成一第一保護層於該電阻層上方，該第一保護層係覆蓋部分該等正面電極；(f)形成二個障壁層於該等正面電極上，該障壁層係覆蓋部分該等第一保護層；(g)形成一第二保護層於該第一保護層上，該第二保護層係覆蓋部分該等障壁層；(h)形成二個側面電極，每一側面電極係形成在該基板之側面、該正面電極之外側面、該障壁層之外側面及該背面電極之外側面上，用以電性連接該正面電極、該障壁層及該背面電極；及(i)形成至少一鍍層以覆蓋該等障壁層、該等背面電極及該等側面電極，以形成一晶片電阻器。
11. 如請求項10之製造方法，其中該等背面電極、該電阻層及該等正面電極係以印刷方式形成。
12. 如請求項10之製造方法，其中該步驟(d)之後更包括一形成一內部保護層於該電阻層上之步驟，該內部保護層覆蓋部分該等正面電極，且在該步驟(e)中該第一保護層係覆蓋該內部保護層。
13. 如請求項10之製造方法，其中該步驟(c)中該電阻層具有二端部，該步驟(d)中每一正面電極更具有一內端部，且該步驟(d)係於該步驟(c)之後進行，使得該正面電極之內端部係搭接於該電阻層之端部上。
14. 如請求項10之製造方法，其中該步驟(c)中該電阻層具有 二端部，該步驟(d)中每一正面電極更具有一內端部，且該步驟(b)之後先進行該步驟(d)，再進行該步驟(c)，使得該電阻層之端部係搭接於該正面電極之內端部上。
15. 如請求項10之製造方法，其中該步驟(f)中該等障壁層係以電鍍方式形成。
16. 如請求項10之製造方法，其中該等障壁層之材質係選自由鎳、鈀、鉑、金、鎳-鉻、鎳-硼、鎳-磷及其組合物所組成之群。
17. 如請求項10之製造方法，其中該等障壁層之材質係與該至少一鍍層之材質相同。
18. 如請求項10之製造方法，其中該步驟(i)係包括一形成一第一鍍層以覆蓋該等障壁層、該等背面電極及該等側面電極之步驟，以及一形成一第二鍍層以覆蓋該第一鍍層之步驟。
19. 如請求項18之製造方法，其中該等障壁層之材質係與該第一鍍層之材質相同。
20. 一種晶片電阻器，包括：一基板，具有一背面、二側面及一正面；二背面電極，係相間隔地位於該基板之背面上，每一背面電極具有一外側面；一電阻層，位於該基板之正面，且具有二端部；二正面電極，係相間隔地位於該基板之正面上，每一正面電極具有一外側面及一內端部，且該電阻層之端部係搭接於該正面電極之內端部上； 一第一保護層，位於該電阻層上方，且覆蓋部分該等正面電極；二障壁層，位於該等正面電極上，且覆蓋部分該第一保護層；一第二保護層，位於該第一保護層上，且覆蓋部分該等障壁層；二側面電極，每一側面電極係位於該基板之側面、該正面電極之外側面、該障壁層之外側面及該背面電極之外側面上，用以電性連接該正面電極、該障壁層及該背面電極；及至少一鍍層，覆蓋該等障壁層、該等背面電極及該等側面電極。
21. 如請求項20之晶片電阻器，更包括一內部保護層，位於該電阻層上，且覆蓋部分該等正面電極，該第一保護層係覆蓋該內部保護層。
22. 如請求項21之晶片電阻器，其中該內部保護層之材質係為玻璃。
23. 如請求項20之晶片電阻器，其中每一障壁層具有一外側面，該側面電極更形成在該障壁層之外側面。
24. 如請求項20之晶片電阻器，其中該等障壁層之材質係選自由鎳、鈀、鉑、金、鎳-鉻、鎳-硼、鎳-磷及其組合物所組成之群。
25. 如請求項20之晶片電阻器，其中該等障壁層之材質係與該至少一鍍層之材質相同。
26. 如請求項20之晶片電阻器，其中該第一保護層之材質係與該第二保護層之材質相同。
27. 如請求項20之晶片電阻器，其中該至少一鍍層包括一第一鍍層及一第二鍍層，該第一鍍層係覆蓋該等障壁層、該等背面電極及該等側面電極，該第二鍍層係覆蓋該第一鍍層。
28. 如請求項27之晶片電阻器，其中該等障壁層之材質係與該第一鍍層之材質相同。