JP6732459B2 - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP6732459B2
JP6732459B2 JP2016012067A JP2016012067A JP6732459B2 JP 6732459 B2 JP6732459 B2 JP 6732459B2 JP 2016012067 A JP2016012067 A JP 2016012067A JP 2016012067 A JP2016012067 A JP 2016012067A JP 6732459 B2 JP6732459 B2 JP 6732459B2
Authority
JP
Japan
Prior art keywords
electrode
chip resistor
protective layer
protective film
surface electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016012067A
Other languages
English (en)
Other versions
JP2016171306A (ja
Inventor
高徳 篠浦
高徳 篠浦
渉 今橋
渉 今橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US15/044,671 priority Critical patent/US9997281B2/en
Priority to CN201610091865.2A priority patent/CN105913986B/zh
Publication of JP2016171306A publication Critical patent/JP2016171306A/ja
Priority to US15/977,143 priority patent/US10453593B2/en
Priority to US16/570,447 priority patent/US10832837B2/en
Application granted granted Critical
Publication of JP6732459B2 publication Critical patent/JP6732459B2/ja
Priority to US17/039,041 priority patent/US11189403B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、各種電子機器に使用されるチップ抵抗器およびその製造方法に関する。
チップ抵抗器の電極の一部を構成する内部電極(上面電極、裏面電極および側面電極)には、主にAgが含まれている。チップ抵抗器が使用される電子機器の周辺環境に硫化ガス(H2S、SO2など)が存在する場合、前記内部電極は硫化ガスと化合して、黒色の硫化銀(Ag2S)を生成する。硫化銀は、電気絶縁性を有するため、前記内部電極の硫化が進展すると前記内部電極が断線する、すなわちチップ抵抗器の電極が断線するおそれがある。
こうした事情から、たとえば特許文献1に開示されているように、前記内部電極のうち、上面電極の材質をAg−Pd合金としたチップ抵抗器が従来から存在する。Ag−Pd合金は、耐硫化性能に優れた材質であるものの、高価であるため、経済性に劣るというデメリットを有する。
そこで、同じく特許文献1には、前記内部電極の上面電極の上面に、Agなどの金属粒子と炭素粒子を含むエポキシ樹脂からなる再上面電極をさらに備えたチップ抵抗器が開示されている。前記再上面電極は、上面電極よりも硫化し難い電極であるとともに、Ag−Pd合金からなる電極よりも安価である。したがって、前記再上面電極を備えたチップ抵抗器は、耐硫化性能を有しつつ、経済性に有利というメリットを有する。
ここで、前記再上面電極を備えたチップ抵抗器は、前記再上面電極を覆うNiめっき層(中間電極)を備える。前記再上面電極は炭素粒子を含み、炭素粒子の含有量が多いほど、前記再上面電極の耐硫化性能が向上する。ただし、炭素粒子の含有量が任意の量を超えると、Niめっき層と前記再上面電極との付着力が低下し、Niめっき層が剥離する場合がある。Niめっき層が剥離すると、硫化ガスが前記内部電極(上面電極および側面電極)まで進入し、前記内部電極の硫化の進展によりチップ抵抗器の電極が断線するという懸念がある。
また、一般的には、特許文献2に開示されているチップ抵抗器のように、抵抗体の表面がエポキシ樹脂を含むペーストからなる保護膜により覆われている。
チップ抵抗器の使用状態によっては、前記内部電極を覆うNiめっき層(中間電極)の温度が著しく上昇する。このとき、前記Niめっき層の先端部(平面視における前記Niめっき層と前記保護膜との境界部)に熱衝撃が生じる場合がある。該熱衝撃が前記保護膜に作用すると、前記保護膜に亀裂が発生する。該亀裂が前記内部電極に向かって進展すると、前記内部電極が露出する。このとき、チップ抵抗器が使用される電子機器の周辺環境に硫化ガスが存在する場合、先述のとおり前記内部電極は硫化ガスと化合して、チップ抵抗器の電極が断線するおそれがある。
特開2013−258292号公報 特開2012−151195号公報
本発明は先述した事情に鑑み、コストを抑えつつ、耐硫化性能の向上を図ったチップ抵抗器およびその製造方法を提供することをその課題とする。また、本発明は先述した事情に鑑み、電極に発生した熱衝撃によって保護膜に亀裂が進展しても、硫化による該電極の断線を防止することができるチップ抵抗器およびその製造方法を提供することをその課題とする。
本発明の第1の側面によって提供されるチップ抵抗器は、互いに反対側を向く搭載面および実装面を有した基板と、前記基板の前記搭載面の両端に配置された一対の上面電極と、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に配置された部分と、前記基板の厚さ方向視において前記搭載面および前記実装面に重なる部分とを有し、かつ前記上面電極と導通している側面電極と、前記基板の前記搭載面において、前記一対の上面電極の間に搭載された抵抗体と、前記側面電極を覆う中間電極と、前記中間電極を覆う外部電極と、を備えるチップ抵抗器であって、前記上面電極と前記中間電極との間に位置し、かつ前記上面電極および前記側面電極に接して配置されている、前記上面電極よりも硫化し難い特性を有した第1保護層と、前記第1保護層と前記中間電極との間に位置し、かつ前記第1保護層、前記側面電極および前記中間電極に接して配置されている、導電性を有した第2保護層と、を有することを特徴としている。
本発明の好ましい実施の形態においては、前記第1保護層は、炭素粒子を含む。
本発明の好ましい実施の形態においては、前記第1保護層は、電気絶縁体である。
本発明の好ましい実施の形態においては、前記第2保護層は、Agを含む。
本発明の好ましい実施の形態においては、前記側面電極は、Ni−Cr合金からなる。
本発明の好ましい実施の形態においては、前記基板の前記実装面の両端に配置された一対の裏面電極をさらに備え、前記側面電極は、前記裏面電極と導通している。
本発明の好ましい実施の形態においては、前記裏面電極は、前記中間電極に覆われている。
本発明の好ましい実施の形態においては、前記基板は、電気絶縁体である。
本発明の好ましい実施の形態においては、前記基板は、アルミナからなる。
本発明の好ましい実施の形態においては、前記抵抗体の平面視形状は、サーペンタイン状である。
本発明の好ましい実施の形態においては、前記抵抗体は、RuO2またはAg−Pd合金を含む。
本発明の好ましい実施の形態においては、前記抵抗体を貫通するトリミング溝が、前記抵抗体に形成されている。
本発明の好ましい実施の形態においては、前記中間電極および前記外部電極は、めっき層からなる。
本発明の好ましい実施の形態においては、前記中間電極は、Niめっき層からなる。
本発明の好ましい実施の形態においては、前記外部電極は、Snめっき層からなる。
本発明の好ましい実施の形態においては、前記抵抗体と、前記上面電極の一部と、を覆う保護膜をさらに備える。
本発明の好ましい実施の形態においては、前記第1保護層の一部が、前記保護膜に覆われている。
本発明の好ましい実施の形態においては、前記保護膜は、下部保護膜および上部保護膜を有する。
本発明の好ましい実施の形態においては、前記下部保護膜は、ガラスを含む。
本発明の好ましい実施の形態においては、前記上部保護膜は、エポキシ樹脂を含む。
本発明の第2の側面によって提供されるチップ抵抗器の製造方法は、互いに反対側を向く搭載面および実装面を有したシート状基板を用意し、前記シート状基板の前記搭載面に、互いに離間した一対の領域を有する上面電極を形成する工程と、前記シート状基板の前記搭載面のうち、前記一対の領域に挟まれた領域に、前記上面電極と導通する抵抗体を搭載する工程と、前記上面電極の上面に、前記上面電極よりも硫化し難い特性を有した第1保護層を形成する工程と、前記第1保護層の上面に、導電性を有した第2保護層を形成する工程と、前記シート状基板を複数の帯状基板に分割する工程と、前記帯状基板の長手方向の両端に沿って位置する側面、前記搭載面および前記実装面に、前記上面電極と導通し、かつ前記第1保護層および前記第2保護層に接する側面電極を形成する工程と、前記側面電極および前記第2保護層を覆う中間電極と、前記中間電極を覆う外部電極と、をそれぞれ形成する工程と、を備えることを特徴としている。
本発明の好ましい実施の形態においては、前記第1保護層を形成する工程では、印刷を用いた手法により、前記第1保護層が形成される。
本発明の好ましい実施の形態においては、前記第2保護層を形成する工程では、印刷を用いた手法により、前記第2保護層が形成される。
本発明の好ましい実施の形態においては、前記側面電極を形成する工程では、物理蒸着により、前記側面電極が形成される。
本発明の好ましい実施の形態においては、前記物理蒸着は、スパッタリング法である。
本発明の好ましい実施の形態においては、前記抵抗体を搭載する工程では、印刷を用いた手法により、または物理蒸着およびフォトリソグラフィを用いた手法により、前記抵抗体が搭載される。
本発明の好ましい実施の形態においては、前記中間電極と、前記外部電極と、をそれぞれ形成する工程の前に、前記帯状基板を複数の個片に分割する工程をさらに備える。
本発明の好ましい実施の形態においては、前記中間電極と、前記外部電極と、をそれぞれ形成する工程では、めっきにより、前記中間電極と前記外部電極とがそれぞれ形成される。
本発明の好ましい実施の形態においては、前記シート状基板の前記実装面に、互いに離間した一対の領域を有する裏面電極を形成する工程をさらに備える。
本発明の好ましい実施の形態においては、前記抵抗体に、前記抵抗体を貫通するトリミング溝を形成する工程をさらに備える。
本発明の好ましい実施の形態においては、前記抵抗体と、前記上面電極および前記第1保護層のそれぞれの一部と、を覆う保護膜を形成する工程をさらに備える。
本発明の好ましい実施の形態においては、前記保護膜を形成する工程では、下部保護膜を形成する工程と、上部保護膜を形成する工程と、を含む。
本発明の第3の側面によって提供されるチップ抵抗器は、互いに反対側を向く搭載面および実装面を有した基板と、前記基板の前記搭載面の両端に配置された一対の上面電極と、前記基板の前記搭載面において、前記一対の上面電極の間に搭載された抵抗体と、前記抵抗体と前記上面電極の一部とを覆う保護膜と、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に配置された部分と、前記基板の平面視において前記搭載面および前記実装面に重なる部分とを有し、かつ前記上面電極と導通している側面電極と、前記側面電極を覆う中間電極と、前記中間電極を覆う外部電極と、を備えるチップ抵抗器であって、前記保護膜は、互いに積層された下部保護膜および上部保護膜を有し、前記下部保護膜は、前記上部保護膜よりも熱衝撃に強い材質からなり、前記上面電極の一部が、前記下部保護膜に覆われていることを特徴としている。
本発明の好ましい実施の形態においては、前記上面電極および前記上部保護膜のそれぞれの一部ずつが、前記側面電極に覆われている。
本発明の好ましい実施の形態においては、前記上面電極の上面の少なくとも一部を覆う、前記上面電極よりも硫化し難い特性を有した保護層をさらに備え、前記保護層の少なくとも一部が前記側面電極に覆われている。
本発明の好ましい実施の形態においては、前記保護層の一部が、前記上部保護膜に覆われている。
本発明の好ましい実施の形態においては、前記保護層は、炭素粒子を含む。
本発明の好ましい実施の形態においては、前記保護層は、電気絶縁体である。
本発明の好ましい実施の形態においては、前記下部保護膜は、ガラスを含む。
本発明の好ましい実施の形態においては、前記上部保護膜は、エポキシ樹脂を含む。
本発明の好ましい実施の形態においては、前記側面電極は、Ni―Cr合金からなる。
本発明の好ましい実施の形態においては、前記基板の前記実装面の両端に配置された一対の裏面電極をさらに備え、前記側面電極は、前記裏面電極と導通している。
本発明の好ましい実施の形態においては、前記裏面電極は、前記中間電極に覆われている。
本発明の好ましい実施の形態においては、前記基板は、電気絶縁体である。
本発明の好ましい実施の形態においては、前記基板は、アルミナからなる。
本発明の好ましい実施の形態においては、前記抵抗体を貫通するトリミング溝が、前記抵抗体に形成されている。
本発明の好ましい実施の形態においては、前記中間電極および前記外部電極は、めっき層からなる。
本発明の好ましい実施の形態においては、前記中間電極は、Niめっき層からなる。
本発明の好ましい実施の形態においては、前記外部電極は、Snめっき層からなる。
本発明の第4の側面によって提供されるチップ抵抗器の製造方法は、互いに反対側を向く搭載面および実装面を有したシート状基板を用意し、前記シート状基板の前記搭載面に、互いに離間した一対の領域を有する上面電極を形成する工程と、前記シート状基板の前記搭載面のうち、前記一対の領域に挟まれた領域に、前記上面電極と導通する抵抗体を搭載する工程と、前記抵抗体と、前記上面電極の一部とを覆う下部保護膜を形成する工程と、前記下部保護膜を覆う上部保護膜を形成する工程と、前記シート状基板を複数の帯状基板に分割する工程と、前記帯状基板の長手方向の両端に沿って位置する側面、前記搭載面および前記実装面に、前記上面電極と導通する側面電極を形成する工程と、前記側面電極を覆う中間電極と、前記中間電極を覆う外部電極とをそれぞれ形成する工程と、を備えることを特徴としている。
本発明の好ましい実施の形態においては、前記側面電極を形成する工程では、前記上面電極および前記上部保護膜のそれぞれの一部ずつが、前記側面電極に覆われることにより、前記側面電極が形成される。
本発明の好ましい実施の形態においては、前記上面電極の上面の少なくとも一部を覆う、前記上面電極よりも硫化し難い特性を有した保護層を形成する工程をさらに備える。
本発明の好ましい実施の形態においては、前記保護層を形成する工程では、印刷を用いた手法により、前記保護層が形成される。
本発明の好ましい実施の形態においては、前記側面電極を形成する工程では、前記保護層の少なくとも一部が前記側面電極に覆われることにより、前記側面電極が形成される。
本発明の好ましい実施の形態においては、前記上部保護膜を形成する工程では、前記保護層の一部が前記上部保護膜に覆われることにより、前記上部保護膜が形成される。
本発明の好ましい実施の形態においては、前記下部保護膜を形成する工程では、印刷を用いた手法により、前記下部保護膜が形成される。
本発明の好ましい実施の形態においては、前記上部保護膜を形成する工程では、印刷を用いた手法により、前記上部保護膜が形成される。
本発明の好ましい実施の形態においては、前記側面電極を形成する工程では、物理蒸着により、前記側面電極が形成される。
本発明の好ましい実施の形態においては、前記物理蒸着は、スパッタリング法である。
本発明の好ましい実施の形態においては、前記中間電極と、前記外部電極とをそれぞれ形成する工程では、めっきにより、前記中間電極と前記外部電極とがそれぞれ形成される。
本発明の好ましい実施の形態においては、前記中間電極と、前記外部電極とをそれぞれ形成する工程の前に、前記帯状基板を複数の個片に分割する工程をさらに備える。
本発明の好ましい実施の形態においては、前記シート状基板の前記実装面に、互いに離間した一対の領域を有する裏面電極を形成する工程をさらに備える。
本発明の好ましい実施の形態においては、前記抵抗体に、前記抵抗体を貫通するトリミング溝を形成する工程をさらに備える。
本発明にかかるチップ抵抗器は、上面電極と中間電極との間に位置し、かつ前記上面電極および側面電極に接して配置されている第1保護層を有する。よって、前記上面電極は、前記第1保護層に覆われた構成となっている。前記第1保護層は、前記上面電極よりも硫化し難い特性を有する。したがって、前記第1保護層によって、前記上面電極の硫化が防止され、前記上面電極の断線が回避される。また、本発明にかかるチップ抵抗器は、前記第1保護層とあわせて、前記第1保護層と前記中間電極との間に位置し、かつ前記第1保護層、前記側面電極および前記中間電極に接して配置されている第2保護層を有する。前記第1保護層は、導電性を有した前記第2保護層および前記側面電極に覆われた構成となっている。よって、前記中間電極は、前記第1保護層に接しない構成となっている。したがって、前記中間電極を構成するめっき層の剥離を回避することができる。以上より、前記第1保護層および前記第2保護層を備えることにより、チップ抵抗器のコストを抑えつつ、耐硫化性能の向上を図ることが可能となる。
また、本発明にかかるチップ抵抗器は、互いに積層された下部保護膜および上部保護膜を有し、上面電極の一部が前記下部保護膜に覆われた構成となっている。前記下部保護膜は、前記上部保護膜よりも熱衝撃に強い材質からなる。このため、中間電極および外部電極であるめっき層の先端部(平面視における前記めっき層と前記上部保護膜との境界部)に生じた熱衝撃によって前記上部保護膜に亀裂が発生しても、前記下部保護膜によって該亀裂の進展が抑止される。ゆえに、該亀裂によって前記上面電極が露出しなくなるため、チップ抵抗器の周辺において発生した硫化ガスが、該亀裂を介して前記上面電極まで進入しなくなる。したがって、電極に生じた熱衝撃によって前記上部保護膜に亀裂が発生しても、硫化による該電極の断線を防止することができる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態にかかるチップ抵抗器を示す平面図である。 図1のII−II線に沿う断面図である。 図2の一部を拡大した部分拡大断面図である。 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図1のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 図1のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 図1のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 図1のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 本発明の第2実施形態にかかるチップ抵抗器を示す平面図である。 図16のXVII−XVII線に沿う断面図である。 本発明の第3実施形態にかかるチップ抵抗器を示す平面図である。 図18のXIX−XIX線に沿う断面図である。 図19の一部を拡大した部分拡大断面図である。 図18のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図18のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図18のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図18のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図18のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図18のチップ抵抗器の製造方法にかかる工程を示す平面図である。 図18のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 図18のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 図18のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 図18のチップ抵抗器の製造方法にかかる工程を示す斜視図である。 本発明の第4実施形態にかかるチップ抵抗器を示す平面図である。 図31のXXXII−XXXII線に沿う断面図である。 図32の一部を拡大した部分拡大断面図である。 図31のチップ抵抗器の製造方法にかかる工程を示す平面図である。
本発明を実施するための形態(以下「実施形態」という。)について、添付図面に基づいて説明する。
〔第1実施形態〕
図1〜図3に基づき、本発明の第1実施形態にかかるチップ抵抗器A1について説明する。図1は、チップ抵抗器A1を示す平面図である。図2は、図1のII−II線に沿う断面図である。図3は、図2の一部を拡大した部分拡大断面図である。なお、図1は、理解の便宜上、後述する中間電極34、外部電極35および保護膜5を省略している。
これらの図に示すチップ抵抗器A1は、各種電子機器の回路基板に表面実装される形式のものである。本実施形態にかかるチップ抵抗器A1は、基板1、抵抗体2、電極3、保護層4および保護膜5を備える。本実施形態においては、チップ抵抗器A1は、平面視矩形状である。本実施形態にかかるチップ抵抗器A1は、いわゆる厚膜(メタルグレーズ皮膜)チップ抵抗器である。
基板1は、図1および図2に示すように、抵抗体2を搭載し、かつチップ抵抗器A1を各種電子機器の回路基板に実装するための部材である。基板1は、電気絶縁体である。本実施形態においては、基板1は、たとえばアルミナ(Al23)からなる。チップ抵抗器A1の使用時に、抵抗体2より発生した熱を外部に放熱しやすくするため、基板1は、熱伝導率が高い材質であることが好ましい。基板1は、搭載面11、実装面12および側面13を有する。本実施形態においては、基板1は、平面視矩形状である。
搭載面11は、図2に示す基板1の上面であり、抵抗体2が搭載される面である。実装面12は、図2に示す基板1の下面であり、チップ抵抗器A1を各種電子機器の回路基板に実装する際に利用される面である。搭載面11と実装面12は、互いに反対側を向いている。側面13は、図1および図2に示すように、搭載面11および実装面12に対し直交し、かつ基板1の長手方向(図1に示す方向X)を向く一対の面である。側面13は、搭載面11と実装面12との間に位置している。
抵抗体2は、電流を制限するまたは電流を検出するなどの機能を果たす素子である。本実施形態においては、抵抗体2の平面視形状は、図1に示す方向Xに延びる帯状である。抵抗体2は、たとえばRuO2またはAg−Pd合金などの金属を含むペーストからなる。本実施形態においては、抵抗体2の平面視形状は帯状であるが、該形状をたとえばサーペンタイン状とするなど、いずれの形状とすることができる。抵抗体2は、トリミング溝21を有する。
トリミング溝21は、図1および図2に示すように、抵抗体2の厚さ方向に貫通する溝である。トリミング溝21により、抵抗体2の長手方向(図1に示す方向X)に沿う側面に開口部が形成される。本実施形態においては、平面視L字状のトリミング溝21が抵抗体2に形成されている。トリミング溝21は、抵抗体2の抵抗値が所要の値となるよう調整するために形成される。
電極3は、図1〜図3に示すように、抵抗体2と導通するとともに、チップ抵抗器A1と各種電子機器の回路基板の配線パターンとを相互接続するための、互いに離間した一対の部材である。電極3は、図1に示す方向Xにおいて抵抗体2を挟んだ両側に配置されている。本実施形態においては、電極3は、上面電極31、裏面電極32、側面電極33、中間電極34および外部電極35を有する。
上面電極31は、図1〜図3に示すように、基板1の搭載面11上の両端に配置された、互いに離間した一対の領域を有する。上面電極31は、平面視矩形状である。また、上面電極31の一部が、搭載面11と抵抗体2との間に挟まれている。したがって、抵抗体2は上面電極31と導通している。上面電極31は、たとえばAgを含むペーストからなる。
裏面電極32は、図1〜図3に示すように、基板1の実装面12上の両端に配置された、互いに離間した一対の領域を有する。裏面電極32の平面視形状は、上面電極31と略同一である(図示略)。裏面電極32は、上面電極31と同じく、たとえばAgを含むペーストからなる。なお、裏面電極32は、省略することができる。
側面電極33は、図1〜図3に示すように、基板1の側面13に配置された、互いに離間した一対の領域を有する。側面電極33は、側面13に加え、上面電極31、裏面電極32および保護層4のそれぞれ一部を覆っている。すなわち、側面電極33は、側面13に配置された部分と、基板1の厚さ方向視において、基板1の搭載面11および実装面12と重なる部分とを有する。側面電極33により、上面電極31と裏面電極32とが互いに導通している。したがって、上面電極31および側面電極33によって、抵抗体2は裏面電極32と導通している。本実施形態においては、側面電極33は、たとえばNi−Cr合金からなる。なお、側面電極33の材質は、導電性を有し、かつ硫化し難い特性を有した金属であれば、いずれでもよい。
中間電極34は、図2および図3に示すように、裏面電極32、側面電極33および保護層4を覆う、互いに離間した一対の部位である。本実施形態においては、中間電極34は、たとえばNiめっき層からなる。中間電極34は、電極3を熱や衝撃から保護する機能を果たす。
外部電極35は、図2および図3に示すように、中間電極34を覆う、互いに離間した一対の部位である。本実施形態においては、外部電極35は、たとえばSnめっき層からなる。外部電極35に半田が付着して、外部電極35が半田と一体化することで、チップ抵抗器A1と各種電子機器の回路基板の配線パターンとが相互接続される。本実施形態においては、中間電極34はNiめっき層からなるため、中間電極34に半田を直接付着させることが困難である。したがって、Snめっき層からなる外部電極35が必要となる。
保護層4は、図1〜図3に示すように、上面電極31の少なくとも一部を覆う、互いに離間した一対の部材である。本実施形態においては、保護層4は、第1保護層41および第2保護層42を有する。保護層4は、上面電極31の硫化を防止する機能を果たす。
第1保護層41は、図2および図3に示す上面電極31の上面に形成された、互いに離間した一対の領域を有する。第1保護層41は、上面電極31よりも硫化し難い特性を有する。また、第1保護層41は、上面電極31と中間電極34との間に位置し、かつ上面電極31および側面電極33に接して配置されている。本実施形態においては、第1保護層41は、たとえばRuなどよりなるガラスおよび金属酸化物と、炭素粒子(カーボンブラック)と、エポキシ樹脂とを含むペーストからなる。この場合、第1保護層41は、導電性を有する。ここで、第1保護層41は、電気絶縁体であってもよい。電気絶縁体である第1保護層41は、たとえばガラスを含むペーストからなる。
第2保護層42は、図2および図3に示す第1保護層41の上面に形成された、互いに離間した一対の領域を有する。第2保護層42は、導電性を有する。また、第2保護層42は、第1保護層41と中間電極34との間に位置し、かつ第1保護層41、側面電極33および中間電極34に接して配置されている。本実施形態においては、第2保護層42は、たとえばAgとエポキシ樹脂とを含むペーストからなる。
保護膜5は、図1〜図3に示すように、抵抗体2を覆い、抵抗体2を外部から保護する機能を果たす部材である。保護膜5は、下部保護膜51および上部保護膜52を有する。下部保護膜51は、抵抗体2の表面(図2に示す抵抗体2の上面)を覆っている。下部保護膜51は、たとえばガラスを含むペーストからなる。上部保護膜52は、基板1の一部と、抵抗体2と、上面電極31の一部とを覆っている。本実施形態においては、第1保護層41の一部が、上部保護膜52に覆われた構造となっている。ここで、上部保護膜52の一部が、第1保護層41に覆われた構造となっていてもよい。上部保護膜52は、たとえばエポキシ樹脂を含むペーストからなる。
次に、図4〜図15に基づき、チップ抵抗器A1の製造方法について説明する。図4〜図11は、チップ抵抗器A1の製造方法にかかる工程を示す平面図である。図12〜図15は、チップ抵抗器A1の製造方法にかかる工程を示す斜視図である。なお、図10〜図15は、理解の便宜上、保護膜5の下部保護膜51を省略している。また、図12および図13は、理解の便宜上、抵抗体2、上面電極31、側面電極33、第1保護層41、第2保護層42および上部保護膜52について、それぞれの厚さを無視している。
最初に、図4に示すように、アルミナからなるシート状基板81を用意する。シート状基板81は、搭載面11および実装面12を有する。搭載面11と実装面12は、互いに反対側を向いている。図4は、シート状基板81の搭載面11を示している。搭載面11においては、図4に示す縦方向に複数の一次分割溝811が、図4に示す横方向に複数の二次分割溝812が碁盤目状に形成されている。一次分割溝811および二次分割溝812は、搭載面11とは反対側の実装面12においても同一本数が形成されている(図示略)。一次分割溝811および二次分割溝812の平面視における位置は、搭載面11および実装面12ともに同一である。一次分割溝811と二次分割溝812とによって形成される区画が、チップ抵抗器A1の基板1に相当する領域である。
次いで、図5に示すように、シート状基板81の搭載面11上に、シート状基板81の一次分割溝811を跨ぐように上面電極31を形成する。あわせて、シート状基板81の実装面12上に、一次分割溝811を跨ぐように裏面電極32を形成する(図示略)。上面電極31および裏面電極32の平面視における位置および大きさは、略同一である。本実施形態においては、上面電極31および裏面電極32は、Agにガラスフリットを含有させたペーストを、搭載面11および実装面12にシルクスクリーンを用いてそれぞれ印刷し、焼成炉により焼成することで形成される。該工程により、互いに離間した一対の領域を有する上面電極31および裏面電極32が、搭載面11および実装面12に形成される。
次いで、図6に示すように、シート状基板81の搭載面11のうち、上面電極31が有する前記一対の領域により挟まれた領域に、上面電極31と導通する抵抗体2を搭載する。本実施形態においては、抵抗体2は、RuO2またはAg−Pd合金などの金属にガラスフリットを含有させたペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで搭載される。
次いで、図7に示すように、上面電極31の上面で、かつ抵抗体2によって挟まれた領域に、上面電極31よりも硫化し難い特性を有した第1保護層41を形成する。本実施形態においては、第1保護層41は、Ruなどよりなるガラスおよび金属酸化物と、炭素粒子と、エポキシ樹脂とを含むペーストを、シルクスクリーンを用いて印刷し、硬化させることで形成される。この場合の第1保護層41は、導電性を有する。第1保護層41を電気絶縁体とする場合は、ガラスを含むペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで形成される。ここで、導電性を有する第1保護層41の形成にあたっては、第1保護層41が抵抗体2に接しないよう、平面視において第1保護層41と抵抗体2との間に隙間を設ける。第1保護層41が抵抗体2に接すると、チップ抵抗器A1の抵抗値が変動するためである。該工程により、上面電極31の一部が第1保護層41に覆われる。
次いで、図8に示すように、第1保護層41の上面に、導電性を有した第2保護層42を形成する。本実施形態においては、第2保護層42は、Agとエポキシ樹脂とを含むペーストを、シルクスクリーンを用いて印刷し、硬化させることで形成される。第2保護層42の形成にあたっては、第2保護層42の抵抗体2に隣接する端部において、第1保護層41が露出するようにする。該工程により、第1保護層41の一部が第2保護層42に覆われる。
次いで、図9に示すように、抵抗体2の表面を覆う下部保護膜51を形成する。本実施形態においては、下部保護膜51は、ガラスを含むペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで形成される。該後工程の後工程である、抵抗体2にトリミング溝21を形成する工程では、該溝をレーザにより形成するため、抵抗体2に熱衝撃が作用するとともに、抵抗体2の微粒子が発生する。そこで、下部保護膜51は、前記熱衝撃を緩和しつつ、前記微粒子が抵抗体2に再付着して、抵抗体2の抵抗値が変動することを防止する機能を果たす。
次いで、図10に示すように、抵抗体2を貫通するトリミング溝21を抵抗体2に形成する。トリミング溝21は、レーザトリミング装置(図示略)により形成される。トリミング溝21の形成手順は次のとおりである。最初に、抵抗体2の長手方向に沿う一対の側面のうち、一方の側面から他方の側面に向かって、抵抗体2を流れる電流の方向に対し直交するように、トリミング溝21を形成する。次いで、抵抗体2の抵抗値が、チップ抵抗器A1の所要の値に近い値まで上昇した後、抵抗体2を流れる電流の方向(抵抗体2の長手方向)と平行になるように、そのまま向きを90°転換してトリミング溝21を形成する。抵抗体2の抵抗値が、チップ抵抗器A1の所要の値になったとき、トリミング溝21の形成を終了する。該工程により、平面視L字状のトリミング溝21が抵抗体2に形成される。なお、トリミング溝21は、抵抗体2の長手方向の両端に、抵抗値測定用のプローブ(図示略)を当接した状態の下で形成される。
次いで、図11に示すように、シート状基板81の搭載面11上に、上部保護膜52を形成する。このとき、抵抗体2に加え、上面電極31および第1保護層41のそれぞれの一部が上部保護膜52に覆われる。なお、第2保護層42は、上部保護膜52に覆われない。本実施形態においては、上部保護膜52は、シート状基板81の二次分割溝812を跨ぐように、シート状基板81の一次分割溝811に沿って延びる複数の帯状に形成される。また、本実施形態においては、上部保護膜52は、エポキシ樹脂を含むペーストを、シルクスクリーンを用いて印刷し、硬化させることで形成される。なお、上部保護膜52は、図9に示す保護膜5の下部保護膜51と同様に、各々の抵抗体2ごとに分離された状態となるように形成してもよい。
次いで、図12に示すように、シート状基板81を、シート状基板81の一次分割溝811で切断し、複数の帯状基板86に分割する。このとき、帯状基板86の長手方向に沿って、側面13が帯状基板86の両側にそれぞれ形成される。
次いで、図13に示すように、帯状基板86の長手方向の両端に沿って位置する側面13と、搭載面11および実装面12のそれぞれ一部とに、側面電極33を形成する。本実施形態においては、側面電極33は、スパッタリング法などによる物理蒸着(PVD:Physical Vapor Deposition)により、Ni−Cr合金を成膜することで形成される。側面電極33の形成にあたっては、側面13と、側面13と直交して配置されている第2保護層42および裏面電極32のそれぞれの表面の一部とが、側面電極33に一体として覆われるようにする(裏面電極32について図示略)。このとき、側面電極33は、第2保護層42、第1保護層41、上面電極31および裏面電極32の側面13に沿ったそれぞれの端部に接する。該工程により、上面電極31と裏面電極32とが、側面電極33によって互いに導通する。
次いで、図14に示すように、帯状基板86を、帯状基板86の二次分割溝812で切断し、複数の個片87に分割する。このとき、側面電極33の形状は、基板1を挟むコの字状となる。また、側面電極33は、第2保護層42および裏面電極32のそれぞれの表面の一部に形成された側面電極33の部位を挟んだ両端に位置する、基板1の搭載面11および実装面12の一部にもそれぞれ形成される(裏面電極32について図示略)。
次いで、図15に示すように、個片87において、裏面電極32、側面電極33および第2保護層42を覆う中間電極34と、中間電極34を覆う外部電極35とをそれぞれ形成する(裏面電極32について図示略)。本実施形態においては、中間電極34はNiめっき、外部電極35はSnめっきによりそれぞれ形成される。該工程により、抵抗体2と導通する一対の電極3が形成される。以上の工程を経ることにより、チップ抵抗器A1が製造される。
次に、チップ抵抗器A1の作用効果について説明する。
本実施形態によれば、チップ抵抗器A1は、上面電極31と中間電極34との間に位置し、かつ上面電極31および側面電極33に接して配置されている第1保護層41を有する。よって、上面電極31の少なくとも一部が、第1保護層41に覆われた構成となっている。第1保護層41は、炭素粒子を含むため、上面電極31よりも硫化し難い特性を有する。したがって、第1保護層41によって、上面電極31の硫化が防止され、上面電極31の断線が回避される。
また、チップ抵抗器A1は、第1保護層41とあわせて、第1保護層41と中間電極34との間に位置し、かつ第1保護層41、側面電極33および中間電極34に接して配置されている第2保護層42を有する。第2保護層42は、Agを含むため導電性を有する。第1保護層41は、第2保護層42と、同じく導電性を有する側面電極33とに覆われた構成となっている。よって、中間電極34は、炭素粒子を含む第1保護層41に接しない構成となっている。したがって、中間電極34であるNiめっき層の剥離を回避することができる。
以上より、炭素粒子を含む上面電極31よりも硫化し難い特性を有した第1保護層41と、Agを含む導電性を有した第2保護層42とを備えることにより、チップ抵抗器A1のコストを抑えつつ、耐硫化性能の向上を図ることが可能となる。
上面電極31などの硫化の要因となる硫化ガスの大半は、チップ抵抗器A1において、中間電極34および外部電極35を構成するめっき層と、保護膜5の上部保護膜52との界面に沿ってチップ抵抗器A1の内部へ進入する。そこで、第1保護層41の一部が上部保護膜52に覆われた構成とすることで、前記界面に沿って進入した前記硫化ガスを遮へいする効果がより大きくなる。なお、第1保護層41が、上部保護膜52の一部を覆う構成であっても、チップ抵抗器A1の耐硫化性能は確保されている。
仮に、前記界面に沿って硫化ガスが進入した場合、Agを含む第2保護層42が優先的に硫化する。すなわち、第2保護層42は、犠牲電極に類似した機能を果たす。また、第2保護層42は、第1保護層41および側面電極33によって上面電極31に接しない構成となっているため、第2保護層42が硫化しても上面電極31は硫化しない。したがって、Agを含む第2保護層42を有することで、チップ抵抗器A1の耐硫化性能をより向上させることが可能となる。
側面電極33の材質を、導電性を有し、かつ硫化し難い特性を有するNi−Cr合金とすることで、側面電極33は硫化しなくなる。よって、側面電極33の断線が回避されるとともに、側面電極33を介した上面電極31の硫化が防止される。また、側面電極33は、スパッタリング法などによる物理蒸着によって形成されることから、側面電極33と接する第1保護層41を電気絶縁体とすることができる。この場合、第1保護層41は、たとえばガラスを含むペーストからなるため、チップ抵抗器A1のコストをより縮減することが可能となる。
〔第2実施形態〕
図16および図17に基づき、本発明の第2実施形態にかかるチップ抵抗器A2について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図16は、チップ抵抗器A2を示す平面図である。図17は、図16のXVII−XVII線に沿う断面図である。なお、図16は、理解の便宜上、中間電極34、外部電極35および保護膜5を省略している。本実施形態においては、チップ抵抗器A2は、平面視矩形状である。
本実施形態にかかるチップ抵抗器A2は、抵抗体2の平面視形状および保護膜5の構成が、チップ抵抗器A1と異なる。本実施形態においては、抵抗体2の平面視形状は、サーペンタイン状である。該形状の抵抗体2は、スパッタリング法などによる物理蒸着によって基板1の搭載面11に抵抗体2を搭載した後、フォトリソグラフィを用いた手法によって形成することができる。この場合、抵抗体2は、たとえばNi−Cr合金などからなる。すなわち、本実施形態にかかるチップ抵抗器A2は、いわゆる薄膜チップ抵抗器である。また、本実施形態においては、保護膜5の下部保護膜51が省略されている。
次に、チップ抵抗器A2の作用効果について説明する。
本実施形態によっても、チップ抵抗器A1と同様に、炭素粒子を含む上面電極31よりも硫化し難い特性を有した第1保護層41と、Agを含む導電性を有した第2保護層42とを備えることにより、チップ抵抗器A2のコストを抑えつつ、耐硫化性能の向上を図ることが可能である。また、抵抗体2の平面視形状をサーペンタイン状とすることで、チップ抵抗器A2の抵抗値を、チップ抵抗器A1よりも相対的に高くするとともに、抵抗値の精度向上を図ることができる。
〔第3実施形態〕
図18〜図20に基づき、本発明の第3実施形態にかかるチップ抵抗器A3について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図18は、チップ抵抗器A3を示す平面図である。図19は、図18のXIX−XIX線に沿う断面図である。図20は、図19の一部を拡大した部分拡大断面図である。なお、図18は、理解の便宜上、中間電極34および外部電極35を省略している。本実施形態にかかるチップ抵抗器A3は、チップ抵抗器A1と同じく、いわゆる厚膜チップ抵抗器である。また、本実施形態においては、チップ抵抗器A3は、平面視矩形状である。
本実施形態のチップ抵抗器A3は、保護層4が省略されていることと、電極3および保護膜5の構成が、チップ抵抗器A1と異なる。
本実施形態にかかる電極3は、チップ抵抗器A1と同様に、上面電極31、裏面電極32、側面電極33、中間電極34および外部電極35を有する。これらのうち、側面電極33、中間電極34および外部電極35の構成が、チップ抵抗器A1と異なる。
側面電極33は、図18〜図20に示すように、基板1の側面13に配置された部位である。側面電極33は、側面13に加え、上面電極31、裏面電極32および上部保護膜52のそれぞれ一部を覆っている。すなわち、側面電極33は、側面13に配置された部分と、基板1の平面視において、基板1の搭載面11および実装面12と重なる部分とを有する。側面電極33により、上面電極31と裏面電極32とが互いに導通している。したがって、上面電極31および側面電極33によって、抵抗体2は裏面電極32と導通している。本実施形態においては、側面電極33は、たとえばNi−Cr合金からなる。なお、側面電極33の材質は、導電性を有し、かつ硫化し難い特性を有した金属であれば、いずれでもよい。
中間電極34は、図19および図20に示すように、裏面電極32と、側面電極33とを覆う部位である。本実施形態においては、中間電極34は、たとえばNiめっき層からなる。
外部電極35は、図19および図20に示すように、中間電極34を覆う部位である。本実施形態においては、外部電極35は、たとえばSnめっき層からなる。
保護膜5は、図18〜図20に示すように、抵抗体2を覆い、抵抗体2を外部から保護する機能を果たす部材である。保護膜5は、下部保護膜51および上部保護膜52を有する。下部保護膜51と上部保護膜52は、互いに積層されている。下部保護膜51および上部保護膜52は、ともに電気絶縁体である。本実施形態にかかる下部保護膜51は、上部保護膜52よりも熱衝撃に強い材質からなる。
下部保護膜51は、抵抗体2を覆う部位である。下部保護膜51は、図19および図20に示す上部保護膜52の下方に位置している。下部保護膜51は、抵抗体2に加え、上面電極31の表面(図19および図20に示す上面電極31の上面)の一部を覆っている。下部保護膜51は、図18に示すように、チップ抵抗器A3の平面視における側面電極33と上部保護膜52との境界部よりも、基板1の側面13に向かって外側に延出した形状となっている。下部保護膜51は、たとえばガラスを含むペーストからなる。
上部保護膜52は、基板1および上面電極31のそれぞれ一部と、抵抗体2を覆う下部保護膜51とを覆う部位である。上部保護膜52は、図19および図20に示す下部保護膜51の上方に位置している。本実施形態においては、上部保護膜52の一部が、側面電極33に覆われた構成となっている。上部保護膜52は、たとえばエポキシ樹脂を含むペーストからなる。
次に、図21〜図30に基づき、チップ抵抗器A3の製造方法について説明する。図21〜図6は、チップ抵抗器A3の製造方法にかかる工程を示す平面図である。図27〜図30は、チップ抵抗器A3の製造方法にかかる工程を示す斜視図である。なお、図27および図28は、理解の便宜上、抵抗体2、上面電極31、側面電極33、下部保護膜51および上部保護膜52について、それぞれの厚さを無視している。
最初に、図21に示すように、アルミナからなるシート状基板81を用意する。シート状基板81は、搭載面11および実装面12を有している。搭載面11および実装面12は、互いに反対側を向いている。図21は、シート状基板81の搭載面11を示している。搭載面11においては、図21に示す縦方向に複数の一次分割溝811が、図21に示す横方向に複数の二次分割溝812が碁盤目状に形成されている。一次分割溝811および二次分割溝812は、実装面12においても搭載面11に形成されている本数と同一本数が形成されている(図示略)。一次分割溝811および二次分割溝812の平面視における位置は、搭載面11および実装面12ともに同一である。一次分割溝811と二次分割溝812とによって形成される区画が、チップ抵抗器A3の基板1となる領域である。
次いで、図22に示すように、シート状基板81の搭載面11上に、シート状基板81の一次分割溝811を跨ぐように上面電極31を形成する。あわせて、シート状基板81の実装面12上に、一次分割溝811を跨ぐように裏面電極32を形成する(図示略)。上面電極31および裏面電極32の平面視における位置は、略同一である。本実施形態においては、上面電極31および裏面電極32は、Agにガラスフリットを含有させたペーストを、搭載面11および実装面12にシルクスクリーンを用いてそれぞれ印刷し、焼成炉により焼成することで形成される。該工程により、互いに離間した一対の領域を有する上面電極31および裏面電極32が、搭載面11および実装面12に形成される。
次いで、図23に示すように、シート状基板81の搭載面11のうち、上面電極31が有する前記一対の領域により挟まれた領域に、上面電極31と導通する抵抗体2を搭載する。本実施形態においては、抵抗体2は、RuO2またはAg−Pd合金などの金属にガラスフリットを含有させたペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで搭載される。
次いで、図24に示すように、抵抗体2の表面を覆う下部保護膜51を形成する。本実施形態においては、下部保護膜51は、ガラスを含むペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで形成される。該工程により、抵抗体2の表面と、上面電極31の一部とが、下部保護膜51に覆われる。
次いで、図25に示すように、抵抗体2を貫通するトリミング溝21を、抵抗体2の各々に形成する。トリミング溝21は、レーザトリミング装置(図示略)により形成される。トリミング溝21の形成手順は、先述した図10に示すチップ抵抗器A1におけるトリミング溝21の形成手順と同一である。該工程により、平面視L字状のトリミング溝21が抵抗体2に形成される。なお、トリミング溝21は、抵抗体2を挟む一対の上面電極31の露出部に、抵抗値測定用のプローブ(図示略)を当接した状態の下で形成される。
次いで、図26に示すように、シート状基板81の搭載面11上に上部保護膜52を形成する。このとき、抵抗体2の表面と上面電極31の一部とを覆う下部保護膜51と、上面電極31の一部とが、上部保護膜52に覆われる。本実施形態においては、上部保護膜52は、シート状基板81の二次分割溝812を跨ぐように、シート状基板81の一次分割溝811に沿って延びる複数の帯状に形成される。また、本実施形態においては、上部保護膜52は、エポキシ樹脂を含むペーストを、シルクスクリーンを用いて印刷し、硬化させることで形成される。なお、上部保護膜52は、図24に示す下部保護膜51と同様に、各々の抵抗体2ごとに分離された状態となるように形成してもよい。
次いで、図27に示すように、シート状基板81を、シート状基板81の一次分割溝811で切断し、複数の帯状基板86に分割する。このとき、帯状基板86の長手方向に沿って、側面13が帯状基板86の両側にそれぞれ形成される。
次いで、図28に示すように、帯状基板86の長手方向の両端に沿って位置する側面13と、搭載面11および実装面12のそれぞれ一部とに、側面電極33を形成する。本実施形態においては、側面電極33は、スパッタリング法などによる物理蒸着により、Ni−Cr合金を成膜することで形成される。側面電極33の形成にあたっては、側面13と、側面13と直交して配置されている上面電極31、裏面電極32および上部保護膜52のそれぞれの表面の一部とが、側面電極33に一体として覆われるようにする(裏面電極32について図示略)。このとき、側面電極33は、上面電極31および裏面電極32の側面13に沿ったそれぞれの端部に接する。該工程により、上面電極31と裏面電極32とが、側面電極33によって互いに導通する。
次いで、図29に示すように、帯状基板86を、帯状基板86の二次分割溝812で切断し、複数の個片87に分割する。このとき、側面電極33の形状は、基板1を挟むコの字状となる。また、側面電極33は、上面電極31および裏面電極32のそれぞれの表面の一部に形成された側面電極33の部分を挟んだ両側に位置する、基板1の搭載面11および実装面12の一部にもそれぞれ形成される。
次いで、図30に示すように、個片87において、裏面電極32および側面電極33を覆う中間電極34と、中間電極34を覆う外部電極35とをそれぞれ形成する(裏面電極32について図示略)。本実施形態においては、中間電極34はNiめっき、外部電極35はSnめっきによりそれぞれ形成される。該工程により、抵抗体2と導通する一対の電極3が形成される。以上の工程を経ることにより、チップ抵抗器A3が製造される。
次に、チップ抵抗器A3の作用効果について説明する。
本実施形態によれば、チップ抵抗器A3は、互いに積層された下部保護膜51および上部保護膜52を有し、上面電極31の一部が下部保護膜51に覆われた構成となっている。下部保護膜51は、上部保護膜52よりも熱衝撃に強い材質からなる。このため、中間電極34および外部電極35であるめっき層の先端部(平面視における前記めっき層と上部保護膜52との境界部)に生じた熱衝撃によって上部保護膜52に亀裂が発生しても、下部保護膜51によって前記亀裂の進展が抑止される。ゆえに、前記亀裂によって上面電極31が露出しなくなるため、チップ抵抗器A3の周辺において発生した硫化ガスが、前記亀裂を介して上面電極31まで進入しなくなる。したがって、電極3に生じた熱衝撃によって上部保護膜52に亀裂が発生しても、硫化による電極3の断線を防止することができる。
側面電極33の材質を、導電性を有し、かつ硫化し難い特性を有するNi−Cr合金とすることで、側面電極33の硫化が抑止される。よって、側面電極33の断線が回避されるとともに、側面電極33を介した上面電極31の硫化が回避される。また、側面電極33は、スパッタリング法などによる物理蒸着によって形成されることから、電気絶縁体である上部保護膜52との付着性能がより向上する。したがって、側面電極33とともに中間電極34であるNiめっき層の剥離が回避されるため、該剥離によって上面電極31の一部が露出し、該露出部が硫化する懸念が解消される。
〔第4実施形態〕
図31〜図33に基づき、本発明の第4実施形態にかかるチップ抵抗器A4について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図31は、チップ抵抗器A4を示す平面図である。図32は、図31のXXXII−XXXII線に沿う断面図である。図33は、図32の一部を拡大した部分拡大断面図である。なお、図31は、理解の便宜上、中間電極34および外部電極35を省略している。本実施形態にかかるチップ抵抗器A4は、チップ抵抗器A1と同じく、いわゆる厚膜チップ抵抗器である。また、本実施形態においては、チップ抵抗器A4は、平面視矩形状である。
本実施形態のチップ抵抗器A4は、保護層4および保護膜5の構成が、チップ抵抗器A1と異なる。
保護層4は、図31〜図33に示すように、上面電極31の上面に形成された、互いに離間した一対の領域を有した部材である。保護層4は、上面電極31よりも硫化し難い特性を有している。本実施形態においては、保護層4は、上面電極31および下部保護膜51の、それぞれの一部を覆っている。なお、保護層4は、下部保護膜51の一部を覆っていなくてもよい。また、本実施形態においては、保護層4の一部ずつが、側面電極33および上部保護膜52のそれぞれに覆われ、かつ基板1の側面13に揃う面において、側面電極33と接している。本実施形態にかかる保護層4は、チップ抵抗器A1の第1保護層41と同じく、たとえばRuなどよりなるガラスおよび金属酸化物と、炭素粒子(カーボンブラック)と、エポキシ樹脂とを含むペーストからなる。この場合、保護層4は導電性を有する。なお、保護層4は、たとえばガラスを含むペーストからなる電気絶縁体であってもよい。
保護膜5は、図31〜図33に示すように、抵抗体2を覆い、抵抗体2を外部から保護する機能を果たす部材である。保護膜5は、下部保護膜51および上部保護膜52を有する。下部保護膜51と上部保護膜52は、互いに積層されている。下部保護膜51および上部保護膜52は、ともに電気絶縁体である。本実施形態にかかる下部保護膜51の材質はチップ抵抗器A3の下部保護膜51と同一であり、上部保護膜52の材質はチップ抵抗器A3の材質と同一である。
下部保護膜51は、抵抗体2を覆う部位である。下部保護膜51は、図32および図33に示す上部保護膜52の下方に位置している。チップ抵抗器A3と同様に、下部保護膜51は、抵抗体2に加え、上面電極31の表面(図32および図33に示す上面電極31の上面)の一部を覆っている。下部保護膜51は、図31に示すように、チップ抵抗器A4の平面視における側面電極33と上部保護膜52との境界部よりも、基板1の側面13に向かって外側に延出した形状となっている。
上部保護膜52は、基板1および保護層4のそれぞれ一部と、抵抗体2を覆う下部保護膜51とを覆う部位である。上部保護膜52は、図32および図33に示す下部保護膜51の上方に位置している。本実施形態においては、上部保護膜52の一部が、側面電極33、中間電極34および外部電極35に接している。
次に、図34に基づき、チップ抵抗器A4の製造方法について説明する。先述したチップ抵抗器A3の製造において、図21および図22に示すシート状基板81を用意し、上面電極31を形成する工程と、図23に示す抵抗体2を搭載する工程と、図24に示す下部保護膜51を形成する工程と、図25に示すトリミング溝21を形成する工程とが、チップ抵抗器A4の製造においても同一である。
図34に示すように、抵抗体2にトリミング溝21を形成した後、上面電極31が露出している部分に、上面電極31よりも硫化し難い特性を有した保護層4を形成する。本実施形態においては、保護層4は、たとえばRuなどよりなるガラスおよび金属酸化物と、炭素粒子と、エポキシ樹脂とを含むペーストを、シルクスクリーンを用いて印刷し、硬化させることで形成される。この場合の保護層4は、導電性を有している。保護層4を電気絶縁体とする場合は、ガラスを含むペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで形成される。該工程により、上面電極31が露出している部分と、下部保護膜51の一部とが、保護層4に覆われる。
次いで、シート状基板81の搭載面11上に上部保護膜52を形成する。このとき、抵抗体2の表面と上面電極31の一部とを覆う下部保護膜51と、保護層4の一部とが、上部保護膜52に覆われる。上部保護膜52の形成方法は、図26に示すチップ抵抗器A3の製造方法にかかる工程における形成方法と同様である。上部保護膜52を形成した後、チップ抵抗器A4が製造されるまでの工程は、チップ抵抗器A3と同一である。
次に、チップ抵抗器A4の作用効果について説明する。
本実施形態によっても、チップ抵抗器A3と同様に、上面電極31の一部が下部保護膜51に覆われた構成とすることにより、電極3に生じた熱衝撃によって上部保護膜52に亀裂が発生しても、硫化による電極3の断線を防止することができる。また、保護層4を備えることにより、上面電極31の上面が、下部保護膜51に加え、保護層4にも覆われた構成となる。保護層4は、上面電極31よりも硫化し難い特性を有している。したがって、チップ抵抗器A4の耐硫化性能を、チップ抵抗器A3よりもさらに向上させることが可能となる。
本発明にかかるチップ抵抗器は、先述した実施形態に限定されるものではない。本発明にかかるチップ抵抗器の各部の具体的な構成は、種々に設計変更自在である。
本発明によって提供されるチップ抵抗器およびその製造方法の技術的構成について、以下に付記する。
[付記1]
互いに反対側を向く搭載面および実装面を有した基板と、
前記基板の前記搭載面の両端に配置された一対の上面電極と、
前記基板の前記搭載面において、前記一対の上面電極の間に搭載された抵抗体と、
前記抵抗体と前記上面電極の一部とを覆う保護膜と、
前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に配置された部分と、前記基板の平面視において前記搭載面および前記実装面に重なる部分とを有し、かつ前記上面電極と導通している側面電極と、
前記側面電極を覆う中間電極と、
前記中間電極を覆う外部電極と、を備えるチップ抵抗器であって、
前記保護膜は、互いに積層された下部保護膜および上部保護膜を有し、
前記下部保護膜は、前記上部保護膜よりも熱衝撃に強い材質からなり、
前記上面電極の一部が、前記下部保護膜に覆われていることを特徴とする、チップ抵抗器。
[付記2]
前記上面電極および前記上部保護膜のそれぞれの一部ずつが、前記側面電極に覆われている、付記1に記載のチップ抵抗器。
[付記3]
前記上面電極の上面の少なくとも一部を覆う、前記上面電極よりも硫化し難い特性を有した保護層をさらに備え、前記保護層の少なくとも一部が前記側面電極に覆われている、付記1に記載のチップ抵抗器。
[付記4]
前記保護層の一部が、前記上部保護膜に覆われている、付記3に記載のチップ抵抗器。
[付記5]
前記保護層は、炭素粒子を含む、付記3または4に記載のチップ抵抗器。
[付記6]
前記保護層は、電気絶縁体である、付記3または4に記載のチップ抵抗器。
[付記7]
前記下部保護膜は、ガラスを含む、付記1ないし6のいずれかに記載のチップ抵抗器。
[付記8]
前記上部保護膜は、エポキシ樹脂を含む、付記1ないし7のいずれかに記載のチップ抵抗器。
[付記9]
前記側面電極は、Ni―Cr合金からなる、付記1ないし8のいずれかに記載のチップ抵抗器。
[付記10]
前記基板の前記実装面の両端に配置された一対の裏面電極をさらに備え、前記側面電極は、前記裏面電極と導通している、付記1ないし9のいずれかに記載のチップ抵抗器。
[付記11]
前記裏面電極は、前記中間電極に覆われている、付記10に記載のチップ抵抗器。
[付記12]
前記基板は、電気絶縁体である、付記1ないし11のいずれかに記載のチップ抵抗器。
[付記13]
前記基板は、アルミナからなる、付記12に記載のチップ抵抗器。
[付記14]
前記抵抗体を貫通するトリミング溝が、前記抵抗体に形成されている、付記1ないし13のいずれかに記載のチップ抵抗器。
[付記15]
前記中間電極および前記外部電極は、めっき層からなる、付記1ないし14のいずれかに記載のチップ抵抗器。
[付記16]
前記中間電極は、Niめっき層からなる、付記15に記載のチップ抵抗器。
[付記17]
前記外部電極は、Snめっき層からなる、付記15に記載のチップ抵抗器。
[付記18]
互いに反対側を向く搭載面および実装面を有したシート状基板を用意し、前記シート状基板の前記搭載面に、互いに離間した一対の領域を有する上面電極を形成する工程と、
前記シート状基板の前記搭載面のうち、前記一対の領域に挟まれた領域に、前記上面電極と導通する抵抗体を搭載する工程と、
前記抵抗体と、前記上面電極の一部とを覆う下部保護膜を形成する工程と、
前記下部保護膜を覆う上部保護膜を形成する工程と、
前記シート状基板を複数の帯状基板に分割する工程と、
前記帯状基板の長手方向の両端に沿って位置する側面、前記搭載面および前記実装面に、前記上面電極と導通する側面電極を形成する工程と、
前記側面電極を覆う中間電極と、前記中間電極を覆う外部電極とをそれぞれ形成する工程と、を備えることを特徴とする、チップ抵抗器の製造方法。
[付記19]
前記側面電極を形成する工程では、前記上面電極および前記上部保護膜のそれぞれの一部ずつが、前記側面電極に覆われることにより、前記側面電極が形成される、付記18に記載のチップ抵抗器の製造方法。
[付記20]
前記上面電極の上面の少なくとも一部を覆う、前記上面電極よりも硫化し難い特性を有した保護層を形成する工程をさらに備える、付記18に記載のチップ抵抗器の製造方法。
[付記21]
前記保護層を形成する工程では、印刷を用いた手法により、前記保護層が形成される、付記20に記載のチップ抵抗器の製造方法。
[付記22]
前記側面電極を形成する工程では、前記保護層の少なくとも一部が前記側面電極に覆われることにより、前記側面電極が形成される、付記20または21に記載のチップ抵抗器の製造方法。
[付記23]
前記上部保護膜を形成する工程では、前記保護層の一部が前記上部保護膜に覆われることにより、前記上部保護膜が形成される、付記22に記載のチップ抵抗器の製造方法。
[付記24]
前記下部保護膜を形成する工程では、印刷を用いた手法により、前記下部保護膜が形成される、付記18ないし23のいずれかに記載のチップ抵抗器の製造方法。
[付記25]
前記上部保護膜を形成する工程では、印刷を用いた手法により、前記上部保護膜が形成される、付記18ないし24のいずれかに記載のチップ抵抗器の製造方法。
[付記26]
前記側面電極を形成する工程では、物理蒸着により、前記側面電極が形成される、付記18ないし25のいずれかに記載のチップ抵抗器の製造方法。
[付記27]
前記物理蒸着は、スパッタリング法である、付記26に記載のチップ抵抗器の製造方法。
[付記28]
前記中間電極と、前記外部電極とをそれぞれ形成する工程では、めっきにより、前記中間電極と前記外部電極とがそれぞれ形成される、付記18ないし27のいずれかに記載のチップ抵抗器の製造方法。
[付記29]
前記中間電極と、前記外部電極とをそれぞれ形成する工程の前に、前記帯状基板を複数の個片に分割する工程をさらに備える、付記28に記載のチップ抵抗器の製造方法。
[付記30]
前記シート状基板の前記実装面に、互いに離間した一対の領域を有する裏面電極を形成する工程をさらに備える、付記18ないし29のいずれかに記載のチップ抵抗器の製造方法。
[付記31]
前記抵抗体に、前記抵抗体を貫通するトリミング溝を形成する工程をさらに備える、付記18ないし30のいずれかに記載のチップ抵抗器の製造方法。
A1,A2,A3,A4:チップ抵抗器
1:基板
11:搭載面
12:実装面
13:側面
2:抵抗体
21:トリミング溝
3:電極
31:上面電極
32:裏面電極
33:側面電極
34:中間電極
35:外部電極
4:保護層
41:第1保護層
42:第2保護層
5:保護膜
51:下部保護膜
52:上部保護膜
81:シート状基板
811:一次分割溝
812:二次分割溝
86:帯状基板
87:個片
X:方向

Claims (30)

  1. 互いに反対側を向く搭載面および実装面を有する基板と、
    前記基板の前記搭載面の両端に配置された一対の上面電極と、
    前記基板の前記搭載面において、前記一対の上面電極の間に搭載された抵抗体と、
    前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に配置された部分と、前記基板の厚さ方向視において前記搭載面および前記実装面に重なる部分とを有し、かつ前記一対の上面電極のいずれかと導通している側面電極と、
    前記側面電極を覆う中間電極と、
    前記中間電極を覆う外部電極と、を備えるチップ抵抗器であって、
    前記一対の上面電極のいずれかと、前記中間電極との間に位置し、かつ当該上面電極に接して配置されているとともに、前記一対の上面電極よりも硫化し難い特性を有する第1保護層と、
    前記第1保護層と前記中間電極との間に位置し、かつ前記第1保護層および前記中間電極に接して配置されるとともに、導電性を有する第2保護層と、をさらに備え
    前記第1保護層は、電気絶縁体であることを特徴とする、チップ抵抗器。
  2. 前記第2保護層は、Agを含む、請求項1に記載のチップ抵抗器。
  3. 前記側面電極は、Ni−Cr合金からなる、請求項1または2に記載のチップ抵抗器。
  4. 前記基板の前記実装面の両端に配置された一対の裏面電極をさらに備え、
    前記側面電極は、前記一対の裏面電極のいずれかと導通している、請求項1ないし3のいずれかに記載のチップ抵抗器。
  5. 前記一対の裏面電極のいずれかは、前記中間電極に覆われている、請求項4に記載のチップ抵抗器。
  6. 前記基板は、電気絶縁体である、請求項1ないし5のいずれかに記載のチップ抵抗器。
  7. 前記基板は、アルミナからなる、請求項に記載のチップ抵抗器。
  8. 前記抵抗体の平面視形状は、サーペンタイン状である、請求項1ないし7のいずれかに記載のチップ抵抗器。
  9. 前記抵抗体は、RuO 2 またはAg−Pd合金を含む、請求項1ないし8のいずれかに記載のチップ抵抗器。
  10. 前記抵抗体を貫通するトリミング溝が、前記抵抗体に形成されている、請求項1ないし9のいずれかに記載のチップ抵抗器。
  11. 前記中間電極および前記外部電極は、めっき層からなる、請求項1ないし10のいずれかに記載のチップ抵抗器。
  12. 前記中間電極は、Niめっき層からなる、請求項11に記載のチップ抵抗器。
  13. 前記外部電極は、Snめっき層からなる、請求項11に記載のチップ抵抗器。
  14. 前記抵抗体と、前記一対の上面電極の各々の一部と、を覆う保護膜をさらに備える、請求項1ないし13のいずれかに記載のチップ抵抗器。
  15. 前記第1保護層の一部が、前記保護膜に覆われている、請求項14に記載のチップ抵抗器。
  16. 前記保護膜は、下部保護膜および上部保護膜を有する、請求項14または15に記載のチップ抵抗器。
  17. 前記下部保護膜は、ガラスを含む、請求項16に記載のチップ抵抗器。
  18. 前記上部保護膜は、エポキシ樹脂を含む、請求項16に記載のチップ抵抗器。
  19. 互いに反対側を向く搭載面および実装面を有するシート状基板を用意し、前記シート状基板の前記搭載面に、互いに離間した一対の領域を有する上面電極を形成する工程と、
    前記シート状基板の前記搭載面のうち、前記一対の領域に挟まれた領域に、前記上面電極と導通する抵抗体を搭載する工程と、
    前記上面電極の上面に、電気絶縁体であり、かつ前記上面電極よりも硫化し難い特性を有する第1保護層を形成する工程と、
    前記第1保護層の上面に、導電性を有する第2保護層を形成する工程と、
    前記シート状基板を複数の帯状基板に分割する工程と、
    前記複数の帯状基板の各々の長手方向の両端に沿って位置する側面、前記搭載面および前記実装面に、前記上面電極と導通する側面電極を形成する工程と、
    前記側面電極および前記第2保護層を覆う中間電極と、前記中間電極を覆う外部電極と、をそれぞれ形成する工程と、を備えることを特徴とする、チップ抵抗器の製造方法。
  20. 前記第1保護層を形成する工程では、印刷を用いた手法により、前記第1保護層が形成される、請求項19に記載のチップ抵抗器の製造方法。
  21. 前記第2保護層を形成する工程では、印刷を用いた手法により、前記第2保護層が形成される、請求項19または20に記載のチップ抵抗器の製造方法。
  22. 前記側面電極を形成する工程では、物理蒸着により、前記側面電極が形成される、請求項19ないし21のいずれかに記載のチップ抵抗器の製造方法。
  23. 前記物理蒸着は、スパッタリング法である、請求項22に記載のチップ抵抗器の製造方法。
  24. 前記抵抗体を搭載する工程では、印刷を用いた手法により、または物理蒸着およびフォトリソグラフィを用いた手法により、前記抵抗体が搭載される、請求項19ないし23のいずれかに記載のチップ抵抗器の製造方法。
  25. 前記中間電極と、前記外部電極と、をそれぞれ形成する工程の前に、前記複数の帯状基板の各々を複数の個片に分割する工程をさらに備える、請求項19ないし24のいずれかに記載のチップ抵抗器の製造方法。
  26. 前記中間電極と、前記外部電極と、をそれぞれ形成する工程では、めっきにより、前記中間電極と前記外部電極とがそれぞれ形成される、請求項25に記載のチップ抵抗器の製造方法。
  27. 前記シート状基板の前記実装面に、互いに離間した一対の領域を有する裏面電極を形成する工程をさらに備える、請求項19ないし26のいずれかに記載のチップ抵抗器の製造方法。
  28. 前記抵抗体に、前記抵抗体を貫通するトリミング溝を形成する工程をさらに備える、請求項19ないし27のいずれかに記載のチップ抵抗器の製造方法。
  29. 前記抵抗体と、前記上面電極および前記第1保護層のそれぞれの一部と、を覆う保護膜を形成する工程をさらに備える、請求項19ないし28のいずれかに記載のチップ抵抗器の製造方法。
  30. 前記保護膜を形成する工程では、下部保護膜を形成する工程と、上部保護膜を形成する工程と、を含む、請求項29に記載のチップ抵抗器の製造方法。
JP2016012067A 2015-02-19 2016-01-26 チップ抵抗器およびその製造方法 Active JP6732459B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/044,671 US9997281B2 (en) 2015-02-19 2016-02-16 Chip resistor and method for manufacturing the same
CN201610091865.2A CN105913986B (zh) 2015-02-19 2016-02-18 片式电阻器及其制造方法
US15/977,143 US10453593B2 (en) 2015-02-19 2018-05-11 Chip resistor and method for manufacturing the same
US16/570,447 US10832837B2 (en) 2015-02-19 2019-09-13 Chip resistor and method for manufacturing the same
US17/039,041 US11189403B2 (en) 2015-02-19 2020-09-30 Chip resistor and method for manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015030590 2015-02-19
JP2015030590 2015-02-19
JP2015045972 2015-03-09
JP2015045972 2015-03-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020093956A Division JP7093382B2 (ja) 2015-02-19 2020-05-29 チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2016171306A JP2016171306A (ja) 2016-09-23
JP6732459B2 true JP6732459B2 (ja) 2020-07-29

Family

ID=56982523

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016012067A Active JP6732459B2 (ja) 2015-02-19 2016-01-26 チップ抵抗器およびその製造方法
JP2020093956A Active JP7093382B2 (ja) 2015-02-19 2020-05-29 チップ抵抗器
JP2022078717A Pending JP2022105204A (ja) 2015-02-19 2022-05-12 チップ抵抗器
JP2023192398A Pending JP2024010234A (ja) 2015-02-19 2023-11-10 チップ抵抗器

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020093956A Active JP7093382B2 (ja) 2015-02-19 2020-05-29 チップ抵抗器
JP2022078717A Pending JP2022105204A (ja) 2015-02-19 2022-05-12 チップ抵抗器
JP2023192398A Pending JP2024010234A (ja) 2015-02-19 2023-11-10 チップ抵抗器

Country Status (1)

Country Link
JP (4) JP6732459B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101853170B1 (ko) 2015-12-22 2018-04-27 삼성전기주식회사 칩 저항기 및 그 제조 방법
JP2017168817A (ja) * 2016-03-15 2017-09-21 ローム株式会社 チップ抵抗器およびその製造方法
WO2019102857A1 (ja) * 2017-11-27 2019-05-31 パナソニックIpマネジメント株式会社 抵抗器
JP7296565B2 (ja) * 2017-11-27 2023-06-23 パナソニックIpマネジメント株式会社 抵抗器
JP7217419B2 (ja) * 2017-11-27 2023-02-03 パナソニックIpマネジメント株式会社 抵抗器
WO2019188584A1 (ja) * 2018-03-28 2019-10-03 パナソニックIpマネジメント株式会社 抵抗器
DE112020000734T5 (de) * 2019-02-07 2021-10-21 Rohm Co., Ltd. Widerstand
DE112020001355T5 (de) * 2019-03-18 2021-12-02 Rohm Co., Ltd. Chip-widerstand
KR102231103B1 (ko) * 2019-12-10 2021-03-23 삼성전기주식회사 저항 소자
JP2022116877A (ja) * 2021-01-29 2022-08-10 Koa株式会社 チップ部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167968B2 (ja) * 1987-10-22 2001-05-21 北陸電気工業株式会社 チップ抵抗器の製造方法
JPH04279005A (ja) * 1991-03-07 1992-10-05 Fuji Xerox Co Ltd 抵抗体
JP2002025802A (ja) 2000-07-10 2002-01-25 Rohm Co Ltd チップ抵抗器
JP2002184602A (ja) * 2000-12-13 2002-06-28 Matsushita Electric Ind Co Ltd 角形チップ抵抗器
JP2002260901A (ja) * 2001-03-01 2002-09-13 Matsushita Electric Ind Co Ltd 抵抗器
JP2004253467A (ja) 2003-02-18 2004-09-09 Rohm Co Ltd チップ抵抗器
JP2004259864A (ja) * 2003-02-25 2004-09-16 Rohm Co Ltd チップ抵抗器
JP2007005373A (ja) * 2005-06-21 2007-01-11 Rohm Co Ltd チップ抵抗器とその製造方法
JP2008135502A (ja) * 2006-11-28 2008-06-12 Taiyosha Electric Co Ltd チップ抵抗器
CN101197202A (zh) 2006-12-04 2008-06-11 广东风华高新科技股份有限公司 一种片式电阻器及其制造方法
JP2009043883A (ja) * 2007-08-08 2009-02-26 Panasonic Corp チップ抵抗器およびジャンパーチップ部品
CN201663023U (zh) * 2010-03-03 2010-12-01 华新科技股份有限公司 具抗硫化电极结构的晶片电阻及晶片排阻

Also Published As

Publication number Publication date
JP2016171306A (ja) 2016-09-23
JP2022105204A (ja) 2022-07-12
JP7093382B2 (ja) 2022-06-29
JP2020150273A (ja) 2020-09-17
JP2024010234A (ja) 2024-01-23

Similar Documents

Publication Publication Date Title
US11189403B2 (en) Chip resistor and method for manufacturing the same
JP6732459B2 (ja) チップ抵抗器およびその製造方法
JP7461422B2 (ja) チップ抵抗器
US7782173B2 (en) Chip resistor
JP7382451B2 (ja) チップ抵抗器
JP7063820B2 (ja) チップ抵抗器およびその製造方法
JP2018074143A (ja) 抵抗素子及び抵抗素子アセンブリ
JP2014135427A (ja) チップ抵抗器
JP3665591B2 (ja) チップ抵抗器
JP2008182128A (ja) チップ抵抗器
WO2020189217A1 (ja) チップ抵抗器
JP2008135502A (ja) チップ抵抗器
KR101883042B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
WO2023074131A1 (ja) チップ抵抗器
JP3867587B2 (ja) チップ抵抗器
CN113826173A (zh) 电阻器
KR20120060541A (ko) 칩 저항기 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200511

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200708

R150 Certificate of patent or registration of utility model

Ref document number: 6732459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250