CN107359033A - 芯片电阻器及其制造方法 - Google Patents

芯片电阻器及其制造方法 Download PDF

Info

Publication number
CN107359033A
CN107359033A CN201710152477.5A CN201710152477A CN107359033A CN 107359033 A CN107359033 A CN 107359033A CN 201710152477 A CN201710152477 A CN 201710152477A CN 107359033 A CN107359033 A CN 107359033A
Authority
CN
China
Prior art keywords
chip resister
mounting surface
layer
substrate
stress relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710152477.5A
Other languages
English (en)
Inventor
米田将记
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN202010091090.5A priority Critical patent/CN111276305A/zh
Publication of CN107359033A publication Critical patent/CN107359033A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/20—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material the resistive layer or coating being tapered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/08—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

本发明提供一种能够缓和因热膨胀的差异所引起的应力而抑制龟裂产生的芯片电阻器及其制造方法。芯片电阻器(A1)具备：基板(1)，具有相互朝向相反侧的搭载面(11)及安装面(12)；一对上表面电极(31)，配置于基板(1)的搭载面(11)的两端；电阻体(2)，在基板(1)的搭载面(11)上搭载于一对上表面电极(31)之间，且分别与一对上表面电极(31)导通；应力缓和层(34)，形成于基板(1)的安装面(12)且具有柔性；一对金属薄膜层(32)，形成于应力缓和层(34)的与基板(1)为相反侧的面；侧面电极(33)，使上表面电极(31)与金属薄膜层(32)导通；以及镀覆层(35)，覆盖侧面电极(33)及金属薄膜层(32)。

Description

芯片电阻器及其制造方法
技术领域
本发明涉及一种芯片电阻器及其制造方法。
背景技术
以往已知的芯片电阻器中，例如存在专利文献1所示的芯片电阻器。该文献所记载的芯片电阻器是在基板的上表面形成电阻体，在基板的下表面的两端分别形成有分别与电阻体的各端部导通的背面电极。背面电极通常由含有Ag的金属釉构成。
芯片电阻器是利用焊料而安装于电路基板。图28是表示将以往的芯片电阻器A100安装于电路基板101的状态的剖视图。在图28中，芯片电阻器A100经由焊料103而安装于电路基板101的配线图案102。如果电路基板101的热膨胀与芯片电阻器A100的基板1的热膨胀的差异大，则在施加温度循环的情况下，存在因热膨胀的差异所引起的应力施加于焊料103，而在焊料103产生龟裂104的情况。尤其是，芯片电阻器A100(基板1)越大，因热膨胀的差异所引起的应力越大，所以产生龟裂104的可能性变高。车载用途等中使用大型(例如3.2mm×1.6mm)芯片电阻器A100，而有产生龟裂104的顾虑。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2015-50234号公报
发明内容
[发明要解决的问题]
本发明鉴于所述情况，课题在于提供一种能够缓和因热膨胀的差异所引起的应力而抑制龟裂产生的芯片电阻器及其制造方法。
[解决问题的技术手段]
本发明的第1方面所提供的芯片电阻器的特征在于具备：基板，具有相互朝向相反侧的搭载面及安装面；一对上表面电极，配置于所述基板的所述搭载面的两端；电阻体，在所述基板的所述搭载面搭载于所述一对上表面电极之间，且分别与所述一对上表面电极导通；应力缓和层，形成于所述基板的所述安装面且具有柔性；金属薄膜层，形成于所述应力缓和层的与所述基板为相反侧的面，且具有在第1方向上隔开的一对区域；一对侧面电极，分别使所述一对上表面电极及所述金属薄膜层的一对区域导通；以及镀覆层，覆盖所述侧面电极及所述金属薄膜层。
在本发明的优选的实施方式中，所述应力缓和层包含硅酮树脂或环氧树脂。
在本发明的优选的实施方式中，所述应力缓和层包含导电性树脂。
在本发明的优选的实施方式中，所述应力缓和层形成于所述基板的所述安装面的整个面。
在本发明的优选的实施方式中，所述应力缓和层具有一对区域，所述一对区域在所述第1方向上相互隔开且分别形成于所述基板的所述安装面的两端。
在本发明的优选的实施方式中，所述金属薄膜层的所述各区域以使所述应力缓和层的所述各区域中在所述第1方向上相互对向的端面露出的方式，覆盖所述应力缓和层的所述各区域的一部分。
在本发明的优选的实施方式中，所述金属薄膜层的所述各区域覆盖所述应力缓和层的所述各区域中在所述第1方向上相互对向的端面。
在本发明的优选的实施方式中，所述金属薄膜层包含Ni-Cr合金。
在本发明的优选的实施方式中，所述金属薄膜层包含溅镀层。
在本发明的优选的实施方式中，所述侧面电极具有形成于位于所述基板的所述搭载面与所述安装面之间的所述基板的侧面的第2溅镀层，且所述溅镀层与所述第2溅镀层一体地形成。
在本发明的优选的实施方式中，所述侧面电极具有配置于位于所述基板的所述搭载面与所述安装面之间的所述基板的侧面的部分、以及沿所述基板的厚度方向观察时与所述搭载面及所述安装面重叠的部分。
在本发明的优选的实施方式中，所述侧面电极包含Ni-Cr合金。
在本发明的优选的实施方式中，所述镀覆层具有镀镍层及镀锡层。
在本发明的优选的实施方式中，所述应力缓和层的厚度为10～50μm。
在本发明的优选的实施方式中，所述基板为电绝缘体。
在本发明的优选的实施方式中，所述基板包含氧化铝。
在本发明的优选的实施方式中，所述电阻体的俯视形状为蛇形。
在本发明的优选的实施方式中，所述电阻体包含RuO2或Ag-Pd合金。
在本发明的优选的实施方式中，所述电阻体具有在厚度方向上贯通的修整槽。
在本发明的优选的实施方式中，还具备覆盖所述电阻体及所述上表面电极的一部分的保护膜。
在本发明的优选的实施方式中，所述保护膜具有下部保护膜及上部保护膜。
在本发明的优选的实施方式中，所述下部保护膜包含玻璃。
在本发明的优选的实施方式中，所述上部保护膜包含环氧树脂。
本发明的第2方面所提供的芯片电阻器的制造方法的特征在于包括如下步骤：准备具有相互朝向相反侧的搭载面及安装面的片状基板，并在所述片状基板的所述搭载面形成相互隔开的一对上表面电极；在所述片状基板的所述搭载面中由所述一对上表面电极所夹着的区域，搭载与所述上表面电极导通的电阻体；在所述安装面形成具有柔性的应力缓和层；在所述应力缓和层的与所述片状基板为相反侧的面形成具有一对区域的金属薄膜层；将所述片状基板分割成以所述一对上表面电极隔开的方向为短边方向的多个带状基板；在沿所述带状基板的长边方向的两端定位的侧面、所述搭载面及所述安装面，形成分别使所述一对上表面电极及所述金属薄膜层的一对区域导通的一对侧面电极；以及形成覆盖所述侧面电极及所述金属薄膜层的镀覆层。
在本发明的优选的实施方式中，在形成所述金属薄膜层的步骤中，通过物理蒸镀而形成所述金属薄膜层。
在本发明的优选的实施方式中，所述物理蒸镀为溅镀法。
在本发明的优选的实施方式中，在搭载所述电阻体的步骤中，通过使用印刷的方法、或者通过使用物理蒸镀及光刻法的方法而搭载所述电阻体。
在本发明的优选的实施方式中，在形成所述镀覆层的步骤之前，还包括将所述带状基板分割成多个单片的步骤。
在本发明的优选的实施方式中，还包括如下步骤：在所述电阻体，形成贯通所述电阻体的修整槽。
在本发明的优选的实施方式中，还包括如下步骤：形成覆盖所述电阻体及所述上表面电极的一部分的保护膜。
[发明效果]
根据本发明，在基板的安装面且在电阻体导通的金属薄膜层与基板之间，形成有具有柔性的应力缓和层。因此，在安装于电路基板的情况下，可通过应力缓和层变形来缓和因基板与电路基板的热膨胀的差所引起的应力，从而抑制龟裂的产生。
另外，由于在应力缓和层与镀覆层之间形成金属薄膜层，所以镀覆层与应力缓和层直接相接的区域变小。因此，即便在应力缓和层包含树脂的情况下，也能够容易地形成镀覆层。
关于本发明的其他特征及优点，通过基于附图在以下进行的详细说明而变得更明确。
附图说明
图1是表示本发明的第1实施方式的芯片电阻器的俯视图。
图2是表示图1的芯片电阻器的仰视图。
图3(a)、(b)是沿图1的II-II线的剖视图、及将一部分放大后的局部放大剖视图。
图4是表示图1的芯片电阻器的制造方法的步骤的俯视图。
图5是表示图1的芯片电阻器的制造方法的步骤的俯视图。
图6是表示图1的芯片电阻器的制造方法的步骤的俯视图。
图7是表示图1的芯片电阻器的制造方法的步骤的俯视图。
图8是表示图1的芯片电阻器的制造方法的步骤的俯视图。
图9是表示图1的芯片电阻器的制造方法的步骤的俯视图。
图10是表示图1的芯片电阻器的制造方法的步骤的仰视图。
图11(a)～(d)是表示图1的芯片电阻器的制造方法的步骤的前视图。
图12是表示图1的芯片电阻器的制造方法的步骤的立体图。
图13是表示图1的芯片电阻器的制造方法的步骤的立体图。
图14(a)、(b)是表示图1的芯片电阻器的制造方法的步骤的立体图及前视图。
图15(a)、(b)是表示图1的芯片电阻器的制造方法的步骤的立体图及前视图。
图16是表示将图1的芯片电阻器安装于电路基板的状态的剖视图。
图17是表示本发明的第2实施方式的芯片电阻器的仰视图。
图18(a)、(b)是表示图17的芯片电阻器的剖视图、及将一部分放大后的局部放大剖视图。
图19(a)～(d)是表示图17的芯片电阻器的制造方法的步骤的前视图。
图20是表示本发明的第3实施方式的芯片电阻器的仰视图。
图21(a)、(b)是表示图20的芯片电阻器的剖视图、及将一部分放大后的局部放大剖视图。
图22是表示图20的芯片电阻器的制造方法的步骤的仰视图。
图23(a)～(d)是表示图20的芯片电阻器的制造方法的步骤的前视图。
图24是表示本发明的第4实施方式的芯片电阻器的仰视图。
图25(a)、(b)是表示图24的芯片电阻器的剖视图、及将一部分放大后的局部放大剖视图。
图26是表示本发明的第5实施方式的芯片电阻器的俯视图。
图27是沿图26的XXVII-XXVII线的剖视图。
图28是表示将以往的芯片电阻器安装于电路基板的状态的剖视图。
具体实施方式
基于附图对用来实施本发明的方式(以下称为“实施方式”)进行说明。
〔第1实施方式〕
基于图1～图3，对本发明的第1实施方式的芯片电阻器A1进行说明。图1是表示芯片电阻器A1的俯视图。图2是表示芯片电阻器A1的仰视图。图3(a)是沿图1的III-III线的剖视图。图3(b)是将图3(a)的一部分放大后的局部放大剖视图。此外，为了方便理解，图1及图2省略了下述的镀覆层35及保护膜5。另外，在这些图中，将芯片电阻器A1的厚度方向(俯视方向)设为z方向、将长边方向设为x方向、将短边方向设为y方向而进行说明(在以下的图中也相同)。
这些图中所示的芯片电阻器A1是表面安装于各种电子机器的电路基板的形式的芯片电阻器。本实施方式的芯片电阻器A1具备基板1、电阻体2、电极3及保护膜5。在本实施方式中，芯片电阻器A1为俯视矩形。本实施方式的芯片电阻器A1为所谓的厚膜(金属釉皮膜)芯片电阻器。
如图1～图3所示那样，基板1是用来搭载电阻体2且将芯片电阻器A1安装于各种电子机器的电路基板的部件。基板1为电绝缘体。在本实施方式中，基板1包含例如氧化铝(Al2O3)。在使用芯片电阻器A1时，为了易于将由电阻体2产生的热散热到外部，基板1优选为热导率高的材质。基板1具有搭载面11、安装面12及侧面13。在本实施方式中，基板1为俯视矩形，且基板1的厚度方向(z方向)的尺寸为100～500μm左右。
搭载面11为图3所示的基板1的上表面，且为搭载电阻体2的面。安装面12为图3所示的基板1的下表面，且为于将芯片电阻器A1安装于各种电子机器的电路基板时所利用的面。搭载面11与安装面12相互朝向相反侧。如图1～图3所示那样，侧面13是相对于搭载面11及安装面12正交、且朝向基板1的长边方向(x方向)的一对面。侧面13位于搭载面11与安装面12之间。
电阻体2发挥限制电流或检测电流等功能。在本实施方式中，电阻体2的俯视形状为沿x方向延伸的带状。电阻体2包含例如RuO2或Ag-Pd合金等电阻材料，通过印刷包含该电阻材料的浆料并进行焙烧而形成。此外，电阻体2的材质并不限定。另外，在本实施方式中，电阻体2的俯视形状为带状，但也可将该形状设为例如蛇形等任一形状。电阻体2具有修整槽21。
如图1及图3(a)所示那样，修整槽21是在电阻体2的厚度方向(z方向)上贯通的槽。修整槽21是为了将电阻体2的电阻值调整成所需要的值而形成。在本实施方式中，俯视L字状的修整槽21形成于电阻体2。此外，修整槽21的形状及个数并不限定。
如图1～图3所示那样，电极3是相互隔开的一对部件，与电阻体2导通，并且用来将芯片电阻器A1与各种电子机器的电路基板的配线图案相互连接。电极3配置于在x方向上隔着电阻体2的两侧。在本实施方式中，电极3具有上表面电极31、金属薄膜层32、侧面电极33、应力缓和层34及镀覆层35。
如图1及图3所示那样，上表面电极31是配置于基板1的搭载面11上的两端的相互隔开的一对电极。上表面电极31为俯视矩形。另外，上表面电极31的一部分夹于搭载面11与电阻体2之间。因此，电阻体2与上表面电极31导通。此外，也可设为电阻体2的一部分夹于上表面电极31与搭载面11之间。上表面电极31由例如含有Ag的金属釉构成，可通过印刷含有Ag的浆料并进行焙烧而形成。此外，上表面电极31的材质及形状并不限定。
如图2及图3所示那样，应力缓和层34具有配置于基板1的安装面12上的两端的相互隔开的一对区域341。应力缓和层34的区域341的俯视形状与上表面电极31大致相同。此外，应力缓和层34的区域341的形状并不限定。应力缓和层34包含例如环氧树脂或硅酮树脂等具有柔性的树脂，可通过印刷树脂浆料并使该树脂浆料硬化而形成。在本实施方式中，将应力缓和层34设为绝缘性树脂浆料，但也可设为含有例如Ag的导电性树脂浆料。也就是说，应力缓和层34不管是绝缘性还是导电性，只要为具有柔性的材质即可。应力缓和层34的厚度方向(z方向)的尺寸为10～50μm左右。如果该尺寸过小，则应力缓和层34的柔性受损，所以难以缓和因热膨胀的差异所引起的应力。另一方面，如果过大，则芯片电阻器A1的厚度方向的尺寸变大。另外，应力缓和层34的形成步骤中用于硬化的时间变长，而制造效率变差。该尺寸可根据因基板1及所要安装的电路基板101的材质的差异所引起的热应力的大小、或基板1的大小等，而适当设计。
如图2及图3所示那样，金属薄膜层32具有分别配置于各应力缓和层34的与基板1为相反侧一面的一对区域321。金属薄膜层32的区域321的俯视形状为与应力缓和层34的区域341大致相同的形状，且小于区域341(参照图2)。此外，金属薄膜层32的区域321的形状并不限定。金属薄膜层32可通过利用溅镀法等物理蒸镀(PVD：Physical Vapor Deposition，物理气相沉积)将例如Ni-Cr合金成膜而形成。金属薄膜层32的厚度方向(z方向)的尺寸为几十～几百nm左右。此外，金属薄膜层32的材质并不限定，只要为不包含树脂的导电性金属即可。
金属薄膜层32的各区域321作为安装面12侧的电极而发挥功能的同时，具有缩小镀覆层35与应力缓和层34直接相接的区域的功能。由于应力缓和层34包含树脂，所以有难以直接在应力缓和层34上形成镀覆层35，即便在应力缓和层34上形成了镀覆层35也容易剥落的情况。为了避免这种情况，金属薄膜层32形成于应力缓和层34的与基板1为相反侧的面，使镀覆层35与应力缓和层34直接相接的区域变小。由于金属薄膜层32通过溅镀法等而形成且由不包含树脂的金属形成，所以易于形成镀覆层35。
此外，在本实施方式中，金属薄膜层32的各区域321使应力缓和层34的各区域341的相互对向的端面341a及其附近露出(参照图3(b))，但并不限定于此。另外，在本实施方式中，金属薄膜层32的各区域321也使与端面341a相连的各端面及其附近露出(参照图2)，但并不限定于此。金属薄膜层32的各区域321只要以使应力缓和层34与镀覆层35相接的区域变小的方式形成于应力缓和层34与镀覆层35之间即可。
如图1～图3所示那样，侧面电极33是分别配置于基板1的侧面13的相互隔开的一对电极。侧面电极33不仅覆盖侧面13，而且覆盖上表面电极31及金属薄膜层32的区域321各自的一部分。也就是说，侧面电极33具有配置于侧面13的部分、以及沿基板1的厚度方向观察时与基板1的搭载面11及安装面12重叠的部分。通过侧面电极33，上表面电极31与金属薄膜层32的区域321相互导通。因此，通过上表面电极31及侧面电极33，电阻体2与金属薄膜层32的区域321导通。在本实施方式中，侧面电极33由例如含有Ag的金属釉构成，可通过印刷含有Ag的浆料并进行焙烧而形成。此外，侧面电极33的材质及形状并不限定，形成方法也不限定。
如图3所示那样，镀覆层35是覆盖上表面电极31的一部分、金属薄膜层32的区域321及侧面电极33的相互隔开的一对部位。镀覆层35具有内侧镀覆层351及外侧镀覆层352。内侧镀覆层351覆盖上表面电极31的一部分、金属薄膜层32的区域321及侧面电极33，发挥保护上表面电极31、金属薄膜层32的区域321及侧面电极33不受热或冲击损害的功能。在本实施方式中，内侧镀覆层351由例如镀镍层构成。外侧镀覆层352覆盖内侧镀覆层351。在本实施方式中，外侧镀覆层352由例如镀锡层构成。通过在外侧镀覆层352附着焊料，并使外侧镀覆层352与焊料一体化，而将芯片电阻器A1与各种电子机器的电路基板的配线图案相互连接。在本实施方式中，内侧镀覆层351由镀镍层构成，所以难以使焊料直接附着于内侧镀覆层351。因此，必需由镀锡层构成的外侧镀覆层352。
如图3所示那样，保护膜5是覆盖电阻体2而发挥保护电阻体2不受外部损害的功能的部件。保护膜5具有下部保护膜51及上部保护膜52。下部保护膜51覆盖电阻体2的表面(图3所示的电阻体2的上表面)。下部保护膜51包含例如玻璃，可通过印刷包含玻璃的浆料并进行焙烧而形成。上部保护膜52覆盖基板1的一部分、电阻体2、下部保护膜51及上表面电极31的一部分。上部保护膜52包含例如环氧树脂，可通过印刷包含环氧树脂的浆料并使该浆料硬化而形成。此外，下部保护膜51及上部保护膜52的材质及形状并不限定。
接着，基于图4～图15，对芯片电阻器A1的制造方法进行说明。
图4～图9是表示芯片电阻器A1的制造方法的步骤的俯视图。图10是表示芯片电阻器A1的制造方法的步骤的仰视图。图11是表示芯片电阻器A1的制造方法的步骤的前视图。图12～图13是表示芯片电阻器A1的制造方法的步骤的立体图。图14～图15是表示芯片电阻器A1的制造方法的步骤的立体图及前视图。此外，图8～图15为了方便理解而省略了保护膜5的下部保护膜51。另外，图12及图13为了方便理解而忽视了电阻体2、上表面电极31、侧面电极33及上部保护膜52各自的厚度。
首先，如图4所示那样，准备包含氧化铝的片状基板81。片状基板81具有搭载面11及安装面12。搭载面11与安装面12相互朝向相反侧。图4表示片状基板81的搭载面11。在搭载面11，呈栅格状地在图4所示的纵向(y方向)上形成有多条一次分割槽811、在图4所示的横向(x方向)上形成有多条二次分割槽812。一次分割槽811及二次分割槽812在与搭载面11为相反侧的安装面12也形成有相同条数(省略图示)。一次分割槽811及二次分割槽812的俯视下的位置在搭载面11及安装面12上均相同。由一次分割槽811及二次分割槽812形成的区块是相当于芯片电阻器A1的基板1的区域。
接下来，如图5所示那样，在片状基板81的搭载面11上，以跨及片状基板81的一次分割槽811的方式形成上表面电极31。在本实施方式中，上表面电极31是通过使用丝印将使Ag含有玻璃料而成的浆料印刷到搭载面11，并利用焙烧炉进行焙烧而形成。通过该步骤，在搭载面11形成相互隔开的一对上表面电极31。
接下来，如图6所示那样，在片状基板81的搭载面11中由上表面电极31在x方向夹着的区域，搭载与上表面电极31导通的电阻体2。在本实施方式中，电阻体2是通过使用丝印而印刷使RuO2或Ag-Pd合金等金属含有玻璃料而成的浆料，并利用焙烧炉进行焙烧而搭载。此外，也可在片状基板81的搭载面11，先搭载电阻体2，在由各电阻体2所夹着的区域形成与各电阻体2导通的上表面电极31。
接下来，如图7所示那样，形成覆盖电阻体2的表面的下部保护膜51。在本实施方式中，下部保护膜51是通过使用丝印而印刷包含玻璃的浆料，并利用焙烧炉进行焙烧而形成。由于在该后续步骤的后续步骤、也就是在电阻体2形成修整槽21的步骤中，利用激光形成该槽，所以热冲击作用于电阻体2，并且产生电阻体2的微粒子。因此，下部保护膜51发挥一边缓和所述热冲击，一边防止所述微粒子再附着于电阻体2而使电阻体2的电阻值变动的功能。
接下来，如图8所示那样，在电阻体2形成贯通电阻体2的修整槽21。修整槽21可利用激光修整装置(省略图示)而形成。修整槽21的形成顺序如下所述。首先，从电阻体2的沿长边方向(x方向)的一对侧面中的一个侧面朝向另一侧面，以相对于在电阻体2中流动的电流的方向正交的方式，形成修整槽21。接下来，在电阻体2的电阻值上升到接近于芯片电阻器A1的所需值的值后，以与在电阻体2中流动的电流的方向(x方向)平行的方式，直接将朝向转换90°而形成修整槽21。当电阻体2的电阻值变成芯片电阻器A1的所需值时，结束修整槽21的形成。通过该步骤，在电阻体2形成俯视L字状的修整槽21。此外，修整槽21是在使电阻值测定用探针(省略图示)抵接于电阻体2的长边方向(x方向)的两端的状态下形成。
接下来，如图9所示那样，在片状基板81的搭载面11上，形成上部保护膜52。此时，除了电阻体2以外，上表面电极31及基板1各自的一部分也被上部保护膜52覆盖。在本实施方式中，上部保护膜52是以跨及片状基板81的二次分割槽812的方式，形成为沿片状基板81的一次分割槽811延伸的多个带状。另外，在本实施方式中，上部保护膜52是通过使用丝印而印刷包含环氧树脂的浆料，并使该浆料硬化而形成。此外，上部保护膜52也可与图7所示的保护膜5的下部保护膜51同样地，以成为针对每一个电阻体2分离的状态的方式形成。
接下来，如图10所示那样，在片状基板81的安装面12上，以跨及一次分割槽811的方式形成应力缓和层34。应力缓和层34及上表面电极31的俯视下的位置及大小大致相同。在本实施方式中，应力缓和层34是通过使用丝印将包含环氧树脂或硅酮树脂的浆料印刷于安装面12，并使该浆料硬化而形成。通过该步骤，在安装面12形成成为相互隔开的一对区域341的应力缓和层34。
接下来，如图11所示那样，在片状基板81的安装面12上，形成金属薄膜层32。图11(a)表示图10所示的状态、也就是在片状基板81的安装面12上形成有应力缓和层34的状态的前视图。
接下来，如图11(b)所示那样，在片状基板81的安装面12上，形成遮蔽膜9。遮蔽膜9以如下方式形成，即，设置使各应力缓和层34的与基板1为相反侧的面(以下设为“表面”)的中央附近(该面的各端部以外)露出的开口。在本实施方式中，遮蔽膜9是通过使用丝印将包含碳酸钾的浆料印刷于安装面12，并使该浆料硬化而形成。
接下来，如图11(c)所示那样，在片状基板81的安装面12上，形成金属薄膜层32。金属薄膜层32是通过利用基于溅镀法等的物理蒸镀将Ni-Cr合金成膜而形成。金属薄膜层32只形成于未形成遮蔽膜9的区域。因此，只在各应力缓和层34的表面的中央附近，形成金属薄膜层32。
接下来，如图11(d)所示那样，将遮蔽膜9去除。通过该步骤，在应力缓和层34的表面，形成金属薄膜层32。
接下来，如图12所示那样，将片状基板81在片状基板81的一次分割槽811进行切断，而分割成多个带状基板86。此时，沿带状基板86的长边方向(y方向)，在带状基板86的两侧分别形成侧面13。
接下来，如图13所示那样，在沿带状基板86的长边方向(y方向)的侧面13、以及搭载面11及安装面12各自的一部分，形成侧面电极33。在本实施方式中，侧面电极33是通过印刷使Ag含有玻璃料而成的浆料，并利用焙烧炉进行焙烧而形成。此外，侧面电极33也可通过镀覆而形成，还可通过基于溅镀法等的物理蒸镀而形成。在形成侧面电极33时，侧面13、以及与侧面13正交地配置的上表面电极31及金属薄膜层32的区域321的表面的一部分被侧面电极33一体地覆盖(省略区域321的图示)。此时，侧面电极33与上表面电极31、应力缓和层34及金属薄膜层32的沿侧面13的各个端部相接。通过该步骤，上表面电极31与金属薄膜层32的区域321通过侧面电极33而相互导通。
接下来，如图14所示那样，将带状基板86在带状基板86的二次分割槽812切断而分割成多个单片87。图14(a)为立体图，图14(b)为前视图。此时，侧面电极33的形状成为夹着基板1的コ字状。另外，侧面电极33也分别形成于基板1的搭载面11及安装面12的一部分，所述基板1的搭载面11及安装面12的一部分位于隔着形成于上表面电极31及金属薄膜层32各自的表面的一部分的侧面电极33的部位的两端。
接下来，如图15所示那样，形成镀覆层35(内侧镀覆层351及外侧镀覆层352)。图15(a)为立体图，图15(b)为前视图。此外，在图15(b)中，利用虚线表示上表面电极31、金属薄膜层32的区域321、侧面电极33及应力缓和层34的区域341。具体来说，首先，在单片87中，形成覆盖金属薄膜层32的区域321、侧面电极33及上表面电极31的内侧镀覆层351。然后，形成覆盖内侧镀覆层351的外侧镀覆层352。在本实施方式中，内侧镀覆层351是通过镀镍而形成，外侧镀覆层352可通过镀锡而形成。通过该步骤，形成与电阻体2导通的一对电极3。通过经过以上步骤，而制造芯片电阻器A1。
接着，对芯片电阻器A1的作用效果进行说明。
图16是表示将芯片电阻器A1安装于电路基板的状态的剖视图。在图16中，芯片电阻器A1是将基板1的安装面12朝向电路基板101侧，并将形成于两端的一对电极3利用焊料103分别连接于配线图案102而安装于电路基板101。焊料103与外侧镀覆层352成为一体。
如果电路基板101的热膨胀与芯片电阻器A100的基板1的热膨胀的差异大，则在施加温度循环的情况下，因热膨胀的差异所引起的应力施加于焊料103。但是，根据本实施方式，在金属薄膜层32的区域321与基板1之间，形成有具有柔性的应力缓和层34的区域341，所以可通过应力缓和层34的区域341变形来缓和因热膨胀的差所引起的应力。因此，可抑制龟裂的产生。
另外，根据本实施方式，金属薄膜层32形成于应力缓和层34与镀覆层35之间。由此，镀覆层35与包含树脂的应力缓和层34直接相接的区域变小，所以易于形成镀覆层35。金属薄膜层32是通过溅镀法等而形成，所以可设为不包含树脂的金属的薄膜层。
另外，根据本实施方式，应力缓和层34的区域341未被金属薄膜层32的区域321完全覆盖，所以应力缓和层34的区域341变得更易变形，能够进一步缓和热应力。
〔第2实施方式〕
基于图17～图19，对本发明的第2实施方式的芯片电阻器A2进行说明。在这些图中，对与所述芯片电阻器A1相同或类似的要素标注相同的符号，并省略重复的说明。
图17是表示芯片电阻器A2的仰视图。此外，图17为了方便理解而省略了镀覆层35。图18(a)是表示芯片电阻器A2的剖视图，且为与第1实施方式的芯片电阻器A1的图3(a)相同的剖视图。图18(b)是将图18(a)的一部分放大后的局部放大剖视图。此外，由于芯片电阻器A2的俯视图与图1相同所以省略。图19是表示芯片电阻器A2的制造方法的步骤的前视图。
如图17及图18所示那样，本实施方式的芯片电阻器A2在如下方面与芯片电阻器A1不同，即，金属薄膜层32的各区域321还覆盖应力缓和层34的各区域341的相互对向的端面341a、与该端面341a相连的各端面、及这些端面的附近(也就是说，覆盖端面341a的相反侧的端面及与基板1相接的面以外的区域)。
接着，基于图19对芯片电阻器A2的制造方法进行说明。芯片电阻器A2的制造方法相对于所述芯片电阻器A1的制造方法，图11所示的形成金属薄膜层32的步骤不同。关于其他步骤，与芯片电阻器A1的制造方法相同。
关于形成芯片电阻器A2的金属薄膜层32的步骤，如图19(b)所示那样，形成遮蔽膜9的区域与形成芯片电阻器A1的金属薄膜层32的步骤(参照图11(b))的情况不同。在本实施方式中，遮蔽膜9以使各应力缓和层34的表面及各端面全部露出的方式形成。因此，金属薄膜层32以覆盖各应力缓和层34的表面及各端面的方式形成(参照图19(c)、(d))。
接着，对芯片电阻器A2的作用效果进行说明。
通过本实施方式，也与芯片电阻器A1同样地，在金属薄膜层32的区域321与基板1之间，形成有具有柔性的应力缓和层34的区域341。因此，可通过应力缓和层34的区域341变形来缓和因基板1与所安装的电路基板的热膨胀的差所引起的应力，而抑制龟裂的产生。另外，由于金属薄膜层32形成于应力缓和层34与镀覆层35之间，所以易于形成镀覆层35。尤其是，在芯片电阻器A1中未被覆盖的应力缓和层34的区域341的端面341a、与该端面341a相连的各端面、及这些端面的附近也被金属薄膜层32的区域321覆盖。因此，镀覆层35与包含树脂的应力缓和层34直接相接的区域消失，而更易于形成镀覆层35。
此外，金属薄膜层32的区域321也可覆盖应力缓和层34的区域341的与端面341a相连的各端面及其附近，但使端面341a及其附近露出。另外，也可相反地，覆盖端面341a及其附近，但使与端面341a相连的各端面及其附近露出。在这些情况下，应力缓和层34的区域341未被金属薄膜层32的区域321完全覆盖，所以应力缓和层34的区域341变得更易变形，而能够进一步缓和热应力。
应力缓和层34的区域341中被金属薄膜层32的区域321覆盖的部分越小，则应力缓和层34的区域341越更易变形，而能够进一步缓和热应力，但难以形成镀覆层35。另一方面，应力缓和层34的区域341中被金属薄膜层32的区域321覆盖的部分越大，则越易于形成镀覆层35，但难以缓和热应力。关于金属薄膜层32的区域321形成为以何种程度覆盖应力缓和层34的区域341，只要就缓和热应力的观点及镀覆层35的形成容易度的观点来说适当进行设计即可。但是，如果考虑热应力施加于芯片电阻器A1(A2)的x方向(参照图16)，则理想的是以使应力缓和层34的区域341的端面341a露出的方式，形成金属薄膜层32的区域321。
〔第3实施方式〕
基于图20～图23，对本发明的第3实施方式的芯片电阻器A3进行说明。在这些图中，对与所述芯片电阻器A1相同或类似的要素标注相同的符号，并省略重复的说明。
图20是表示芯片电阻器A3的仰视图。此外，图20为了方便理解而省略了镀覆层35。图21(a)是表示芯片电阻器A3的剖视图，且为与第1实施方式的芯片电阻器A1的图3(a)相同的剖视图。图21(b)是将图21(a)的一部分放大后的局部放大剖视图。此外，芯片电阻器A3的俯视图与图1相同所以省略。图22是表示芯片电阻器A3的制造方法的步骤的仰视图。图23是表示芯片电阻器A2的制造方法的步骤的前视图。
本实施方式的芯片电阻器A3在如下方面与芯片电阻器A1不同，即，并非在基板1的安装面12上的两端形成有应力缓和层34的一对区域341，而是只形成有1个从基板1的安装面12上的长边方向(x方向)的一端连接到另一端为止的应力缓和层34的区域341。在本实施方式中，必须将应力缓和层34设为绝缘性树脂。
接着，基于图22及图23，对芯片电阻器A3的制造方法进行说明。芯片电阻器A3的制造方法相对于所述芯片电阻器A1的制造方法，图10所示的形成应力缓和层34的步骤、及图11所示的形成金属薄膜层32的步骤不同。关于其他步骤，与芯片电阻器A1的制造方法相同。
在形成芯片电阻器A2的应力缓和层34的步骤中，如图22所示那样，在片状基板81的安装面12上，形成沿图22的横向(x方向)从一端到另一端为止连续的应力缓和层34。然后，在形成芯片电阻器A2的金属薄膜层32的步骤中，如图23所示那样，在应力缓和层34的表面的相对于基板1与各上表面电极31相对的位置形成金属薄膜层32。
接着，对芯片电阻器A3的作用效果进行说明。
通过本实施方式，也与芯片电阻器A1同样地，在金属薄膜层32的区域321与基板1之间，形成有具有柔性的应力缓和层34的区域341。因此，可通过应力缓和层34的区域341变形来缓和因基板1与所安装的电路基板的热膨胀的差所引起的应力，而抑制龟裂的产生。另外，由于金属薄膜层32形成于应力缓和层34与镀覆层35之间，所以易于形成镀覆层35。另外，由于应力缓和层34的区域341未被金属薄膜层32的区域321完全覆盖，所以应力缓和层34的区域341更易变形，而能够进一步缓和热应力。进而，由于应力缓和层34的形成变得容易(参照图22)，所以可简化制造步骤。
此外，应力缓和层34的区域341也可形成于基板1的安装面12上的整个面。在该情况下，在形成应力缓和层34的步骤(参照图22)中，只要在片状基板81的安装面12上的整个面形成应力缓和层34即可。因此，应力缓和层34的形成变得更容易，所以可进一步简化制造步骤。
〔第4实施方式〕
基于图24及图25，对本发明的第4实施方式的芯片电阻器A4进行说明。在这些图中，对与所述芯片电阻器A1相同或类似的要素标注相同的符号，并省略重复的说明。
图24是表示芯片电阻器A4的仰视图。此外，图24为了方便理解而省略了镀覆层35。图25(a)是表示芯片电阻器A4的剖视图，且为与第1实施方式的芯片电阻器A1的图3(a)相同的剖视图。图25(b)是将图25(a)的一部分放大后的局部放大剖视图。此外，芯片电阻器A4的俯视图与图1相同所以省略。
本实施方式的芯片电阻器A4在如下方面与芯片电阻器A1不同，即，不具备金属薄膜层32，且侧面电极33兼作金属薄膜层32。在本实施方式中，关于侧面电极33，基板1的安装面12侧的部分与安装面12平行地延伸到应力缓和层34的区域341的端面341a的附近为止。另外，侧面电极33与金属薄膜层32同样地，是通过利用溅镀法等物理蒸镀将例如Ni-Cr合金成膜而形成。在本实施方式中，侧面电极33的形成于侧面13的部分相当于本发明的“第2溅镀层”，且侧面电极33的安装面12侧的延伸部分相当于本发明的“溅镀层”。
接着，对芯片电阻器A4的制造方法进行说明。芯片电阻器A4的制造方法相对于所述芯片电阻器A1的制造方法在如下方面不同，即，省略了图11所示的形成金属薄膜层32的步骤，且图13所示的形成侧面电极33的步骤是通过基于溅镀法等的物理蒸镀而形成侧面电极33。关于其他步骤，与芯片电阻器A1的制造方法相同。
接着，对芯片电阻器A4的作用效果进行说明。
在本实施方式中，在侧面电极33的安装面12侧的部分与基板1之间形成有具有柔性的应力缓和层34的区域341，该侧面电极33的安装面12侧的部分相当于芯片电阻器A1的金属薄膜层32的区域321。因此，在本实施方式中，也可通过应力缓和层34的区域341变形来缓和因基板1与所安装的电路基板的热膨胀的差所引起的应力，而抑制龟裂的产生。另外，由于侧面电极33的安装面12侧的部分形成于应力缓和层34与镀覆层35之间，所以易于形成镀覆层35。另外，由于应力缓和层34的区域341未被侧面电极33的安装面12侧的部分完全覆盖，所以应力缓和层34的区域341更易变形，而能够进一步缓和热应力。进而，由于可省略图11所示的形成金属薄膜层32的步骤，所以可简化制造步骤。
〔第5实施方式〕
基于图26及图27，对本发明的第5实施方式的芯片电阻器A5进行说明。在这些图中，对与所述芯片电阻器A1相同或类似的要素标注相同的符号，并省略重复的说明。
图26是表示芯片电阻器A5的俯视图。此外，图26为了方便理解而省略了镀覆层35及保护膜5。图27是沿图25的XXVII-XXVII线的剖视图。此外，芯片电阻器A5的仰视图与图2相同所以省略。
本实施方式的芯片电阻器A5的电阻体2的俯视形状及保护膜5的构成与芯片电阻器A1不同。在本实施方式中，电阻体2的俯视形状为蛇形。该形状的电阻体2可在通过基于溅镀法等的物理蒸镀将电阻体2搭载于基板1的搭载面11之后，通过使用光刻法的方法而形成。在该情况下，电阻体2包含例如Ni-Cr合金等。即，本实施方式的芯片电阻器A5为所谓的薄膜芯片电阻器。另外，在本实施方式中，省略了保护膜5的下部保护膜51。
接着，对芯片电阻器A5的作用效果进行说明。
通过本实施方式，也与芯片电阻器A1同样地，在金属薄膜层32的区域321与基板1之间形成有具有柔性的应力缓和层34的区域341。因此，可通过应力缓和层34的区域341变形来缓和因基板1与所安装的电路基板的热膨胀的差所引起的应力，而抑制龟裂的产生。另外，由于金属薄膜层32形成于应力缓和层34与镀覆层35之间，所以易于形成镀覆层35。另外，由于应力缓和层34的区域341未被金属薄膜层32的区域321完全覆盖，所以应力缓和层34的区域341变得更易变形，而能够进一步缓和热应力。进而，通过将电阻体2的俯视形状设为蛇形，能够使芯片电阻器A5的电阻值与芯片电阻器A1相比相对变高，并且谋求电阻值的精度提高。
本发明的芯片电阻器及其制造方法并非限定于所述实施方式。本发明的芯片电阻器及其制造方法的各部分的具体构成可自由地设计变更成各种各样。
[符号的说明]
A1、A2、A3、A4、A5 芯片电阻器
1 基板
11 搭载面
12 安装面
13 侧面
2 电阻体
21 修整槽
3 电极
31 上表面电极
32 金属薄膜层(溅镀层)
321 区域
33 侧面电极(第2溅镀层)
34 应力缓和层
341 区域
341a 端面
35 镀覆层
351 内侧镀覆层(镀镍层)
352 外侧镀覆层(镀锡层)
5 保护膜
51 下部保护膜
52 上部保护膜
81 片状基板
811 一次分割槽
812 二次分割槽
86 带状基板
87 单片
9 遮蔽膜
101 电路基板
102 配线图案
103 焊料
104 龟裂

Claims (30)

1.一种芯片电阻器，其特征在于具备：
基板，具有相互朝向相反侧的搭载面及安装面；
一对上表面电极，配置于所述基板的所述搭载面的两端；
电阻体，在所述基板的所述搭载面上搭载于所述一对上表面电极之间，且分别与所述一对上表面电极导通；
应力缓和层，形成于所述基板的所述安装面，且具有柔性；
金属薄膜层，形成于所述应力缓和层的与所述基板为相反侧的面，且具有在第1方向上隔开的一对区域；
一对侧面电极，分别使所述一对上表面电极与所述金属薄膜层的一对区域导通；以及
镀覆层，覆盖所述侧面电极及所述金属薄膜层。
2.根据权利要求1所述的芯片电阻器，其中
所述应力缓和层包含硅酮树脂或环氧树脂。
3.根据权利要求1所述的芯片电阻器，其中
所述应力缓和层包含导电性树脂。
4.根据权利要求1或2所述的芯片电阻器，其中
所述应力缓和层形成于所述基板的所述安装面的整个面。
5.根据权利要求1或2所述的芯片电阻器，其中
所述应力缓和层具有一对区域，所述一对区域在所述第1方向上相互隔开且分别形成于所述基板的所述安装面的两端。
6.根据权利要求5所述的芯片电阻器，其中
所述金属薄膜层的所述各区域以使所述应力缓和层的所述各区域中在所述第1方向上相互对向的端面露出的方式，覆盖所述应力缓和层的所述各区域的一部分。
7.根据权利要求5所述的芯片电阻器，其中
所述金属薄膜层的所述各区域覆盖所述应力缓和层的所述各区域中在所述第1方向上相互对向的端面。
8.根据权利要求1或2所述的芯片电阻器，其中
所述金属薄膜层包含Ni-Cr合金。
9.根据权利要求1或2所述的芯片电阻器，其中
所述金属薄膜层包含溅镀层。
10.根据权利要求9所述的芯片电阻器，其中
所述侧面电极具有第2溅镀层，该第2溅镀层形成于位于所述基板的所述搭载面与所述安装面之间的所述基板的侧面；且
所述溅镀层与所述第2溅镀层一体地形成。
11.根据权利要求1或2所述的芯片电阻器，其中
所述侧面电极具有配置于位于所述基板的所述搭载面与所述安装面之间的所述基板的侧面的部分、以及沿所述基板的厚度方向观察时与所述搭载面及所述安装面重叠的部分。
12.根据权利要求1或2所述的芯片电阻器，其中
所述侧面电极包含Ni-Cr合金。
13.根据权利要求1或2所述的芯片电阻器，其中
所述镀覆层具有镀镍层及镀锡层。
14.根据权利要求1或2所述的芯片电阻器，其中
所述应力缓和层的厚度为10～50μm。
15.根据权利要求1或2所述的芯片电阻器，其中
所述基板为电绝缘体。
16.根据权利要求15所述的芯片电阻器，其中
所述基板包含氧化铝。
17.根据权利要求1或2所述的芯片电阻器，其中
所述电阻体的俯视形状为蛇形。
18.根据权利要求1或2所述的芯片电阻器，其中
所述电阻体包含RuO2或Ag-Pd合金。
19.根据权利要求1或2所述的芯片电阻器，其中
所述电阻体具有沿厚度方向贯通的修整槽。
20.根据权利要求1或2所述的芯片电阻器，其还具备保护膜，
所述保护膜覆盖所述电阻体及所述上表面电极的一部分。
21.根据权利要求20所述的芯片电阻器，其中
所述保护膜具有下部保护膜及上部保护膜。
22.根据权利要求21所述的芯片电阻器，其中
所述下部保护膜包含玻璃。
23.根据权利要求21所述的芯片电阻器，其中
所述上部保护膜包含环氧树脂。
24.一种芯片电阻器的制造方法，其特征在于包括如下步骤：
准备具有相互朝向相反侧的搭载面及安装面的片状基板，并在所述片状基板的所述搭载面形成相互隔开的一对上表面电极；
在所述片状基板的所述搭载面中由所述一对上表面电极所夹着的区域，搭载与所述上表面电极导通的电阻体；
在所述安装面形成具有柔性的应力缓和层；
在所述应力缓和层的与所述片状基板为相反侧的面形成具有一对区域的金属薄膜层；
将所述片状基板分割成以所述一对上表面电极隔开的方向为短边方向的多个带状基板；
在沿所述带状基板的长边方向的两端定位的侧面、所述搭载面及所述安装面，形成分别使所述一对上表面电极及所述金属薄膜层的一对区域导通的一对侧面电极；以及
形成覆盖所述侧面电极及所述金属薄膜层的镀覆层。
25.根据权利要求24所述的芯片电阻器的制造方法，其中
在形成所述金属薄膜层的步骤中，通过物理蒸镀形成所述金属薄膜层。
26.根据权利要求25所述的芯片电阻器的制造方法，其中
所述物理蒸镀为溅镀法。
27.根据权利要求24至26中任一项所述的芯片电阻器的制造方法，其中
在搭载所述电阻体的步骤中，通过使用印刷的方法、或者通过使用物理蒸镀及光刻法的方法，搭载所述电阻体。
28.根据权利要求24至26中任一项所述的芯片电阻器的制造方法，其在形成所述镀覆层的步骤之前，还包括将所述带状基板分割成多个单片的步骤。
29.根据权利要求24至26中任一项所述的芯片电阻器的制造方法，其还包括如下步骤：
在所述电阻体形成贯通所述电阻体的修整槽。
30.根据权利要求24至26中任一项所述的芯片电阻器的制造方法，其还包括如下步骤：
形成覆盖所述电阻体及所述上表面电极的一部分的保护膜。
CN201710152477.5A 2016-03-15 2017-03-15 芯片电阻器及其制造方法 Pending CN107359033A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010091090.5A CN111276305A (zh) 2016-03-15 2017-03-15 芯片电阻器及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016051060 2016-03-15
JP2016-051060 2016-03-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010091090.5A Division CN111276305A (zh) 2016-03-15 2017-03-15 芯片电阻器及其制造方法

Publications (1)

Publication Number Publication Date
CN107359033A true CN107359033A (zh) 2017-11-17

Family

ID=59855948

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010091090.5A Pending CN111276305A (zh) 2016-03-15 2017-03-15 芯片电阻器及其制造方法
CN201710152477.5A Pending CN107359033A (zh) 2016-03-15 2017-03-15 芯片电阻器及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010091090.5A Pending CN111276305A (zh) 2016-03-15 2017-03-15 芯片电阻器及其制造方法

Country Status (4)

Country Link
US (1) US10290402B2 (zh)
JP (2) JP2017168817A (zh)
CN (2) CN111276305A (zh)
WO (1) WO2018123422A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113412524A (zh) * 2019-02-07 2021-09-17 罗姆股份有限公司 电阻器
CN113921214A (zh) * 2020-07-07 2022-01-11 旺诠股份有限公司 具有精准电阻值的微型电阻元件的制作方法
CN114651314A (zh) * 2019-11-12 2022-06-21 罗姆股份有限公司 片式电阻器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6495724B2 (ja) * 2015-04-15 2019-04-03 Koa株式会社 チップ抵抗器およびその製造方法
US10964457B2 (en) * 2017-07-19 2021-03-30 Panasonic Intellectual Property Management Co., Ltd. Chip resistor
JP2019067793A (ja) * 2017-09-28 2019-04-25 Tdk株式会社 電子部品

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55150583A (en) * 1979-05-11 1980-11-22 Matsushita Electric Ind Co Ltd Electrode structure for panel heater
US5379017A (en) * 1993-10-25 1995-01-03 Rohm Co., Ltd. Square chip resistor
CN1501987A (zh) * 2001-04-12 2004-06-02 丰田自动车株式会社 用于化学镀覆的材料的预处理方法
CN101010754A (zh) * 2004-09-15 2007-08-01 松下电器产业株式会社 芯片型电子元件
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
JP2013070108A (ja) * 2013-01-23 2013-04-18 Taiyosha Electric Co Ltd チップ抵抗器
WO2014109224A1 (ja) * 2013-01-11 2014-07-17 コーア株式会社 チップ抵抗器
WO2015076334A1 (ja) * 2013-11-21 2015-05-28 株式会社ニコン トランジスタの製造方法およびトランジスタ
JP2015207609A (ja) * 2014-04-17 2015-11-19 太陽社電気株式会社 チップ抵抗器及びチップ抵抗器の製造方法
CN105244327A (zh) * 2014-07-04 2016-01-13 三星电机株式会社 电子装置模块及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255701A (ja) * 1995-03-15 1996-10-01 Matsushita Electric Ind Co Ltd チップ状電子部品
JPH11144904A (ja) * 1997-11-05 1999-05-28 Hokuriku Electric Ind Co Ltd チップ電子部品
TW405129B (en) * 1997-12-19 2000-09-11 Koninkl Philips Electronics Nv Thin-film component
JPH11204301A (ja) * 1998-01-20 1999-07-30 Matsushita Electric Ind Co Ltd 抵抗器
JP2000191926A (ja) 1998-10-20 2000-07-11 Fuji Photo Film Co Ltd 多層配線基板用絶縁樹脂、積層塗布物、絶縁樹脂画像、および多層配線基板の製造方法
JP4204029B2 (ja) * 2001-11-30 2009-01-07 ローム株式会社 チップ抵抗器
JP4909077B2 (ja) * 2004-09-15 2012-04-04 パナソニック株式会社 チップ抵抗器
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
US7982582B2 (en) * 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
JP5115968B2 (ja) 2007-12-26 2013-01-09 コーア株式会社 チップ抵抗器の製造方法およびチップ抵抗器
TWI395232B (zh) * 2009-02-06 2013-05-01 Yageo Corp 晶片電阻器及其製造方法
JP6285096B2 (ja) * 2011-12-26 2018-02-28 ローム株式会社 チップ抵抗器、および、電子デバイス
JP6274789B2 (ja) 2013-08-30 2018-02-07 ローム株式会社 チップ抵抗器
US9336931B2 (en) * 2014-06-06 2016-05-10 Yageo Corporation Chip resistor
JP6732459B2 (ja) 2015-02-19 2020-07-29 ローム株式会社 チップ抵抗器およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55150583A (en) * 1979-05-11 1980-11-22 Matsushita Electric Ind Co Ltd Electrode structure for panel heater
US5379017A (en) * 1993-10-25 1995-01-03 Rohm Co., Ltd. Square chip resistor
CN1501987A (zh) * 2001-04-12 2004-06-02 丰田自动车株式会社 用于化学镀覆的材料的预处理方法
CN101010754A (zh) * 2004-09-15 2007-08-01 松下电器产业株式会社 芯片型电子元件
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
WO2014109224A1 (ja) * 2013-01-11 2014-07-17 コーア株式会社 チップ抵抗器
JP2013070108A (ja) * 2013-01-23 2013-04-18 Taiyosha Electric Co Ltd チップ抵抗器
WO2015076334A1 (ja) * 2013-11-21 2015-05-28 株式会社ニコン トランジスタの製造方法およびトランジスタ
JP2015207609A (ja) * 2014-04-17 2015-11-19 太陽社電気株式会社 チップ抵抗器及びチップ抵抗器の製造方法
CN105244327A (zh) * 2014-07-04 2016-01-13 三星电机株式会社 电子装置模块及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113412524A (zh) * 2019-02-07 2021-09-17 罗姆股份有限公司 电阻器
CN113412524B (zh) * 2019-02-07 2022-11-29 罗姆股份有限公司 电阻器
CN114651314A (zh) * 2019-11-12 2022-06-21 罗姆股份有限公司 片式电阻器
CN113921214A (zh) * 2020-07-07 2022-01-11 旺诠股份有限公司 具有精准电阻值的微型电阻元件的制作方法

Also Published As

Publication number Publication date
US20170271053A1 (en) 2017-09-21
US10290402B2 (en) 2019-05-14
JPWO2018123422A1 (ja) 2019-10-31
JP7063820B2 (ja) 2022-05-09
WO2018123422A1 (ja) 2018-07-05
CN111276305A (zh) 2020-06-12
JP2017168817A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
CN107359033A (zh) 芯片电阻器及其制造方法
US11189403B2 (en) Chip resistor and method for manufacturing the same
TWI394175B (zh) 電阻器及其製造方法
US7782173B2 (en) Chip resistor
JP7093382B2 (ja) チップ抵抗器
JP7385358B2 (ja) チップ抵抗器
CN101271750B (zh) 电子器件及其制造方法
CN108428525B (zh) 电阻器元件、制造该电阻器元件的方法及电阻器元件组件
US20110234365A1 (en) Chip resistor having low resistance and method for manufacturing the same
JP2007227718A (ja) 抵抗素子を有する電子部品およびその製造法
WO2020189217A1 (ja) チップ抵抗器
US20070096864A1 (en) Surface mount composite electronic component and method for manufacturing same
JP7117116B2 (ja) チップ抵抗器
JP2017045861A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4067923B2 (ja) チップ抵抗器の製造方法
WO2020230713A1 (ja) 抵抗器
WO2020170750A1 (ja) 抵抗器
JP3772270B2 (ja) 小型電子部品の製造方法およびチップ抵抗器
JP2008244211A (ja) 薄膜チップ抵抗器の製造方法
TW571426B (en) Manufacturing method of non-optical etched thin film resistor
JP2017220596A (ja) チップ抵抗器
JP2000331590A (ja) 回路保護素子及びその製造方法
JP2012230939A (ja) チップ抵抗器
JP2000306712A (ja) 多連チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171117

RJ01 Rejection of invention patent application after publication