JP6495724B2 - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP6495724B2
JP6495724B2 JP2015083499A JP2015083499A JP6495724B2 JP 6495724 B2 JP6495724 B2 JP 6495724B2 JP 2015083499 A JP2015083499 A JP 2015083499A JP 2015083499 A JP2015083499 A JP 2015083499A JP 6495724 B2 JP6495724 B2 JP 6495724B2
Authority
JP
Japan
Prior art keywords
electrode
protective layer
electrodes
substrate
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015083499A
Other languages
English (en)
Other versions
JP2016207698A (ja
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015083499A priority Critical patent/JP6495724B2/ja
Priority to US15/565,704 priority patent/US10096409B2/en
Priority to PCT/JP2016/061439 priority patent/WO2016167182A1/ja
Priority to DE112016001731.6T priority patent/DE112016001731T5/de
Priority to CN201680021727.5A priority patent/CN107533890B/zh
Publication of JP2016207698A publication Critical patent/JP2016207698A/ja
Application granted granted Critical
Publication of JP6495724B2 publication Critical patent/JP6495724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/12Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006Thin film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、基板内層型部品として用いて好適なチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。
一般的にチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間に設けられた抵抗体と、抵抗体を覆う絶縁性の保護層と、前記絶縁基板の裏面における長手方向両端部に設けられた一対の裏電極と、表電極と裏電極を導通する一対の端面電極等によって主に構成されており、抵抗体には抵抗値調整のためのトリミングが施されている。
近年、電子機器の小型・軽量化や回路構成の複雑化に伴って、このようなチップ抵抗器を回路基板上に面実装して使用するだけでなく、積層回路基板等の樹脂層の内部に埋め込んで内層型のチップ抵抗器として使用する場合が生じている。その場合、樹脂層表面の配線パターンと内部のチップ抵抗器はビアを介して接続されるため、ビアに接続される端面電極の表面は広く且つ平坦であることが望ましく、かかる要望に対応した構成例として、表面に広く且つ平坦な端面電極を有するようにしたチップ抵抗器が知られている(例えば、特許文献1参照)。
特許文献1に開示されたチップ抵抗器では、端面電極を表電極から保護層の上面に達する位置まで延ばすことにより、表面を広く且つ平坦にした端面電極を形成するようにしているが、端面電極が表電極と抵抗体の重なり部分(凸形状)を覆うように形成されるため、端面電極の表面は必ずしも平坦になるとは限らず、なだらかな凹凸ができてしまう虞がある。
そこで従来より、特許文献2に記載されているように、保護層を表電極と抵抗体の全面を覆うように形成すると共に、この保護層の平坦化された上面まで端子電極を回り込んで形成することにより、端子電極の表面の平坦化を図るようにしたチップ抵抗器が提案されている。
特許文献2に記載されたチップ抵抗器では、大判基板に多数個のチップ抵抗器に対応する複数組の表電極と抵抗体や、各表電極と抵抗体の全面を覆う保護層を順次形成し、この保護層上にワックス等からなる補助保護層を形成した後、ダイシングによって大判基板に1次スリットを形成し、この1次スリット内から保護層上へと回り込む端面電極を形成した後、大判基板に2次スリットを形成すると共に補助保護層を洗浄して除去することにより、保護層の上面に端面電極が形成されたチップ単体を製造するようにしている。
特開2011−91140号公報 特開2005−268302号公報
しかしながら、特許文献2に記載されたチップ抵抗器のように、平坦化された保護層の上面に端面電極を形成した場合、絶縁基板と保護層間に露出する表電極、すなわち表電極の厚み相当分の露出端面としか端面電極が接続されなくなるため、表電極と端面電極との接続信頼性が低下してしまうという問題が発生する。特に、チップ抵抗器の外形寸法が小型化されていくと、表電極の厚みを非常に薄く形成する必要があるため、表電極と端面電極との接続信頼性が極端に悪くなってしまう。
本発明は、上記した従来技術の実情に鑑みてなされたものであり、その第1の目的は、表面に広く且つ平坦な端面電極を有すると共に、表電極と端面電極との接続信頼性が高いチップ抵抗器を提供することにある。また、本発明の第2の目的は、このようなチップ抵抗器の製造方法を提供することにある。
上記した第1の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間を接続する抵抗体と、この抵抗体と前記両表電極の全面を覆う保護層と、前記絶縁基板の長手方向両端面に設けられて前記表電極に導通する一対の端面電極とを備え、前記端面電極が前記保護層上に回り込んで形成されているチップ抵抗器において、前記表電極が前記絶縁基板と前記保護層との間から該保護層の端面に沿って回り込む折曲部を有しており、前記端面電極が前記折曲部を含めて前記絶縁基板と前記保護層との間から露出する前記表電極の露出部分に接続されているという構成にした。
このように構成されたチップ抵抗器では、抵抗体と表電極の全面が保護層によって覆われており、この表電極が絶縁基板と保護層との間から該保護層の端面に沿って回り込む折曲部を有していると共に、端面電極が折曲部を含めて絶縁基板と保護層との間から露出する表電極の露出部分に接続されているため、保護層の上面に広くて平坦な端面電極を形成した上で、表電極と端面電極との接続信頼性を高めることができる。
上記の構成において、表電極が絶縁基板の短辺側と長辺側の各端面からそれぞれ露出していると共に、少なくとも一方側の端面から露出する表電極に折曲部が連続しており、端面電極が絶縁基板の短手方向両端面まで回り込んで折曲部を含む表電極の露出部分に接続されていると、表電極と端面電極との接続信頼性をより一層高めることができる。
また、上記の構成において、表電極が部分的に厚く形成された膜厚部を有しており、この膜厚部の端部から折曲部が連続していると、表電極と端面電極との接続信頼性をより一層高めることができる。
上記した第2の目的を達成するために、本発明によるチップ抵抗器の製造方法は、格子状に延びる1次分割溝と2次分割溝が設けられた大判基板を準備する工程と、前記大判基板の表面で前記1次分割溝を跨ぐように複数対の表電極を形成する工程と、前記複数対の表電極に接続される複数の抵抗体を形成する工程と、前記複数対の表電極と前記複数の抵抗体を覆うように保護層を形成する工程と、前記大判基板を前記1次分割溝に沿って分割して短冊状基板を形成する工程と、前記短冊状基板の分割面に露出する前記表電極を研磨具で擦って前記保護層の端面に折曲部を形成する工程と、前記短冊状基板の分割面に前記折曲部を覆って前記保護層上に回り込む端面電極を形成する工程と、前記短冊状基板を前記2次分割溝に沿って分割して個々のチップ素子を形成する工程と、を含むこととした。
このように大判基板を1次分割溝に沿って分割(ブレイク)して短冊状基板を得た後、この短冊状基板の分割面に露出する表電極をバフ研磨等の研磨具で板厚方向へ擦ると、その摩擦力によって表電極から保護層の端面に沿って回り込む折曲部が形成されるため、その後に短冊状基板の分割面に端面電極を形成することにより、端面電極が折曲部を含めて絶縁基板と保護層間から露出する表電極の露出部分に接続される。したがって、短冊状基板を2次分割溝に沿って個々のチップ素子に分割することにより、保護層の上面に広くて平坦な端面電極を形成した上で、表電極と端面電極との接続信頼性を高めたチップ抵抗器を多数個取りすることができる。
また、上記した第2の目的を達成するために、本発明によるチップ抵抗器の製造方法は、大判基板を格子状の分割ラインに沿って分割することにより、抵抗体と一対の表電極を有するチップ抵抗器が一括して得られるチップ抵抗器の製造方法において、前記大判基板の表面に所定間隔を存して帯状に延びる複数対の第1表電極を形成する工程と、前記複数対の第1表電極の幅方向中央部に帯状に延びる第2表電極を重ねて形成する工程と、前記複数対の第1表電極間を接続するように複数の抵抗体を形成する工程と、前記複数対の第1および第2表電極と前記複数の抵抗体を覆うように保護層を形成する工程と、前記大判基板を前記第2表電極の幅方向中央部を通って長手方向へ延びる1次分割ラインと、この1次分割ラインに直交する2次分割ラインとに沿ってダイシングブレードで切断することにより、前記第1表電極と前記第2表電極の重なり部分から前記保護層の端面に沿って回り込む折曲部を形成すると共に、個々のチップ素子を形成する工程と、前記チップ素子の前記1次分割ラインに沿う切断面から前記2次分割ラインに沿う切断面の一部にかけて端面電極を形成する工程と、を含むこととした。
このように大判基板に多数個のチップ抵抗器に対応する表電極(第1表電極と第2表電極)や抵抗体や保護層を形成した後、ダイシングブレードにより大判基板を第2表電極の幅方向中央部を通って長手方向へ延びる1次分割ラインと、その1次分割ラインに直交する2次分割ラインとに沿って切断して個々のチップ素子を得ると、各チップ素子のダイシングされた切断面に表電極の端部から保護層の端面に沿って回り込む折曲部が形成される。ここで、表電極は第1表電極の上に第2表電極を積層した膜厚部を有しており、かかる表電極の膜厚部が1次分割ラインと2次分割ラインに沿ってダイシングされるため、チップ素子の全ての切断面に表電極の折曲部が形成され、これら折曲部を覆うように形成された端面電極と表電極との接続信頼性を高めることができる。
本発明によれば、表面に広く且つ平坦な端面電極を有すると共に、表電極と端面電極との接続信頼性が高いチップ抵抗器とその製造方法を提供することができる。
本発明の第1実施形態例に係るチップ抵抗器の平面図である。 図1のII−II線に沿う断面図である。 該チップ抵抗器の製造工程を示す平面図である。 本発明の第2実施形態例に係るチップ抵抗器の平面図である。 図4のV−V線に沿う断面図である。 該チップ抵抗器の製造工程を示す平面図である。
以下、発明の実施の形態について図面を参照しながら説明する。本発明の第1実施形態例に係るチップ抵抗器は、図示せぬ積層回路基板の樹脂層の内部に埋め込まれて使用される基板内層型部品であり、図1と図2に示すように、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2と抵抗体3の全面を被覆する絶縁性の保護層4と、絶縁基板1の長手方向両端部に設けられた一対の端面電極5と、各端面電極5を覆う一対の外部電極6とによって主に構成されている。
絶縁基板1はセラミックス等からなり、この絶縁基板1は後述する大判基板を縦横に延びる1次分割溝と2次分割溝に沿って分割することにより多数個取りされたものである。
一対の表電極2はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら表電極2は絶縁基板1の短辺よりも短い幅寸法で矩形状に形成されている。詳細については後述するが、各表電極2は絶縁基板1の長手方向端面から保護層4の端面に沿ってL字状に回り込む折曲部2aを有している。
抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体3の長手方向の両端部はそれぞれ表電極2に重なっている。なお、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護層4は両表電極2と抵抗体3の全面を覆うように形成されているため、図1中で左側に位置する表電極2の左端面が絶縁基板1と保護層4間から露出し、この露出部分に連続する一方の折曲部2aが保護層4の左端面に沿って上方へ延びている。また、図1中で右側に位置する表電極2の右端面が絶縁基板1と保護層4間から露出し、この露出部分に連続する他方の折曲部2aが保護層4の右端面に沿って上方へ延びている。
一対の端面電極5はNi−Cu等をスパッタしたものや、AgペーストやCuペーストをディップして乾燥・焼成させたものであり、これら端面電極5は絶縁基板1の長手方向両端面から保護層4の上面と絶縁基板1の裏面に亘って断面コ字状に形成されている。これにより、図1中で左側に位置する端面電極5は、絶縁基板1と保護層4間から露出する表電極2の露出部分および保護層4の左端面に形成された折曲部2aと接続され、右側に位置する端面電極5は、絶縁基板1と保護層4間から露出する表電極2の露出部分および保護層4の右端面に形成された折曲部2aと接続されている。
一対の外部電極6は端面電極5の表面にNi,Sn等を電解メッキして形成されたものであり、これら外部電極6は対応する端面電極5を覆うように断面コ字状に形成されている。
以上説明したように、本実施形態例に係るチップ抵抗器では、一対の表電極2と抵抗体3の全面が保護層4によって覆われており、これら表電極2が絶縁基板1と保護層4の間から該保護層4の端面に沿って回り込む折曲部2aを有していると共に、端面電極5が折曲部2aを含めて絶縁基板1と保護層4間から露出する表電極2の露出部分に接続されているため、保護層4の上面に広くて平坦な端面電極5を形成した上で、表電極2と端面電極5との接続信頼性を高めることができる。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図3を参照しながら説明する。
まず、図3(a)に示すように、絶縁基板1が多数個取りされる大判基板1Aを準備する。この大判基板1Aの表面には予め1次分割溝7と2次分割溝8が格子状に設けられており、両分割溝7,8によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図3では複数個分のチップ形成領域が代表的に示されているが、実際は多数個分のチップ形成領域に相当する大判基板1Aに対して以下に説明する各工程が一括して行われる。
すなわち、各1次分割溝7に跨るようにAg系ペーストを印刷して乾燥・焼成させることにより、図3(b)に示すように、大判基板1Aの表面に複数対の表電極2を形成する。その際、表電極2は隣接する2次分割溝8で挟まれた領域の中央部に長方形状に形成されるため、表電極2の長辺と2次分割溝8との間には所定間隔が確保される。
次に、大判基板1Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図3(c)に示すように、隣接する1次分割溝7で挟まれた領域の中央部に複数の抵抗体3を形成する。その際、抵抗体3の長手方向両端部が対をなす表電極2に接続される。なお、表電極2と抵抗体3の形成順序は上記と逆であっても良く、具体的には、隣接する1次分割溝7で挟まれた領域の中央部に複数の抵抗体3を形成した後、各抵抗体3の長手方向両端部に重なるように複数の表電極2を形成しても良い。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層を覆うようにガラスペーストをスクリーン印刷して乾燥・焼成することにより、図3(d)に示すように、表電極2と抵抗体3の全面を覆う保護層4を形成する。
これまでの工程は大判基板1Aに対する一括処理であるが、次なる工程では、大判基板1Aを1次分割溝7に沿って短冊状にブレイク(1次分割)することにより、図3(e)に示すように、大判基板1Aから複数の短冊状基板1Bを得る。かかる1次分割作業は大判基板1Aの表面側が延ばされる方向に曲げ応力を加えることによって行われ、この曲げ応力によって1次分割溝7は溝開口が開かれるようにブレイクされるため、短冊状基板1Bのブレイクされた分割面から表電極2と保護層4の端面が露出する。
次に、短冊状基板1Bの分割面をバフ研磨等によって板厚方向へ擦ると、図3(f)に示すように、分割面に露出する表電極2が保護層4の端面に向けて擦られて折曲部2aが形成される。なお、このように擦り処理によって保護層4の端面に表電極2の折曲部2aを形成する場合、表電極2はAgを70%以上含有している材料からなり、その厚みは3〜20μmに設定されていることが好ましい。
次に、短冊状基板1Bの端面全体にNi−Cuをスパッタすることにより、あるいは短冊状基板1Bの端面にAgペーストやCuペーストをディップ塗布して乾燥・焼成させることにより、図3(g)に示すように、短冊状基板1Bの端面を含む幅方向両側部に断面コ字状の端面電極5を形成する。この端面電極5は保護層4の平坦化された上面にかけて形成され、折曲部2aを含む表電極2の露出部分は端面電極5によって覆われる。
次に、短冊状基板1Bを2次分割溝8に沿ってブレイク(2次分割)することにより、チップ抵抗器と同等の大きさのチップ単体(個片)を得た後、個片化されたチップ単体に対してNi,Sn等の電解メッキを施すことにより、端面電極5を被覆する外部電極6を形成し、図1と図2に示すようなチップ抵抗器が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器の製造方法では、大判基板1Aを1次分割溝7に沿ってブレイクして短冊状基板1Bを得た後、この短冊状基板1Bの分割面に露出する表電極2を擦るという処理工程により、表電極2から保護層4の端面に沿って回り込む折曲部2aを形成し、その後に短冊状基板1Bの端面に端面電極5を形成することにより、折曲部2aを含めた表電極2の露出部全体と端面電極5とを接続するようにしている。したがって、保護層4の平坦化された上面に広くて平坦な端面電極5を形成した上で、端面電極5と表電極2との接続信頼性を高めたチップ抵抗器を多数個取りすることができる。
図4は本発明の第2実施形態例に係るチップ抵抗器の平面図、図5は図4のV−V線に沿う断面図であり、図1と図2に対応する部分には同一符号を付してある。
図4と図5に示すように、第2実施形態例に係るチップ抵抗器では、一対の表電極2を絶縁基板1の短辺側と長辺側の各端面からそれぞれ露出させると共に、これら表電極2のエッジ部分を他の部分に比べて厚い2層構造の膜厚部2bとなし、端子電極5を絶縁基板1の短手方向両端面まで回り込ませて表電極2の露出部分に接続させている。表電極2は膜厚部2bの露出部分から保護層4の端面に沿ってL字状に回り込む折曲部2aを有しており、後述するように、これら折曲部2aは大判基板を1次分割ラインと2次分割ラインに沿ってダイシングしたときに形成されたものである。なお、それ以外の構成は第1実施形態例に係るチップ抵抗器と基本的に同じであるため、ここでは重複説明を省略することとする。
以上説明したように、第2実施形態例に係るチップ抵抗器では、保護層4によって覆われた表電極2が絶縁基板1の短辺側と長辺側の各端面からそれぞれ露出していると共に、端子電極5が絶縁基板1の長手方向端面だけでなく短手方向両端面まで回り込んで表電極2の露出部分に接続されているため、保護層4の上面に広くて平坦な端子電極5を形成した上で、表電極2と端子電極5の接続信頼性を高めることができる。しかも、表電極2のエッジ部分は他の部分に比べて厚い膜厚部2bとなっており、この膜厚部2bに連続する折曲部2aが端面電極5に覆われて接続されているため、表電極2と端子電極5の接続信頼性をより一層高めることができる。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図6を参照しながら説明する。
まず、図6(a)に示すように、1次分割溝や2次分割溝が形成されていない大判基板10Aを準備し、この大判基板10Aの表面にAgペーストを印刷して乾燥・焼成させることにより、図6(b)に示すように、大判基板10Aの表面に所定間隔を存して帯状に延びる複数対の第1表電極11を形成する。
次に、複数対の第1表電極11上にAgペーストを印刷して乾燥・焼成させることにより、図6(c)に示すように、第1表電極11の幅方向中央部に重なる帯状の第2表電極12を形成する。
次に、大判基板10Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図6(d)に示すように、対をなす第1表電極11間に跨る複数の抵抗体3を形成する。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆うアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。なお、第2表電極12は樹脂銀によって形成することも可能であり、その場合、抵抗体ペーストの焼成温度が樹脂銀の溶融温度に比べてかなり高いため、抵抗体3を形成した後に樹脂銀で第2表電極12を形成すれば良い。しかる後、アンダーコート層を覆うようにエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図6(e)に示すように、第1および第2表電極11,12と抵抗体3の全面を覆う保護層4を形成する。
しかる後、大判基板10Aを第2表電極12の幅方向中央部を通って長手方向へ延びる1次分割ラインL1と、この1次分割ラインL1に直交する2次分割ラインL2とに沿ってダイシングブレードで切断することにより、図6(f)に示すように、チップ抵抗器と外形を同じくする個々のチップ素子10Bを得る。なお、これら1次分割ラインL1と2次分割ラインL2は大判基板10Aに対して設定された仮想線であり、前述したように大判基板10Aに分割ラインに対応する1次分割溝や2次分割溝は形成されていない。
かかるダイシングによって帯状に延びる2層構造の第1表電極11と第2表電極12が平面視矩形状に切断されて表電極2となるため、チップ素子10Bの長手方向両端部にエッジ部分を2層構造の膜厚部2bとした一対の表電極2が形成される。ここで、膜厚部2bは第1表電極11と第2表電極12の重なり部分に相当するものであり、当該部分をダイシングすることで膜厚部2bの端面がチップ素子10Bの切断面に露出するため、ダイシングの剪断力によって膜厚部2bの端面が擦られて折曲部2aが形成される。したがって、大判基板10Aを1次分割ラインL1と2次分割ラインL2に沿ってチップ素子10Bの形状にダイシングすると、チップ素子10Bの4つの切断面の全てから膜厚部2bの端面が露出し、これら膜厚部2bから保護層4の端面に沿って回り込む折曲部2aが形成される。なお、大判基板10Aを2次分割ラインL2に沿ってダイシングするとき、第1表電極11と第2表電極12の重なり部分だけでなく、第1表電極11だけの単層部分も同時に切断されるため、この単層部分にも折曲部は形成されるが、膜厚部2bを2層構造とすることでより安定した折曲部2aが形成される。
次に、チップ素子10Bの端面に樹脂からなるAgペーストやCuペーストをディップ塗布して加熱硬化させることにより、図6(g)に示すように、チップ素子10Bの長手方向両端面から短手方向両端面の所定位置まで回り込む端面電極5を形成する。これら端面電極5は保護層4の平坦化された上面にかけて形成され、チップ素子10Bの各切断面から露出する表電極2の端面とその膜厚部2bに連続する折曲部2aは端面電極5によって覆われる。しかる後、個々のチップ素子10Bに対してNi,Sn等の電解メッキを施すことにより、端面電極5を被覆する外部電極6を形成し、図4と図5に示すようなチップ抵抗器が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器の製造方法では、大判基板10Aに2層構造の第1および第2表電極11,12と抵抗体3と保護層4を順次形成した後、大判基板10Aを1次分割ラインL1と2次分割ラインL2に沿ってダイシングしてチップ素子10Bを得るとき、チップ素子10Bのダイシングされた切断面に表電極2の端部から保護層4の端面に沿って回り込む折曲部2aを形成するようにしている。その際、表電極2は第1表電極11の上に第2表電極12を重ねた積層構造の膜厚部2bを有しており、この膜厚部2bが1次分割ラインL1と2次分割ラインL2に沿ってダイシングされるため、チップ素子10Bの全ての切断面に表電極2の折曲部2aを形成することができ、これら折曲部2aを覆うように形成された端面電極5と表電極2との接続信頼性を高めることができる。したがって、保護層4の平坦化された上面に広くて平坦な端面電極5を形成した上で、端面電極5と表電極2との接続信頼性を高めたチップ抵抗器を多数個取りすることができる。
なお、上記した各実施形態例では、絶縁基板の裏面に電極を有しないチップ抵抗器について説明したが、絶縁基板の裏面における長手方向端部に一対の裏電極を形成し、端面電極を表電極と裏電極の両方に接続するようにしても良い。このようにすると、チップ抵抗器を積層回路基板の樹脂層に内層したとき、樹脂層の表面側の配線パターンだけでなく裏面側の配線パターンとも接続することが可能となる。
1 絶縁基板
1A,10A 大判基板
1B 短冊状基板
10B チップ素子
2 表電極
2a 折曲部
2b 膜厚部
3 抵抗体
4 保護層
5 端面電極
6 外部電極
7 1次分割溝
8 2次分割溝
11 第1表電極
12 第2表電極
L1 1次分割ライン
L2 2次分割ライン

Claims (5)

  1. 直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間を接続する抵抗体と、この抵抗体と前記両表電極の全面を覆う保護層と、前記絶縁基板の長手方向両端面に設けられて前記表電極に導通する一対の端面電極とを備え、前記端面電極が前記保護層上に回り込んで形成されているチップ抵抗器において、
    前記表電極が前記絶縁基板と前記保護層との間から該保護層の端面に沿って回り込む折曲部を有しており、前記端面電極が前記折曲部を含めて前記絶縁基板と前記保護層との間から露出する前記表電極の露出部分に接続されていることを特徴とするチップ抵抗器。
  2. 請求項1の記載において、前記表電極が前記絶縁基板の短辺側と長辺側の各端面からそれぞれ露出していると共に、少なくとも一方側の端面から露出する前記表電極に前記折曲部が連続しており、前記端面電極が前記絶縁基板の短手方向両端面まで回り込んで前記折曲部を含む前記表電極の露出部分に接続されていることを特徴とするチップ抵抗器。
  3. 請求項1または2の記載において、前記表電極が部分的に厚く形成された膜厚部を有しており、この膜厚部の端部から前記折曲部が連続していることを特徴とするチップ抵抗器。
  4. 格子状に延びる1次分割溝と2次分割溝が設けられた大判基板を準備する工程と、
    前記大判基板の表面で前記1次分割溝を跨ぐように複数対の表電極を形成する工程と、
    前記複数対の表電極に接続される複数の抵抗体を形成する工程と、
    前記複数対の表電極と前記複数の抵抗体を覆うように保護層を形成する工程と、
    前記大判基板を前記1次分割溝に沿って分割して短冊状基板を形成する工程と、
    前記短冊状基板の分割面に露出する前記表電極を研磨具で擦って前記保護層の端面に折曲部を形成する工程と、
    前記短冊状基板の分割面に前記折曲部を覆って前記保護層上に回り込む端面電極を形成する工程と、
    前記短冊状基板を前記2次分割溝に沿って分割して個々のチップ素子を形成する工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
  5. 大判基板を格子状の分割ラインに沿って分割することにより、抵抗体と一対の表電極を有するチップ抵抗器が一括して得られるチップ抵抗器の製造方法において、
    前記大判基板の表面に所定間隔を存して帯状に延びる複数対の第1表電極を形成する工程と、
    前記複数対の第1表電極の幅方向中央部に帯状に延びる第2表電極を重ねて形成する工程と、
    前記複数対の第1表電極間を接続するように複数の抵抗体を形成する工程と、
    前記複数対の第1および第2表電極と前記複数の抵抗体を覆うように保護層を形成する工程と、
    前記大判基板を前記第2表電極の幅方向中央部を通って長手方向へ延びる1次分割ラインと、この1次分割ラインに直交する2次分割ラインとに沿ってダイシングブレードで切断することにより、前記第1表電極と前記第2表電極の重なり部分から前記保護層の端面に沿って回り込む折曲部を形成すると共に、個々のチップ素子を形成する工程と、
    前記チップ素子の前記1次分割ラインに沿う切断面から前記2次分割ラインに沿う切断面の一部にかけて端面電極を形成する工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
JP2015083499A 2015-04-15 2015-04-15 チップ抵抗器およびその製造方法 Active JP6495724B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015083499A JP6495724B2 (ja) 2015-04-15 2015-04-15 チップ抵抗器およびその製造方法
US15/565,704 US10096409B2 (en) 2015-04-15 2016-04-07 Chip resistor and method for manufacturing same
PCT/JP2016/061439 WO2016167182A1 (ja) 2015-04-15 2016-04-07 チップ抵抗器およびその製造方法
DE112016001731.6T DE112016001731T5 (de) 2015-04-15 2016-04-07 Chipwiderstand und Verfahren zum Herstellen eines solchen
CN201680021727.5A CN107533890B (zh) 2015-04-15 2016-04-07 芯片电阻器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015083499A JP6495724B2 (ja) 2015-04-15 2015-04-15 チップ抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016207698A JP2016207698A (ja) 2016-12-08
JP6495724B2 true JP6495724B2 (ja) 2019-04-03

Family

ID=57126300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015083499A Active JP6495724B2 (ja) 2015-04-15 2015-04-15 チップ抵抗器およびその製造方法

Country Status (5)

Country Link
US (1) US10096409B2 (ja)
JP (1) JP6495724B2 (ja)
CN (1) CN107533890B (ja)
DE (1) DE112016001731T5 (ja)
WO (1) WO2016167182A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200060067A (ko) * 2018-11-22 2020-05-29 삼성전기주식회사 바리스터
KR102231104B1 (ko) * 2019-12-27 2021-03-23 삼성전기주식회사 저항 부품
JP2022189028A (ja) * 2021-06-10 2022-12-22 Koa株式会社 チップ部品

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466411B2 (ja) * 1997-03-31 2003-11-10 太陽誘電株式会社 チップ抵抗器
JP2001185401A (ja) * 1999-12-24 2001-07-06 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP4050496B2 (ja) * 2001-11-06 2008-02-20 ローム株式会社 チップ抵抗器の製造方法
JP4204029B2 (ja) * 2001-11-30 2009-01-07 ローム株式会社 チップ抵抗器
AU2003242299A1 (en) * 2002-06-13 2003-12-31 Rohm Co., Ltd. Chip resistor having low resistance and its producing method
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
JP2005268302A (ja) 2004-03-16 2005-09-29 Koa Corp チップ抵抗器およびその製造方法
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
US7190252B2 (en) * 2005-02-25 2007-03-13 Vishay Dale Electronics, Inc. Surface mount electrical resistor with thermally conductive, electrically insulative filler and method for using same
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
JP5543146B2 (ja) * 2009-07-27 2014-07-09 ローム株式会社 チップ抵抗器およびチップ抵抗器の製造方法
JP5481675B2 (ja) 2009-10-21 2014-04-23 コーア株式会社 基板内蔵用チップ抵抗器およびその製造方法
KR101412951B1 (ko) * 2012-08-17 2014-06-26 삼성전기주식회사 칩 저항기 및 이의 제조 방법
US9997281B2 (en) * 2015-02-19 2018-06-12 Rohm Co., Ltd. Chip resistor and method for manufacturing the same
JP2017168817A (ja) * 2016-03-15 2017-09-21 ローム株式会社 チップ抵抗器およびその製造方法

Also Published As

Publication number Publication date
CN107533890B (zh) 2019-05-21
JP2016207698A (ja) 2016-12-08
US20180075954A1 (en) 2018-03-15
DE112016001731T5 (de) 2018-01-04
CN107533890A (zh) 2018-01-02
WO2016167182A1 (ja) 2016-10-20
US10096409B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
JP6499007B2 (ja) チップ抵抗器
JP2018032670A (ja) チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法
JP2010161135A (ja) チップ抵抗器およびその製造方法
JP6495724B2 (ja) チップ抵抗器およびその製造方法
WO2016158240A1 (ja) チップ抵抗器
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP5882015B2 (ja) 電子部品の電極構造
JP6181500B2 (ja) チップ抵抗器およびその製造方法
JP6479361B2 (ja) チップ抵抗器
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4512004B2 (ja) チップ抵抗器
WO2017057248A1 (ja) チップ抵抗器
JP6170726B2 (ja) チップ抵抗器の製造方法
JP2017224677A (ja) チップ抵抗器およびその製造方法
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
JP6695415B2 (ja) チップ抵抗器
JP6688035B2 (ja) チップ抵抗器
JP2016139661A (ja) チップ抵抗器
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6749752B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6159286B2 (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2009088368A (ja) 低抵抗チップ抵抗器の製造方法
JP2017220596A (ja) チップ抵抗器
JP4059967B2 (ja) チップ型複合機能部品
WO2020170750A1 (ja) 抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190307

R150 Certificate of patent or registration of utility model

Ref document number: 6495724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250