CN101010754A - 芯片型电子元件 - Google Patents

Abstract

本发明公开一种可抑制因安装时的应力而发生的基片断裂的芯片型电子元件，包括基片、设置在该基片表面的一对表面电极、被设置成可与这对表面电极电连接的功能元件、设置在上述基片的背面侧与上述一对表面电极相对的位置上的一对背面电极、设置在上述基片端面与上述一对表面电极的每个和与该表面电极相对置的背面电极电连接的一对端面电极、被设置成至少覆盖上述功能元件的保护膜，以及被做成至少覆盖上述一对表面电极的每个的镀层，其中，上述保护膜或者镀层对来自上述基片上方的负荷，至少用2点来承受上述负荷。

Description

芯片型电子元件

技术领域

本发明涉及各种电子设备所采用的芯片型电子元件。

背景技术

下面，参照附图对以往的芯片型电子元件进行说明。

图11所示意的是以往的芯片型电子元件的一个例子的芯片电阻器的剖视图，基片1是由氧化铝等陶瓷构成的具有绝缘性的基片。该基片1的厚度像微型芯片型电子元件那样薄，例如，对产品的外形尺寸为0.6mm×0.3mm的0603型芯片电阻器，基片1的厚度取0.2mm为标准的尺寸，而另一方面，对产品的外形尺寸为0.4mm×0.2mm的0402型芯片电阻器，基片1的厚度取0.1mm为标准的尺寸。

在上述基片1的表面的左右两端设有一对表面电极2。这一对表面电极2的膜厚通常是8μm左右。在上述基片1的表面与上述一对表面电极2的两端部相重叠地设有电阻体3。该电阻体3的厚度通常是8μm左右。并且，还设有可覆盖上述电阻体3的预涂玻璃层(Pre-CoatGlass Layer)4。该预涂玻璃层4的厚度通常是8μm左右。而且，还设有可覆盖上述电阻体3的全部的保护膜6。该保护膜6，在位于电阻体3上方的部分有10μm～30μm的厚度，具有因表面张力其中央附近以拱形状鼓起的剖面形状。

在上述基片1的背面设有与上述一对表面电极2对置的一对背面电极5。在上述基片1的两端面设有可与上述一对表面电极2及一对背面电极5电连接的一对端面电极7。在上述一对表面电极2的表面的一部分、一对端面电极7的表面及一对背面电极5的表面设有镍镀层8。而且，还设有可覆盖镍镀层8的焊锡镀层9。该焊锡镀层9被设置得比上述保护膜5的中央部更低。

其次，参照附图对以往的芯片型电子元件的一个例子的芯片电阻器的制造方法进行说明。

图12(a)～(c)和图13(a)～(c)示意的是以往的芯片电阻器的制造工序图，以下基于图12(a)～(c)和图13(a)～(c)对其制造方法进行说明。

首先，如图12(a)所示，准备片状基片1c，该片状基片1c在表面和背面分别预先形成了1次分割槽1a和2次分割槽1b、由氧化铝等陶瓷构成而具有绝缘性，然后在该片状基片1c的表面，采用丝网印刷(Screen Print)法形成可横跨上述1次分割槽1a的多个表面电极2。另外，尽管没有图示，在片状基片1c的背面，也采用丝网印刷法形成可横跨上述1次分割槽1a的多个背面电极5。

其次，如图12(b)所示，在上述片状基片1c的表面，既采用丝网印刷法形成可与多个表面电极2的表面的一部分重叠的电阻体3，又采用丝网印刷法形成可覆盖该电阻体3的预涂玻璃层4，并且再通过激光(Laser)等从预涂玻璃层4的上方对电阻体3施加调整槽(TrimmingGroove)3a，以使上述电阻体3的总电被限定在指定的电阻值的范围内。

其次，如图12(c)所示，采用丝网印刷法形成可覆盖多个电阻体3的保护膜6。

其次，通过用图12(c)所示的1次分割槽1a的部分进行分割，形成如图13(a)所示的长条状基片1d，并在长条状基片1d的两端面涂敷形成可与表面电极2及背面电极4电连接的端面电极7。

其次，通过用2次分割槽1b的部分分割如图13(a)所示的长条状基片1d，构成如图13(b)所示的单片状基片1e。

最后，如图13(c)所示，在表面电极2的表面的一部分和背面电极5的表面以及端面电极7的表面形成镍镀层8(未图示)之后，通过在其上形成焊锡镀层9，完成以往的芯片电阻器的制造。

另外，作为与此申请的发明相关的以往技术文献信息，例如，日本专利公开公报特开平7-86003号(专利文献1)已为公知。

将上述以往的芯片电阻器安装在电子设备的印刷电路板上时，如图14所示，是通过在印刷电路板10a的电极焊盘(Electrode Land)10b上焊接芯片电阻器的背面电极5来进行安装，此时，用安装管嘴(Nozzle)10c吸附保护膜6的表面，然后用该安装管嘴10c将芯片电阻器的背面电极5对位在印刷电路板10a的电极焊盘10b上。因此，以往的芯片电阻器中，在芯片电阻器的表面一侧的为突出部的保护膜6的中央附近，推塞力集中，与芯片电阻器的背面一侧的为突出部的一对背面电极5所承受的反弹力相合，使弯折基片1的力起到很强的作用，导致较大的弯曲应力作用在基片1上，由此，如图15所示，出现了基片1断裂的问题。特别是，此基片1的断裂，对于基片1的厚度较薄的微型芯片型电子元件，例如，产品的外形尺寸为0.6mm×0.3mm的0603型芯片电阻器、产品的外形尺寸为0.4mm×0.2mm的0402型芯片电阻器来说，成为一个很大的问题。

发明内容

本发明是为了解决上述以往技术中所存在的问题，其目的在于提供一种芯片型电子元件，在使用安装管嘴把芯片电阻器安装在电子设备的印刷电路板上时，能够抑制因安装时的应力而发生的基片断裂。

为了达到上述目的，本发明所提供的芯片型电子元件，包括基片、在该基片的表面设置的一对表面电极、被设置成与这一对表面电极电连接的功能元件、在上述基片的背面一侧与上述一对表面电极相对置的位置上设置的一对背面电极、被设置在上述基片的端面上与上述一对表面电极的每个和与该表面电极相对置的背面电极电连接的一对端面电极、被设置成至少覆盖上述功能元件的保护膜和被做成至少覆盖上述一对表面电极的每个的镀层，其中，上述保护膜或者镀层对来自上述基片上方的负荷，至少用2点来承受该负荷。

根据此结构，当用安装管嘴吸附芯片型电子元件而将其安装在电子设备的印刷电路板上时，由于安装管嘴的推塞力至少被分散到2点上，作用于基片上的弯曲应力得以降低，所以不容易发生基片断裂。

附图说明

图1是本发明的第一实施例的芯片型电子元件的一个例子的芯片电阻器的剖视图。

图2(a)～(c)是表示该芯片电阻器的制造方法的制造工序图。

图3(a)～(c)是表示该芯片电阻器的制造方法的制造工序图。

图4(a)～(d)是表示该芯片电阻器的制造方法的制造工序图。

图5是将该芯片电阻器安装在电子设备的印刷电路板上时的纵剖视图。

图6是本发明的第二实施例的芯片型电子元件的一个例子的芯片电阻器的剖视图。

图7(a)～(c)是表示该芯片电阻器的制造方法的制造工序图。

图8(a)～(d)是表示该芯片电阻器的制造方法的制造工序图。

图9是将保护膜与安装管嘴相接的该芯片电阻器安装在电子设备的印刷电路板上时的纵剖视图。

图10是本发明的第三实施例的芯片型电子元件的一个例子的芯片电阻器的剖视图。

图11是以往的芯片型电子元件的一个例子的芯片电阻器的剖视图。

图12(a)～(c)是表示该芯片电阻器的制造方法的制造工序图。

图13(a)～(c)是表示该芯片电阻器的制造方法的制造工序图。

图14是将该芯片电阻器安装在电子设备的印刷电路板上时的纵剖视图。

图15是将该芯片电阻器安装在电子设备的印刷电路板上时发生了基片断裂时的纵剖视图。

具体实施方式

下面，参照附图对本发明实施例的芯片型电子元件进行说明。

(第一实施例)

图1所示意的是本发明的第一实施例的芯片型电子元件的一个例子的芯片电阻器的剖视图，基片11由煅烧过的氧化铝等陶瓷构成，具有绝缘性。该基片11的厚度像微型芯片型电子元件那样薄，例如，对产品的外形尺寸为0.6mm×0.3mm的0603型芯片电阻器，基片11的厚度取0.2mm为标准尺寸，而另一方面，对产品的外形尺寸为0.4mm×0.2mm的0402型芯片电阻器，基片11的厚度取0.1mm为标准尺寸。

在上述基片11的表面的左右两端设有一对第1表面电极12。这一对第1表面电极12由含金的树脂酸金糊剂(Gold Resinate Paste)构成。在上述基片11的表面设有与上述第1表面电极12的两端部相重叠的氧化钌系的电阻体13。而且，还设有可覆盖上述电阻体13的至少一部分的玻璃层14。在上述电阻体13及玻璃层14上，还形成有可将电阻值调整至希望值的调整槽15。而且，还设有可覆盖上述电阻体13的以环氧系树脂(Epoxy Resin)为主要成分的保护膜16。该保护膜16的左右两端部，被设成重叠在上述一对第1表面电极12上。并且该保护膜16自基片11的表面起的高度，最高处大约为10μm。

在上述基片11的背面设有与上述一对第1表面电极12相对置的一对背面电极17。这一对背面电极17，通过利用溅射等薄膜形成技术而从基片11的背面到端面以大略呈L形的形状予以形成，其结构为包含铬(Chrome)的第1层和包含铜镍(Nickel)合金的第2层的两层结构。并且，该背面电极17，其位于基片11的端面的部分构成了端面电极18，其上端部与上述第1表面电极12电连接。而且，背面电极17的位于基片11的背面的部分，具有比上述表面电极12的面积还大的面积，与另一背面电极17相对置侧的端部在左右方向上比表面电极12更伸向内侧。

在上述一对第1表面电极12上重叠地形成有一对第2表面电极19。这一对第2表面电极19，通过利用溅射等薄膜形成技术而从基片11的表面一侧到端面一侧以大略呈L形的形状予以形成，其结构为包含铬的第1层和包含铜镍合金的第2层的两层结构。并且该第2表面电极19，其位于基片11的端面侧的那部分，与上述背面电极17的构成端面电极18的那部分电连接。而且，该第2表面电极19的位于基片11的表面一侧的部分，重叠在上述第1表面电极12上，并且与另一第2表面电极19相对置侧的端部重叠在上述保护膜16上。

上述一对第2表面电极19的表面、一对端面电极18的表面及一对背面电极17的表面的露出部分被一对第1镀层20覆盖。这一对第1镀层20由镍构成，其厚度为约10μm。上述一对第1镀层20的表面被一对第2镀层21覆盖。这一对第2镀层21由锡构成，其厚度为约6μm。这样，上述第2镀层21的厚度被设定得比第1镀层20的厚度更薄。

上述第1镀层20及第2镀层21中，位于第2表面电极19的重叠在保护膜16上的端部的上方的部分，成为比保护膜16更向上方突出的突出部22，在安装芯片电阻器时，安装管嘴可与该突出部22抵接。该突出部22在与一对背面电极17的上方对应的位置为突起的条状，沿基片11的前后方向(图1中是与纸面垂直的方向)延伸。在该突出部22，第1镀层20的最高点比保护膜16的最高部分高出约4μm，第2镀层21的最高点比保护膜16的最高部分高出约10μm。

另外，构成上述第1镀层20的镍的莫氏硬度(Mohs Hardness)为3.5，构成第2镀层21的锡的莫氏硬度为1.8，上述第1镀层20与第2镀层21相比，其硬度高而坚硬。另一方面，第2镀层21与第1镀层20相比，其硬度低而较软。

在上述本发明的第一实施例中，由于包含有第1镀层20及第2镀层21的镀层具有比保护膜16更向上方突出的结构，如图5所示，例如，在将产品的外形尺寸为0.6mm×0.3mm的0603型芯片电阻器或产品的外形尺寸为0.4mm×0.2mm的0402型芯片电阻器的基片的厚度极薄的微型芯片电阻器，用安装管嘴24在电子设备的印刷电路板23的电极焊盘23a上进行安装时，安装管嘴24与两个突出部22抵接。因此，由于安装管嘴的推塞力被分散在两个突出部22上，作用于基片11的弯曲应力被降低，所以不易发生基片断裂。而且，由于第1镀层20比第2镀层21的硬度高且硬，因此，尽管安装管嘴24的推塞力很强会使突出部22的硬度低而较软的第2镀层21变形，但由于硬度高而坚硬的第1镀层20可以阻挡其推塞力，所以折断基片11的力不发生作用，其结果，能获得在通常的安装冲击下基片11不会断裂的效果。

而且，在上述本发明的第一实施例中，由于是用在低温下可熔融的锡形成最外面的第2镀层21，因此，当在印刷电路板23上进行低熔点金属(锡-铅合金和锡-银-铜合金等)的焊接安装时，最外面的第2镀层21和低熔点金属容易融合，由此，可以防止焊料润湿性(solderwettability)不良的发生。并且，包含镍的第1镀层20，因熔点高，在焊接安装时不会熔融而合金化，所以可作为防止背面电极17或端面电极18被低熔点金属熔融的阻挡(Barrier)层而起作用，由此，能得到可以提高连接可靠性的效果。

另外，虽然基片11如上所述那样由通常的安装冲击不会断裂，但是，当比其更大的负荷发生作用时可能会有断裂发生。表1是表示第1镀层20的厚度和第2镀层21的厚度分别被设定为6μm/10μm、8μm/8μm、10μm/6μm的芯片电阻器，当承受来自上方的负荷时，基片11断裂时的负荷值的图表。

表1

第1镀层的厚度	第2镀层的厚度	第1镀层和第2镀层的总厚度	发生基片断裂时的负荷值
				6μm	10μm	16μm	16N
8μm	8μm	16μm	21N
				10μm	6μm	16μm	26N

从表1可明显地看出，虽然第1镀层20和第2镀层21的总厚度(厚度的总和)都是16μm，第2镀层21自保护膜16向上的突出量在任何一个条件下也都相同，但第1镀层20越厚则基片11断裂所需要的负荷值就越高，由此，较为理想的是，第1镀层20的厚度与第2镀层21的厚度相比越厚，即使在不知什么原因使安装管嘴的推塞力比通常变大时，基片11断裂也越不容易发生。

再者，在上述本发明的第一实施例中，是对使第1镀层20比保护膜16更向上方突出的情况进行了说明，但只要是至少第2镀层21比保护膜16更向上方突出的话，就能得到可以防止因安装管嘴的推塞力而发生的基片11断裂的效果。此时，使硬度高而坚硬的第1镀层20的厚度比硬度低而较软的第2镀层21的厚度更厚，由于能够抑制第2镀层21的变形的影响，因而防止基片11断裂的效果增大。

而且，为了在考虑偏差后获得防止基片11的安装断裂的效果，最好是使第2镀层21比保护膜16至少平均高出8μm左右，为此第1镀层20和第2镀层21的总厚度的平均值至少需要14μm左右。但是，由于厚度越厚越花费成本，所以在能获得防止基片11的安装断裂的效果的范围内，厚度越薄越好。又，如果第2镀层21的厚度过薄，由于焊料润湿性不良变得很容易发生，因而镀锡或镀焊锡时厚度最低需要在3μm以上，并且若考虑到偏差，第2镀层21的厚度平均必须在5μm以上。为了抑制因安装管嘴的推塞力而发生的基片11的断裂，第1镀层20的厚度比第2镀层21的厚度更厚时较为有利，因此，作为镀层厚度的平均值，将第2镀层21设定在6μm±1μm的范围内、将第1镀层20设定在10μm±1μm的范围内最为合适。或者，考虑到在制造工序中的偏差，也可以将第1镀层20设定在10μm±4μm的范围内、将第2镀层21设定在6μm±3μm的范围内。

如上述本发明的第一实施例所示，通过将包含有第1镀层20及第2镀层21的镀层做成具有部分突出的突出部22的形状，这样既节约了构成第1镀层20及第2镀层21的材料，又可以防止基片11的断裂。

在上述本发明的第一实施例中，描述的是突出部22为突起的条状时的情况，但突出部22不一定非要成为突起的条状，也可以是在基片11的前后方向为向上方突出的突起、散布在基片11的前后方向，或者只设置1点。即，只要突出部22对于来自基片11上方的负荷，可以在左右方向分开的至少2处承受该负荷就可以。

另外，在上述本发明的第一实施例中，是一对突出部22分别位于一对背面电极17的上方，在左右方向的突出部22的最高点即承受来自上方的负荷的作用点彼此之间的距离比一对背面电极17的相对置的端部彼此之间的距离稍微大一些，但突出部22的最高点彼此之间的距离，只要是在一对背面电极17的对置的端部彼此之间的距离的2分之1以上，就能明显地得到本发明的效果。但是，如上述实施例所示，如果一对突出部22分别位于一对背面电极17的上方，则由于弯曲应力在基片11上几乎不起作用，因而能更加明显地获得本发明的效果。

其次，参照附图对本发明的第一实施例的芯片型电子元件的一个例子的芯片电阻器的制造方法进行说明。

图2(a)～(c)、图3(a)～(c)和图4(a)～(d)是表示本发明的第一实施例的芯片型电子元件的一个例子的芯片电阻器的制造方法的制造工序图。

首先，如图2(a)所示，准备由煅烧过的氧化铝等瓷器构成的、具有绝缘性的片状基片11a，然后在该片状基片11a的表面，用含金的树脂酸金糊剂进行丝网印刷，通过以峰值(Peak)温度为850℃的烧结曲线(Profile)进行烧结，形成呈格子状排列的多个第1表面电极12。另外，在片状基片11a的周围，预先设置不形成第1表面电极12的区域。

其次，如图2(b)所示，通过丝网印刷加工方法，在上述片状基片11a的表面形成可与多个第1表面电极12的一部分重叠、即与多个第1表面电极12电连接的氧化钌系的多个电阻体13，通过以峰值温度为850℃的烧结曲线进行烧结，使电阻体13成为稳定的膜。通过该电阻体13的形成，电阻体13和上述第1表面电极12连接成一列，这样的列以多列、平行的方式排列。而且，在形成这样的电阻体13的同时，使用与电阻体13同样的材料形成定位标记11b。

其次，如图2(c)所示，通过丝网印刷加工方法，在上述片状基片11a的表面形成可覆盖多个第1表面电极12之间的电阻体13的铅硼硅酸盐(leadborate silicate)玻璃类的玻璃层14，通过以峰值温度为600℃的烧结曲线进行烧结，使玻璃层14成为稳定的膜，进一步，为了把多个第1表面电极12之间的电阻体13的电阻值调整为一定的值，通过激光调整加工方法从玻璃层14的上面对电阻体13进行调整，形成调整槽(Trimming Groove)15。

其次，如图3(a)所示，通过丝网印刷加工法形成可覆盖多个电阻体13的以环氧类树脂为主要成分的保护膜16，通过以峰值温度为200℃的硬化曲线进行硬化，使保护膜16成为稳定的膜。

其次，如图3(b)所示，将片状基片11a的形成有第1表面电极12的面朝上，并粘贴上UV胶带(UV tape)(未图示)，并且以定位标记11b为基准，通过基于高速旋转刀片(Blade)的晶粒切割(Dicing)加工方法，沿着与由电阻体13和第1表面电极12构成的列垂直的方向，在片状基片11a上形成第1切口槽(Slit Groove)11c，使第1表面电极12得以切断。另外，该第1切口槽11c形成时留下片状基片11a的周边部，且其槽宽为片状基片11a的厚度的0.5～2倍左右。

然后，从UV胶带(未图示)上撕下片状基片11a。

其次，如图3(c)所示，在用金属遮片(Metal Mask)(未图示)遮蔽片状基片11a的背面侧位于各第1切口槽11c之间的部分的状态下，通过从片状基片11a的背面侧进行作为薄膜形成技术的溅射，在片状基片11a的背面的一部分和第1切口槽11c的壁面形成背面电极17。该背面电极17为包含铬的第1层和包含铜镍合金的第2层的两层结构。另外，位于第1切口槽11c的壁面的背面电极17构成端面电极18。

其次，如图4(a)所示，在用金属遮片(未图示)遮蔽片状基片11a的表面位于各第1切口槽11c之间的部分的状态下，通过从片状基片11a的表面进行作为薄膜形成技术的溅射，在片状基片11a表面的一部分和第1切口槽11c的壁面形成第2表面电极19。该第2表面电极19也与上述背面电极17一样，为包含铬的第1层和包含铜镍合金的第2层的两层结构。再者，位于第1切口槽11c的壁面的第2表面电极19与上述背面电极17中构成端面电极18的那部分电连接。而且，上述第2表面电极19被做成在片状基片11a的表面一侧可覆盖第1表面电极12的露出部分和保护膜16的一部分。

另外，上述图3(c)所示的背面电极17和图4(a)所示的第2表面电极19的形成顺序并不限于本发明的第一实施例的顺序，即使是反过来的顺序、即，先形成图4(a)所示的第2表面电极19，然后再形成图3(c)所示的背面电极17，也不会产生特别的问题。而且，背面电极17和第2表面电极19，都是包含铬的第1层和包含铜镍合金的第2层的两层结构，但也可以是例如镍铬合金的1层的结构。

其次，如图4(b)所示，将片状基片11a的形成有第1表面电极12的面朝上，粘贴UV胶带(未图示)，然后以定位标记11b为基准，通过基于高速旋转刀片的晶粒切割加工方法，沿着与电阻体13和第1表面电极12构成的列平行的方向，在不切断电阻体13的同时，在片状基片11a上形成第2切口槽11d。随着该第2切口槽11d的形成，分离出单片的多个基片11。

其次，从UV胶带(未图示)上剥离通过第1切口槽11c和第2切口槽11d的形成而被切断成单片的多个基片11，得到如图4(c)所示的单片的芯片电阻器主体11e。

最后，如图4(d)所示，在芯片电阻器主体11e的第2表面电极19的表面、端面电极18的表面以及背面电极17的表面上，采用滚镀法(Barrel Plating method)，形成包含镍的第1镀层20和包含锡的第2镀层21，从而制造出如图1所示的芯片电阻器。

在上述本发明的第一实施例中，是对用第1表面电极12和第2表面电极19构成表面电极的例子进行了说明，但只用第1表面电极12构成表面电极也可以。

而且，还对用玻璃层14和保护膜16这2层覆盖电阻体13的结构进行了说明，但不用玻璃层14而只用保护膜16覆盖电阻体13的结构也可以。

并且，还对第1镀层20用镍形成的情况进行了说明，但由于这样的第1镀层20只要是用硬度高、焊接安装时能作为阻挡层的材料来构成就可以期待得到同样的效果，所以，用比如莫氏硬度为3.0的铜来构成第1镀层20也可以，而且，用镍镀层和铜镀层或者铜镀层和镍镀层的复合层来构成第1镀层20也可以。

进而，还对第2镀层21用镀锡形成的情况进行了说明，但由于这样的第2镀层21只要是用濡湿性较好的材料来构成就可以期待得到同样的效果，所以，用比如焊锡(锡-铅合金)或者金来构成第2镀层21也是可以的。

(第二实施例)

图6所示意的是本发明的第二实施例的芯片型电子元件的一个例子的芯片电阻器的剖视图，基片31由煅烧过的氧化铝等陶瓷构成，具有绝缘性。该基片31的厚度像微型芯片型电子元件那样薄，例如，对产品的外形尺寸为0.6mm×0.3mm的0603型芯片电阻器，基片31的厚度取0.2mm为标准，而另一方面，对产品的外形尺寸为0.4mm×0.2mm的0402型芯片电阻器，基片31的厚度取0.1mm为标准。

在上述基片31的表面的左右两端设有一对表面电极32。这一对表面电极32由含金的树脂酸金糊剂构成，且其厚度约为1μm。在上述基片31的表面设有与上述第1表面电极32的两端部相重叠的氧化钌系的电阻体33。该电阻体33的厚度为3μm～5μm。而且，还设有覆盖上述电阻体33的至少一部分的预涂玻璃层34。该预涂玻璃层34的厚度约为2μm。在上述电阻体33及预涂玻璃层34上，形成用来将电阻值调整至所希望的值的调整槽35。

而且，还设有可覆盖上述电阻体33的以环氧类树脂为主要成分的保护膜36。该保护膜36被设置成其左右两端部重叠在上述一对第1表面电极32之上。并且位于上述电阻体33的上方的部分保护膜36的厚度被设定为约4～7μm，比以往的更薄。

通常，当用树脂类材料形成保护膜36时，保护膜36会因树脂类材料的表面张力的作用而呈越靠近中央附近则越厚的拱形状的形状。由于这种倾向在保护膜36的宽度越窄和保护膜36的厚度越厚时变得越明显，特别是在微型芯片电阻器中，保护膜36的中央部容易变成拱形鼓起的形状。然而，在本发明的第二实施例中，由于位于电阻体33上方的部分的保护膜36的厚度被加工的非常薄、最大为7μm，这样可使保护膜36的中央部不鼓起、表面实质上平坦。该保护膜36，以图6所示的剖面形状那样存在于基片31的前后方向(在图6中是与纸面垂直的方向)，上述的实质上平坦的表面，俯视呈大致矩形状。

在上述基片31的背面设有与上述一对表面电极32相对置的一对背面电极37。这一对背面电极37包含银系厚膜材料。而且，上述保护膜36的实质上平坦的表面的左右两端部位于此背面电极37的上方。

在上述基片31的端面设有可与上述一对表面电极32及一对背面电极37电连接的一对端面电极38。这一对端面电极38包含银系的导电性树脂材料。

上述一对表面电极32的表面、一对端面电极38的表面及一对背面电极37的表面的露出部分被一对第1镀层39覆盖。这一对第1镀层包含镍。上述一对第1镀层39的表面被一对第2镀层40覆盖。这一对第2镀层40包含锡。并且，第1镀层39及第2镀层40的厚度分别在3μm～10μm范围内，且从上述基片31的表面到第2镀层40的表面的高度被设定在7μm～12μm范围内，比从上述基片31的表面到保护膜36的表面的高度10μm～14μm更低。换句话说，保护膜36比包含第1镀层39及第2镀层40的镀层更向上方突出，在安装芯片电阻器时，保护膜36的表面与安装管嘴抵接，安装管嘴的推塞力作用于保护膜36的表面。即，安装芯片电阻器时，保护膜36的表面有承受来自上方的负荷的多个作用点。

其次，参照附图对本发明的第二实施例的芯片型电子元件的一个例子的芯片电阻器的制造方法进行说明。

图7(a)～(c)和8(a)～(d)是表示本发明的第二实施例的芯片型电子元件的一个例子的芯片电阻器的制造方法的制造工序图。

首先，如图7(a)所示，准备分别在表面和背面预先形成了1次分割槽31a和2次分割槽31b的、由氧化铝等陶瓷构成的具有绝缘性的片状基片31c，并且在该片状基片31c的表面，横跨上述1次分割槽31a用含金的树脂酸金糊剂进行丝网印刷，通过峰值温度为850℃的烧结曲线进行烧结，形成呈格子状排列的多个表面电极32。另外，虽然图中未表示，在片状基片31c的背面，也横跨上述1次分割槽31a用银电极糊剂进行丝网印刷，通过峰值温度为850℃的烧结曲线进行烧结，形成多个背面电极37(未图示)。

其次，如图7(b)所示，在上述片状基片31c的表面，用氧化钌系的电阻糊剂进行丝网印刷，通过峰值温度为850℃的烧结曲线烧结，形成可与多个表面电极32的一部分相重叠的电阻体33。

其次，如图7(c)所示，采用丝网印刷法在上述片状基片31c的表面形成可覆盖多个表面电极32之间的电阻体33的铅硼硅酸玻璃类的预涂玻璃层34，通过峰值温度为600℃的烧结曲线进行烧结，使预涂玻璃层34成为稳定的膜，并且，通过一边测量多个表面电极32之间的电阻体33的电阻值，一边采用激光调整(Laser Trimming)加工方法从预涂玻璃层34上在电阻体33上形成调整槽35，以较高的精度将电阻值调整为所期望的值。

其次，如图8(a)所示，通过丝网印刷法形成可覆盖多个电阻体33的以环氧类树脂为主要成分的保护膜36，通过峰值温度为200℃的硬化曲线进行硬化，使保护膜36成为稳定的膜。

其次，通过在如图8(a)所示的1次分割槽31a的部分对片状基片31c进行分割，形成如图8(b)所示那样的长条状基片31d，并通过在长条状基片31d的两端面涂敷导电性树脂电极并进行硬化，形成可与表面电极32及背面电极37电连接的端面电极38。

其次，通过在2次分割槽31b的部分对如图8(b)所示的长条状基片31d进行分割，形成如图8(c)所示的单片状基片31e。

最后，如图8(d)所示，在表面电极32的表面的一部分和背面电极37的表面以及端面电极38的表面采用滚镀法，形成包含镍的第1镀层39和包含锡的第2镀层40，从而制造出如图6所示的芯片电阻器。

在上述本发明的第二实施例中，电阻体33的厚度为3μm～5μm，且预涂玻璃层34的厚度为2μm，由于形成的电阻体33和预涂玻璃层34的总厚度很薄为5μm～7μm，调整槽35的深度，即，电阻体33和预涂玻璃层34的总厚度可以控制得较低，由此，即使使用较薄的保护膜36，也由于调整槽35能被保护膜36完全覆盖，所以不会引起耐环境性的降低。

另外，如图9所示，例如，在将产品的外形尺寸为0.6mm×0.3mm的0603型芯片电阻器、或产品的外形尺寸为0.4mm×0.2mm的0402型芯片电阻器等的基片的厚度极薄的微型芯片电阻器，用安装管嘴42在电子设备的印刷电路板41a的电极焊盘41b上进行安装时，安装管嘴42的推塞力由芯片电阻器的表面一侧的最高部分的保护膜36来承受。并且，虽然保护膜36受到的推塞力和背面一侧的突出部的一对背面电极37受到的反弹力作为折断基片31的力而起作用，但在上述本发明的第二实施例中，由于将位于电阻体33上方的部分的保护膜36的厚度设定为约4～7μm，比以往的更薄，保护膜36的表面为实质上平坦，所以，即使安装管嘴42的推塞力被保护膜36承受，也不会像以往的芯片电阻器那样，安装管嘴42的推塞力集中在保护膜36的中央部，而是安装管嘴42的推塞力被分散在保护膜36表面的实质上全部。由此，作用于基片31的弯曲应力得以降低，与以往的芯片电阻器相比，基片31的断裂的情况很难发生。

表2所示的是位于电阻体33上方的部分的保护膜36的厚度和发生基片31断裂时的负荷值(平均)。

表2

电阻体的上方的保护膜的厚度	发生基片断裂时的负荷值(平均)
		3μm～5μm	12.2N
4μm～7μm	11.5N
		8μm～12μm	5.1N

从表2可明显地看出，上述保护膜36的厚度在7μm以下时，与在8μm～12μm时的情况相比，发生基片31断裂的负荷值明显增大，由此也可以看出基片31的断裂变得难以发生。

这表明了，如果保护膜36的厚度在7μm以下，保护膜36的表面实质上变得平坦。

再者，如果调整槽35的深度，即电阻体33和预涂玻璃层34的总厚度超过保护膜36的厚度的2倍，保护膜36就不能完全填埋调整槽35，电阻体33会露出一部分，所以会发生耐环境性恶化的情况。为此，形成调整槽35且保护膜36很薄的情况下，电阻体33和预涂玻璃层34的总厚度必须在保护膜36的厚度的2倍以下。由于保护膜36的厚度的下限为4μm，因此电阻体33和预涂玻璃层34的总厚度必须在8μm以下。

而且，由于保护膜36的厚度在3μm以下，冲击负荷加大时的缓冲(Cushion)效果会减弱，所以保护膜36容易产生缺口。因此，理想的是保护膜36的膜厚在4μm以上、7μm以下。

再有，在不形成调整槽35的情况下，即使电阻体33和预涂玻璃层34的总厚度是保护膜36厚度的2倍以上，也不特别发生可靠性的问题，但电阻值精度会变得非常的差，对成品率有不好的影响。

另外，在上述本发明的第二实施例中，描述了通过将位于电阻体33上方的部分的保护膜36的厚度设在7μm以下使得该保护膜36的表面实质上为平坦的例子，但通过其他的研磨等方法使保护膜36的表面实质上平坦也是可以的。这种情况下，如果使保护膜36的表面平坦部分的在上述一对背面电极37互相离开的方向(图6的左右方向)的距离，换句话说就是分布在保护膜36的表面的、承受来自上方的负荷的多个作用点中，位于最外侧的作用点彼此之间的距离为上述一对背面电极37的相对置的端部彼此之间的距离的2分之1以上，可以明显地得到本发明的效果。但是，如图6所示，如果保护膜36的实质上平坦的表面的左右两端部位于一对背面电极37的上方，则由于作用于基片31的弯曲应力变得极小，能更加明显地得到本发明的效果。

再者，在上述本发明的第二实施例中，是对电阻体33被预涂玻璃层34和保护膜36的2层所覆盖的结构进行了说明，但也可以是没有预涂玻璃层34而只用保护膜36覆盖电阻体33的结构，其中，在电阻体33上形成调整槽35时，将电阻体33的厚度设在保护膜36的2倍以内就可以。

而且，是对采用丝网印刷加工方法形成了电阻体33和保护膜36的情况进行了说明，但采用溅射等薄膜加工方法也可以，这种情况下，可以形成非常薄的电阻体33的膜，从而能够实现保护膜36的表面平坦性的改善。

而且又对涂敷导电性树脂电极而形成端面电极38的情况进行了说明，但用溅射等薄膜技术形成端面电极38也可以。

而且，作为上述本发明的第二实施例的芯片电阻器的制造方法，也可以采用上述本发明的第一实施例所示的制造方法，反过来，作为上述本发明的第一实施例的芯片电阻器的制造方法，也可以采用上述本发明的第二实施例所示的制造方法。

(第三实施例)

图10所示意的是本发明的第三实施例中的芯片型电子元件的一个例子的芯片电阻器的剖视图。该第三实施例是上述第一实施例的变形例与上述第二实施例的组合，与第二实施例相同的结构部分使用相同的符号。

即，通过将位于电阻体33上方的一部分保护膜36的的厚度设定在7μm以下而使保护膜36的表面实质上为平坦，并且在自上述基片31的表面至第2镀层40的表面的高度为12μm～21μm的范围内，将第1镀层39及第2镀层40的厚度设定成比从上述基片31的表面至保护膜36的表面的高度10μm～14μm还高，包含第1镀层39及第2镀层40的镀层比保护膜36更向上方突出。并且，第2镀层40的表面实质上平坦。

这样，如果利用将位于电阻体33的上方的一部分保护膜36的厚度做得很薄，则只要将第2镀层40的厚度略微加厚，就能够很容易使第2镀层40比保护膜36高。具体来说，可以将表面电极32、第1镀层39或第2镀层40的厚度加厚总计4μm左右，此时，如图10所示，由于第2镀层40受到的推塞力和背面侧的为突出部的一对背面电极37受到的反弹力实质上作用在相同的位置，所以折断基片31的力不起作用，因不会发生基片断裂，可以说较为理想。

并且，如本实施例所示，如果第2镀层40的表面实质上为平坦，则由于在其表面安装管嘴的推塞力被分散，因而可以减小第2镀层40的变形量。

另外，在上述本发明的各实施例中，作为芯片型电子元件的一个例子，是以芯片电阻器为例进行了说明，而本发明也能适用于芯片电阻器以外的其它的芯片型电子元件。

如上所述，本发明所提供的芯片型电子元件，包括基片、在该基片的表面设置的一对表面电极、被设置成与这一对表面电极电连接的功能元件、在上述基片的背面一侧与上述一对表面电极相对的位置上设置的一对背面电极、被设置在上述基片的端面上与上述一对表面电极的每个和与其相对的背面电极电连接的一对端面电极、被设置成至少覆盖上述功能元件的保护膜和被做成至少覆盖上述一对表面电极的每个的镀层，其中，上述保护膜或者镀层对来自上述基片上方的负荷，至少用2点来承受该负荷。

根据此结构，当用安装管嘴吸附芯片型电子元件而将其安装在电子设备的印刷电路板上时，由于安装管嘴的推塞力至少被分散到2点上，作用于基片上的弯曲应力得以降低，所以不容易发生基片断裂。

上述芯片型电子元件，较为理想的是在上述一对背面电极互相离开的方向，承受上述负荷的至少2点的作用点之中位于最外侧的作用点彼此之间的距离，为上述一对背面电极的相对置的端部彼此之间的距离的2分之1以上。

根据此结构，可以明显地得到本发明的效果。

上述芯片型电子元件，较为理想的是上述镀层被做成比上述保护膜更向上方突出，上述负荷作用于该镀层的突出部分。

根据此结构，可以使负荷作用于镀层。

上述芯片型电子元件，较为理想的是上述镀层，其表面实质上平坦。

根据此结构，由于负荷被分散在镀层的表面，因此可以减小镀层的变形量。

而且，上述芯片型电子元件，较为理想的是上述镀层，被做成在与上述一对背面电极的上方对应的位置，具有比上述保护膜更向上方突出的突出部的形状。

根据此结构，既能够节约镀层的构成材料，又因为弯曲应力对基片几乎不起作用，因而能够更为显著地防止基片的断裂。

上述芯片型电子元件，较为理想的是上述镀层，包括至少覆盖上述一对表面电极的每个的第1镀层和覆盖该第1镀层且其硬度比该第1镀层更低而较软的第2镀层，其中，上述第1镀层的厚度被设定成比上述第2镀层的厚度更厚。

根据此结构，由于能够抑制第2镀层的变形的影响，所以防止基片断裂的效果增强。

上述芯片型电子元件，较为理想的是上述第1镀层比上述保护膜更向上方突出。

根据此结构，即便是硬度低而较软的第2镀层变形，也可以由第1镀层来阻挡安装管嘴的推塞力。

上述芯片型电子元件，较为理想的是上述第1镀层的厚度被设定在10μm±1μm范围内，上述第2镀层的厚度被设定在6μm±1μm范围内。

根据此结构，能够控制成本并有效地抑制基片的断裂。

或者，考虑到制造工序中的偏差，上述第1镀层的厚度被设定在10μm±4μm范围内，上述第2镀层的厚度被设定在6μm±3μm范围内也可以。

上述芯片型电子元件，较为理想的是上述保护膜被做成比上述镀层更向上方突出，且其表面实质上平坦，上述负荷作用于该保护膜的表面。

根据此结构，可以使负荷作用于保护膜。

上述芯片型电子元件，较为理想的是上述保护膜的位于上述功能元件上方的部分的厚度被设定在7μm以下。

根据此结构，通过设定保护膜的厚度能使保护膜的表面实质上平坦。

进而，更为理想的是，上述保护膜的位于上述功能元件上方的部分的厚度被设定在4μm以上。

上述芯片型电子元件，较为理想的是上述保护膜的实质上平坦的表面的在上述一对背面电极互相离开的方向上的两个端部，位于上述一对背面电极的上方。

根据此结构，由于作用于基片的弯曲应力变得极小，因而能够更加显著地得到本发明的效果。

上述芯片型电子元件，较为理想的是上述功能元件为电阻体，该电阻体的厚度被设定在上述保护膜的厚度的2倍以下。

根据此结构，在电阻体上形成了调整槽时，由于调整槽能够完全被保护膜填埋，所以能够防止部分电阻体从保护膜中露出。

而且，上述芯片型电子元件，较为理想的是上述电阻体介于预涂玻璃层而被上述保护膜覆盖，该电阻体和预涂玻璃层的厚度的总和为上述保护膜的厚度的2倍以下。

根据此结构，即使在被预涂玻璃层覆盖的电阻体上形成了调整槽时，也由于调整槽能够完全被保护膜填埋，所以能够防止部分电阻体从保护膜中露出。

上述芯片型电子元件，较为理想的是上述镀层包括至少覆盖上述一对表面电极的每个的第1镀层和覆盖该第1镀层的第2镀层，其中，上述第1镀层为镍镀层、铜镀层、镍镀层和铜镀层的复合层或者铜镀层和镍镀层的复合层中的任何之一。

根据此结构，在印刷电路板上进行低熔点金属(锡-铅合金、锡-银-铜合金等)的焊接安装时，由于第1镀层不会熔融而合金化，因而作为防止背面电极或端面电极与低熔点金属熔融的阻挡层而起作用，由此可以提高连接可靠性。

上述芯片型电子元件，较为理想的是上述第2镀层为锡镀层、焊锡镀层、金镀层中的任何之一。

根据此结构，在印刷电路板上用低熔点金属进行焊接安装时，第2镀层和低熔点金属容易发生融合，由此可以防止焊料润湿性不良的发生。

上述本发明的芯片型电子元件，较为理想的是为芯片电阻器。

根据此结构，可以将本发明应用在芯片电阻器中。

产业上的利用可能性

本发明所涉及的芯片型电子元件，具有能够抑制基片断裂的效果，尤其是适用于微型芯片电阻器等芯片型电子元件。

Claims (18)

1.一种芯片型电子元件，其特征在于包括：

基片；

一对表面电极，被设置在该基片的表面上；

功能元件，被设置成与上述一对表面电极电连接；

一对背面电极，被设置在上述基片的背面侧与上述一对表面电极相对的位置上；

一对端面电极，被设置在上述基片的端面，与上述一对表面电极的每一个和与该表面电极相对置的背面电极电连接；

保护膜，被设置成至少覆盖上述功能元件；和

镀层，被做成至少覆盖上述一对表面电极的每一个，其中，

上述保护膜或者镀层，对来自上述基片上方的负荷，至少用2点来承受该负荷。

2.根据权利要求1所述的芯片型电子元件，其特征在于：在上述一对背面电极互相离开的方向，承受上述负荷的至少2点的作用点之中位于最外侧的作用点彼此之间的距离，为上述一对背面电极的相对置的端部彼此之间的距离的2分之1以上。

3.根据权利要求1或2所述的芯片型电子元件，其特征在于：

上述镀层被做成比上述保护膜更向上方突出，

上述负荷作用于该镀层的突出部分。

4.根据权利要求3所述的芯片型电子元件，其特征在于：上述镀层，被做成其表面实质上平坦。

5.根据权利要求3所述的芯片型电子元件，其特征在于：上述镀层，被做成在与上述一对背面电极的上方对应的位置，具有比上述保护膜更向上方突出的突出部的形状。

6.根据权利要求3至5中任一项所述的芯片型电子元件，其特征在于：

上述镀层，包括至少覆盖上述一对表面电极的每个的第1镀层和覆盖该第1镀层且其硬度比该第1镀层更低而较软的第2镀层，其中，

上述第1镀层的厚度被设定得比上述第2镀层的厚度更厚。

7.根据权利要求6所述的芯片型电子元件，其特征在于：上述第1镀层比上述保护膜更向上方突出。

8.根据权利要求6或7所述的芯片型电子元件，其特征在于：上述第1镀层的厚度被设定在10μm±1μm范围内，上述第2镀层的厚度被设定在6μm±1μm范围内。

9.根据权利要求6或7所述的芯片型电子元件，其特征在于：上述第1镀层的厚度被设定在10μm±4μm范围内，上述第2镀层的厚度被设定在6μm±3μm范围内。

10.根据权利要求1或2所述的芯片型电子元件，其特征在于：上述保护膜被做成比上述镀层更向上方突出，且其表面实质上平坦，上述负荷作用于该保护膜的表面。

11.根据权利要求10所述的芯片型电子元件，其特征在于：上述保护膜的位于上述功能元件上方的部分的厚度被设定在7μm以下。

12.根据权利要求11所述的芯片型电子元件，其特征在于：上述保护膜的位于上述功能元件上方的部分的厚度被设定在4μm以上。

13.根据权利要求10至12中任一项所述的芯片型电子元件，其特征在于：上述保护膜实质上平坦的表面的在上述一对背面电极互相离开的方向上的两个端部，位于上述一对背面电极的上方。

14.根据权利要求10至13中任一项所述的芯片型电子元件，其特征在于：上述功能元件为电阻体，该电阻体的厚度被设定在上述保护膜的厚度的2倍以下。

15.根据权利要求14所述的芯片型电子元件，其特征在于：上述电阻体介于预涂玻璃层而被上述保护膜覆盖，该电阻体和预涂玻璃层的厚度的总和为上述保护膜的厚度的2倍以下。

16.根据权利要求1至15中任一项所述的芯片型电子元件，其特征在于：

上述镀层，包括至少覆盖上述一对表面电极的每个的第1镀层和覆盖该第1镀层的第2镀层，其中，

上述第1镀层为镍镀层、铜镀层、镍镀层和铜镀层的复合层或者铜镀层和镍镀层的复合层中的任何之一。

17.根据权利要求16所述的芯片型电子元件，其特征在于：上述第2镀层为锡镀层、焊锡镀层、金镀层中的任何之一。

18.根据权利要求1至17中任一项所述的芯片型电子元件，其特征在于：上述芯片型电子元件为芯片电阻器。

Images