CN101271750B - 电子器件及其制造方法 - Google Patents
电子器件及其制造方法 Download PDFInfo
- Publication number
- CN101271750B CN101271750B CN2008100833255A CN200810083325A CN101271750B CN 101271750 B CN101271750 B CN 101271750B CN 2008100833255 A CN2008100833255 A CN 2008100833255A CN 200810083325 A CN200810083325 A CN 200810083325A CN 101271750 B CN101271750 B CN 101271750B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- circuit board
- terminal electrode
- insulating circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49087—Resistor making with envelope or housing
- Y10T29/49098—Applying terminal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49101—Applying terminal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
本发明的目的在于提供一种电子器件及其制造方法,该电子器件能够在缓和构成电阻元件等电路元件的各部件的配置位置精度的基础上,减少端子电极通过大气中的硫磺成份而被侵蚀的情况;电子器件(1),设有:具有表面、背面(2a、2b)和连接表面、背面(2a、2b)端面(2c)的绝缘电路板(2),设置于该表面、背面(2a、2b)及端面(2c)上的、成对的端子电极(3),具有与端子电极(3)的双方连接的电阻(4)的电阻元件(5),以及用于保护电阻(4)的保护膜(玻璃膜(6)和涂层膜(7));设有覆盖涂层膜(7)和端子电极(3)之间的边界部(8)而被配置的辅助电极(9),以及配置于端子电极(3)和辅助电极(9)的表面上的镍镀层(10)和镀焊层(11);边界部(8)位于绝缘电路板(2)的端面(2c)上;该电子器件(1)能够通过本发明的制造方法而获得。
Description
技术领域
本发明涉及电子器件及其制造方法。
背景技术
在电子器件的端子电极表面上形成镀焊层等电镀层时,通常采用滚镀法。滚镀法是,将多个电子器件与被称为虚设球(dummy ball)的金属粒状体一同投入到浸渍于电镀电解液中的筐体内,使筐体进行旋转或振动等,并且一边进行通电一边进行电镀的电镀法。即使该虚设球与电子器件所设有的绝缘性保护膜等发生接触,也不会有助于电镀层的形成。因此,在保护膜和端子电极的交界线附近的端子电极的部分上,难以形成电镀层。其结果是,该部分的电镀层变薄、或未形成电镀层。于是,该部分暴露于大气中,端子电极(特别是含有Ag的部分)通过大气中的硫磺成份而被侵蚀。
因此,为了抑制该侵蚀,提出了在配置有电阻元件的电路板面上配置与端子电极连接的辅助电极、并使辅助电极配置于芯片电阻器的电阻元件的保护膜和端子电极之间的边界部上的技术(参照专利文献1)。
专利文献1:日本公开公报、特开2004-253467号
发明内容
在配置电阻元件的电路板面上,配置有电阻元件的其他构成部件,例如电阻、保护电阻的玻璃膜等。在此基础上,进而在保护膜和端子电极之间的边界部上配置辅助电极的话,必须将这些各部件位置精度良好地配置于非常狭小的区域内。
因此,本发明的目的在于提供一种,能够在缓和构成电阻元件等电路元件的各部件的配置位置精度的基础上,减少端子电极通过大气中的硫磺成份而被侵蚀的情况的电子器件。
为了达成上述目的,本发明的电子器件,设有:具有表面、背面和连接表面、背面端面的绝缘电路板,设置于绝缘电路板的相对端边区域的表面、背面及端面上的、成对的端子电极,配置于绝缘电路板的表面上、具有与端子电极的双方连接的电阻和/或电介体的电路元件,用于保护电阻和/或电介体的保护膜,覆盖保护膜和端子电极之间的边界部而被配置的、与端子电极连接的辅助电极,以及配置于端子电极和辅助电极表面上的电镀层;保护膜和端子电极之间的边界部,位于绝缘电路板的端面或背面上。
如果采用该发明的话,保护膜和端子电极之间的边界部,位于绝缘电路板的端面或背面上。构成电路元件的各部件,通常主要配置于绝缘电路板的一个面(表面)上。于是,端面和位于一方的面相反侧的另一方的面(背面)上,仅配置有该各部件的极少一部分。因此,在端面或背面上形成保护膜和端子电极之间的边界部、进而使辅助电极配置于该边界部上时,对形成及配置位置的限制少。因此,能够缓和构成电阻元件等电路元件的各部件的配置位置精度。另外,由于该边界部是难以形成上述电镀层的部分,因此端子电极容易露出于大气中。通过将辅助电极配置于该边界部上,而从大气中隔离端子电极。因此,能够减少端子电极通过大气中的硫磺成份而被侵蚀的情况。
其他发明在上述电子器件的发明的基础上,配置于端面上的端子电极、保护膜及辅助电极的各厚度,分别薄于配置在绝缘电路板表面上的端子电极和保护膜的厚度。通过采用该构成,即使端面上配置有端子电极时的端子电极、保护膜及辅助电极的厚度的偏差被累积,也能够减少端面部分的电子器件的外形尺寸偏差。
其他发明在上述电子器件的发明的基础上,辅助电极以镍或镍基合金作为主要的导电物质。通过采用该构成,辅助电极变得难以通过大气 中的硫磺成份而被侵蚀。
其他发明在上述电子器件的发明的基础上,辅助电极从绝缘电路板的表面遍至端面或背面呈整体地被配置。通过采用该构成,能够较高地维持安装有电子器件的安装电路板和电子器件之间的固定强度。
其他发明在上述电子器件的发明的基础上,端面设有凹部。通过采用该构成,由于通常形成于凹部内侧的部件不会影响到电子器件的外形尺寸,因此即使保护膜或辅助电极存在于端面上,也能够减少电子器件的外形尺寸偏差。
为了达成上述目的,本发明的电子器件的制造方法,具有:利用大型绝缘电路板,并在大型绝缘电路板的表面、背面和穿通孔的内壁面上形成导体的端子电极形成工序,其中,大型绝缘电路板设有纵横交叉于其表面上的线状分割部和设置于该线状分割部的线上的多个穿通孔(through hole);将被线状分割部所包围的一个单位作为单位绝缘电路板,在每一个单位绝缘电路板的表面上,形成将端子电极、电阻和/或电介体作为构成要素的一个或多个电路元件的电路元件形成工序;将保护电路元件的保护膜形成于电路元件上面及穿通孔内壁面的导体上的保护膜形成工序;以导电性的辅助电极覆盖保护膜和穿通孔的内壁面的导体之间的边界部而形成的辅助电极形成工序;在各工序结束后,沿着线状分割部而将大型绝缘电路板分割为各个单位绝缘电路板的分割工序;以及在分割工序结束后,通过滚镀法将低熔点金属膜粘附于露出的导体和辅助电极的表面上的电镀工序。
如果采用该发明,通过保护膜形成工序和辅助电极形成工序,保护膜和端子电极之间的边界部位于绝缘电路板的端面或背面上。构成电路元件的各部件,通常主要配置于绝缘电路板的一个面(表面)上。于是,端面和位于一方的面相反侧的另一方的面(背面)上,仅配置有该各部件的极少一部分。因此,在端面或背面上形成保护膜和端子电极之间的边界部、进而使辅助电极配置于该边界部上时,对形成及配置位置的限制少。因此,能够缓和构成电阻元件等电路元件的各部件的配置位置精度。另外,由于该边界部是难以形成上述电镀层的部分,因此端子电极 容易露出于大气中。通过将辅助电极配置于该边界部上,而从大气中隔离端子电极。因此,能够减少端子电极通过大气中的硫磺成份而被侵蚀的情况。另外,由于利用大型绝缘电路板形成多个电路元件,因此能够有效地制造电子器件。
其他发明在上述电子器件制造方法的发明的基础上,在端子电极形成工序、保护膜形成工序、或辅助电极形成工序中,通过网板印刷法形成端子电极、保护膜或辅助电极;在网板印刷法中,从位于大型绝缘电路板的印刷面相反侧的面通过穿通孔进行吸气,使端子电极、保护膜或辅助电极向穿通孔的内壁面移动。通过采用该方法,能够简单且有效地将端子电极、保护膜或辅助电极形成于穿通孔的内壁面上。
通过本发明,可以提供一种能够在缓和构成电阻元件等电路元件的各部件的配置位置精度的基础上,减少端子电极通过大气中的硫磺成份而被侵蚀的情况的电子器件。
图1是本发明实施方式涉及的四联芯片电阻器的示意图,(A)是其俯视图,(B)是(A)的A-A′剖面图,(C)是(B)的左端部的部分放大图。
图2是本发明实施方式涉及的电阻器制造方法的示意图,是各工序从(A)向(E)进行的情况的示意图。
图3是本发明实施方式涉及的电阻器制造方法的示意图,是各工序从(A)向(E)进行的情况的示意图。
附图说明
图4是本发明实施方式涉及的电阻器各制造工序中的穿通孔部分的情况的示意图,是从(A)向(F)前进而进行的情况的示意图。
符号说明
1 四联芯片电阻器
2 绝缘电路板
2′ 单位绝缘电路板
2a 表面
2b 背面
2c 端面
2d 凹部
2A 分割用槽(线状分割部)
2B 穿通孔
2C 大型绝缘电路板
3 端子电极
3A 表面端子电极(端子电极)
3B 背面端子电极(端子电极)
4 电阻
5 电阻元件
6 玻璃膜(保护膜)
7 涂层膜(保护膜)
8 边界部
9 辅助电极
10 镍镀层
11 镀焊层
具体实施方式
以下,参照附图对本发明实施方式涉及的电阻器的构成进行说明。
图1(A)表示本发明实施方式涉及的四联芯片电阻器1的俯视图。另外,图1(B)是图1(A)的A-A剖面图,图1(C)是图1(B)的左端部的部分放大图。
四联芯片电阻器1设有绝缘电路板2,且绝缘电路板2具有表面2a、背面2b及连接表面、背面2a、2b端面2c。而且,四联芯片电阻器1设有四对端子电极3和四个电阻元件5,其中,四对端子电极3遍及绝缘电路板2的相对端边区域的表面、背面2a、2b及端面2c而分别被设置,四个电阻元件5配置于绝缘电路板2的表面2a、且分别具有与一对端子电极3的双方连接的电阻4。进而,设有作为用于保护各电阻4的保护膜而设置于四处的玻璃膜6、和作为统一覆盖所有玻璃膜6的保护膜的 涂层(over coat)膜7。而且,辅助电极9覆盖涂层膜7和表面端子电极3A之间的边界部8而被配置。该辅助电极9与表面端子电极3A连接。而且,四联芯片电阻器1设有,配置于由表面端子电极3A和背面端子电极3B构成的端子电极3及辅助电极9的表面上的镍镀层10和镀焊层11。而且,涂层膜7和表面端子电极3A之间的边界部8,位于绝缘电路板2的端面2c上。
另外,配置于端面2c上的表面端子电极3A、涂层膜7及辅助电极9的各厚度,分别薄于配置在绝缘电路板2表面2a上的表面端子电极3A和涂层膜7的厚度。另外,辅助电极9以镍或镍基合金作为主要的导电物质。另外,辅助电极9从绝缘电路板2的表面2a遍至端面2c呈整体地被配置。另外,端面2c设有凹部2d,且在凹部2d上设有边界部8。
进而,对四联芯片电阻器1的具体构造进行说明。如图1(A)、(B)所示,四联芯片电阻器1设有板状的绝缘电路板2。在该绝缘电路板2上,在相对的长边端部的双方,各分别等间隔地配置有四个成对的半圆形状的凹部2d。该各个凹部2d上,均形成有表面端子电极3A。而且,相对于表面端子电极3A宽度稍微狭窄的长方形膜状的电阻4,被配置为分别与成对的表面端子电极3A重叠并连接。其结果是,共计四个电阻元件5被配置于一块绝缘电路板2上。而且,各电阻4的全部区域,通过作为保护膜的一种的长方形的玻璃膜6而被覆盖,其中,长方形的玻璃膜6形成为分别相对于一个电阻4的纵横而稍大。而且,在电阻4和玻璃膜6上,形成有表示被进行了电阻值调整的痕迹的微调(trimming)槽12。而且,覆盖四个电阻元件5的四个玻璃膜6的所有部分和表面端子电极3A的一部分,通过作为保护膜的另一种的一块长方形的涂层膜7而被覆盖。而且,在通过涂层膜7而与表面端子电极3A大致重叠的位置上,形成有构成端子电极3的辅助电极9。
利用作为图1(A)的A-A′剖面图的图1(B),对各电阻元件5的构成进行说明。在绝缘电路板2的表面2a的相对端边区域上,配置有成对的表面端子电极3A。各表面端子电极3A,从表面2a的端部延伸至端面2c的中央附近(从绝缘电路板2的表面2a至背面2b为止的路径的中央附近)而存在。而且,在作为绝缘电路板2的背面2b的端边区域、且 通过绝缘电路板2而与表面端子电极3A相对的位置上,配置有四对背面端子电极3B。该背面端子电极3B,延伸至端面2c的中央附近(从绝缘电路板2的背面2b至表面2a为止的路径的中央附近)而存在。而且,表面端子电极3A和背面端子电极3B,在互相相对的两个端面2c的中央附近连接。其结果是,表面端子电极3A和背面端子电极3B呈一整体而成为端子电极3。
另外,各电阻4是,其各自的一部分分别与成对的表面端子电极3A的双方重叠而与表面端子电极3A连接。而且,由该电阻4、表面端子电极3A及背面端子电极3B形成电阻元件5。另外,涂层膜7延伸至相对的两个端面2c的中央附近(从绝缘电路板2的表面2a至背面2b为止的路径的中央附近)而存在。进而,涂层膜7也存在于微调槽12之中(省略图示)。
辅助电极9配置于,从配置在绝缘电路板2的表面2a上的涂层膜7的上面端部直至覆盖涂层膜7和表面端子电极3A之间的边界部8为止的位置上。该边界部8,相当于涂层膜7的端部。涂层膜7、未被涂层膜7覆盖的表面端子电极3A及背面端子电极3B被镍镀层10覆盖,且该镍镀层10被作为低熔点金属膜的镀焊层11覆盖。
通过采用图1所示的四联芯片电阻器1的构成,能够在缓和构成电阻元件5的各部件的配置位置精度的基础上,减少端子电极3通过大气中的硫磺成份而被侵蚀的情况。由于不仅利用绝缘电路板2的表面2a,而且还利用端面2c的凹部2d的内壁面而配置涂层膜7和辅助电极9,因此它们的配置位置精度被缓和。另外,端子电极3中的、存在通过大气中的硫磺成份而被侵蚀的危险的部分是,配置于端子电极3表面上的镍镀层10和镀焊层11薄、或未形成的部分。该部分,通常为涂层膜7和端子电极3(在该实施方式中为表面端子电极3A)之间的边界部8。通过以辅助电极9覆盖该部分(边界部8),能够从大气中隔离端子电极3,从而减少端子电极3通过大气中的硫磺成份而被侵蚀的情况。另外,由于绝缘电路板2的表面2a的涂层膜7和辅助电极9之间交界线的辅助电极9的交界线部分9a、特别是角部9b的电镀层薄,因此可以认为存在与大气接触的情况。但是,即使辅助电极9的露出部分通过大气 中的硫磺成份而被侵蚀,其侵蚀也不会涉及到端子电极3,因此不至于导致端子电极3的断线。因此,在使用四联芯片电阻器1时没有障碍。
另外,通过采用图1所示的四联芯片电阻器1的构成,即使配置于端面2c上的端子电极3、涂层膜7及辅助电极9的厚度的偏差被累积,也能够减少端面2c部分中的外形尺寸偏差。其理由在于,如图1(B)所示,配置于端面2c上的端子电极3、涂层膜7及辅助电极9的各厚度,分别薄于配置在绝缘电路板2表面2a上的表面端子电极3A和涂层膜7的厚度,从而对外形尺寸的影响小。
另外,利用于本发明实施方式涉及的四联芯片电阻器1的辅助电极9,以将镍或镍基合金作为主要的导电物质为佳。这是因为,镍或镍基合金相对于银等难以硫化。另外,利用于本发明实施方式涉及的四联芯片电阻器1的辅助电极9,从绝缘电路板2的表面2a的端部遍至端面2c的略中央呈整体地被配置。因此,通过从绝缘电路板2的表面2a遍至端面2c呈整体地配置辅助电极9,能够较高地维持安装有四联芯片电阻器1的安装电路板和四联芯片电阻器1之间的固定强度。其理由在于,在利用焊锡等连接四联芯片电阻器1和安装电路板时,能够使该焊锡等的附着面积变大。即,是由于焊锡等的附着面积能够仅增大辅助电极9的表面积部分。进而,通过采用从绝缘电路板2的表面2a遍至端面2c呈整体地配置辅助电极9的构成,容易进行将多个四联芯片电阻器1零散地进行装袋包装,并利用零件供给器在规定的方向上进行定向供给的散装(bulk)供给。其理由在于,能够通过辅助电极9的配置而提高四联芯片电阻器1的表面2a侧的面的平坦性。
另外,图1所示的四联芯片电阻器1,将端子电极3、涂层膜7及辅助电极9形成于凹部2d。因此,由于通常形成于凹部2d内侧(内壁面)的部件不会影响到外形尺寸,因此能够进一步减少四联芯片电阻器1的外形尺寸偏差。
以下,参照图2、图3及图4对本发明实施方式涉及的四联芯片电阻器1的制造方法进行说明。在该四联芯片电阻器1的制造中,利用设有纵横交叉于其表面上的分割用槽2A和设置于分割用槽2A的线上的多个穿通孔2B的大型绝缘电路板2C。而且,四联芯片电阻器1的制造方 法至少具有该六个工序。第一是,在大型绝缘电路板2C的表面、背面和穿通孔2B的内壁面上形成导体的端子电极形成工序。然后,第二是,在单位绝缘电路板2′(通过大型绝缘电路板2C将来被分割而成为绝缘电路板2的电路板)的每一个的一方的面上,分别形成将表面端子电极3A、背面端子电极3B及电阻4作为构成要素的四个电阻元件5的电阻元件形成工序。第三是,将保护电阻元件5的玻璃膜6和涂层膜7中的涂层膜7形成于电阻元件5的上面和穿通孔2B内壁面的端子电极3上的保护膜形成工序。第四是,以导电性的辅助电极9覆盖涂层膜7和穿通孔2B内壁面的端子电极3之间的边界部8而形成的辅助电极形成工序。然后,第五是,在这些各工序结束后,沿着分割用槽2A将大型绝缘电路板2C分割为各个单位绝缘电路板2′的分割工序。第六是,在分割工序结束后,通过滚镀法将低熔点金属膜粘附于露出的端子电极3和辅助电极9的表面上的电镀工序。
图2(A)是表示大型绝缘电路板2C的表面的俯视图。在铝制的大型绝缘电路板2C的表面上,形成有纵横交叉的分割用槽2A。被该分割用槽2A所包围的一单位,成为单位绝缘电路板2′。单位绝缘电路板2′形成为大致长方形形状。在该长方形的长边上等间隔地设有圆形的穿通孔2B。以下,对上述六个的各工序进行说明。
(端子电极形成工序)
图2(B)表示在大型绝缘电路板2C背面的、各穿通孔2B的周围形成背面端子电极3B的状态。该形成采用网板印刷法。利用于该网板印刷的制板的开口部,形成为多个大致的正方形。而且,在该网板印刷中,进行在从大型绝缘电路板2C的表面侧通过各穿通孔2B而吸气的同时进行的、所谓的通孔(through hole)印刷。于是,印刷于各穿通孔2B上的印墨(Ag-Pd类合金粉末的金属釉膏(metal glaze paste)),移动至穿通孔2B的内壁面而薄薄地形成。其后,将大型绝缘电路板2C进行烧固。将现阶段的状态,作为与单位绝缘电路板2′的短边平行而通过穿通孔2B中心的部分的剖面图而表示于图4(A)。以下,图4(B)~(F)表示与图4(A)相同部分的剖面图。从图4(A)中可知,背面端子电极3B形成至穿通孔2B深度的约一半的位置,而不是形成于穿通孔2B内壁面的整个面。至于使印墨 遍布至穿通孔2B深度方向的哪个位置,可以根据通孔印刷时的吸气的强度而进行调整。另外,在图2(B)中,表示相对于在横向上相邻的单位绝缘电路板2′的穿通孔2B而形成背面端子电极3B的状态。但是,对于省略图示的、在纵向上相邻的多个单位绝缘电路板2′和在横向上进一步相邻的多个单位绝缘电路板2′也同样地进行。该情况,对于图2(C)~(E)和图3(A)~(C)也是相同的。
图2(C)表示在大型绝缘电路板2C表面的、各穿通孔2B的周围形成表面端子电极3A的状态。进行该形成时,以与上述通孔印刷相同的条件进行。于是,如图4(B)所示,在穿通孔2B的内壁面,表面端子电极3A和背面端子电极3B一部分重叠而接通。由此,表面端子电极3A和背面端子电极3B成为整体而形成端子电极3。另外,在图1中,表示表面端子电极3A和背面端子电极3B不重叠而在端面2c上接触的情况的例子。图1表示以不使两电极3A、3B重叠的方法形成端子电极3的状态。另外,也可以在如图4(C)所示那样两电极3A、3B重叠后,将穿通孔2B内进行磨削,从而除去因重叠而突出的部分。另外,也可以将如图4(C)所示那样的两电极3A、3B重叠的状态,之后也进行维持。
(电阻元件形成工序)
图2(D)表示相对于大型绝缘电路板2C的表面形成电阻4的状态,其中,电阻4与各个单位绝缘电路板2′中的、分别相对的四对表面端子电极3A的双方重叠并连接。在该形成上,采用作为印墨利用将氧化钌粉末和银等的金属粉末作为主构成要素的金属釉类的电阻膏的网板印刷法。而且,印刷后将大型绝缘电路板2C进行烧固。由此,电阻元件5在各个单位绝缘电路板2′上各形成四个。将现阶段的状态表示于图4(C)。
(保护膜形成工序和微调工序)
图2(E)表示通过将玻璃膏作为印墨的网板印刷法,覆盖各个电阻4的全部区域而将玻璃膜6形成于大型绝缘电路板2C表面的状态。将现阶段的状态表示于图4(D)。而且,图3(A)表示对各个电阻元件5进行了使电阻值成为目标电阻值的电阻值调整(微调)的状态。在进行微调时,使激光的照射位置从大型绝缘电路板2C的表面移动至玻璃膜6和电阻4的方向上并使其蒸发,从而逐步使电阻元件5的电流路径缩小。一边进 行上述操作一边测定电阻元件5的电阻值,并在该测定值接近于目标电阻值后停止激光的照射。激光照射的结果是形成微调槽12。玻璃膜6发挥不会使电阻4因激光的照射而受到过量损伤的作用。另外,该微调工序是根据需要而进行的,因此也可以适当地进行省略。
其后,如图3(B)所示,相对于大型绝缘电路板2C的表面,形成覆盖各个单位绝缘电路板2′的四个电阻元件5的涂层膜7。在该形成上,采用作为印墨利用环氧树脂类膏的网板印刷法。而且,印刷后将大型绝缘电路板2C进行加热,从而使膏固化。进行该网板印刷时所使用的制板的开口部形成为,能够将印墨供给至覆盖各个单位绝缘电路板2′的所有的四个电阻元件5的范围内的形状、且能够将印墨供给至露出的表面端子电极3A的整体和穿通孔2B的形状。然后,进行上述的通孔印刷。其结果是,如图4(E)所示,印墨的一部分遍布至穿通孔2B内壁面的深度方向的约一半的位置。而且,端子电极3和涂层膜7之间的边界部8,形成于穿通孔2B的内壁面上。
(辅助电极形成工序)
图3(C)表示通过涂层膜7覆盖各个表面端子电极3A的一部分而将辅助电极9形成于大型绝缘电路板2C表面上的状态。在端子电极形成工序中,在形成表面端子电极3A时所使用的制板的开口部位置上,利用设有稍微小于该开口部面积的、大致正方形开口部的制板。而且,与端子电极形成工序相同地进行通孔印刷。但是,所使用的印墨为被混入镍粉末的环氧树脂类膏(导电性粘结剂)。而且,印刷后将大型绝缘电路板2C进行烧固。在进行通孔印刷时,如图4(F)所示,调整吸气的强度,以使印墨的一部分遍布至穿通孔2B内壁面的深度方向的约一半的位置、且覆盖边界部8的位置。
(分割工序)
图3(D)表示从大型绝缘电路板2C分割的长方形形状电路板2F。该长方形形状电路板2F是,使大型绝缘电路板2C在打开大型绝缘电路板2C的分割用槽2A中的、单位绝缘电路板2′长边的分割用槽2A的方向上弯曲,从而将大型绝缘电路板2C沿着该分割用槽2A进行断裂而得到 的。长方形形状电路板2F上连接有多个未经过下面所述的电镀工序的四联芯片电阻器1。在进行该断裂时,表面端子电极3A、背面端子电极3B、涂层膜7及辅助电极9同时也沿着分割用槽2A而被断裂。另外,穿通孔2B通过该断裂而成为凹部2d。将得到该长方形形状电路板2F的分割工序的一部分称为一次分割。
其后,如图3(E)所示,使长方形形状电路板2F在打开长方形形状电路板2F短边的分割用槽2A的方向上弯曲,使长方形形状电路板2F沿着该分割用槽2A而被断裂,从而得到未经过下面所述的电镀工序的四联芯片电阻器1。将从长方形形状电路板2F得到该被进行电镀之前的四联芯片电阻器1的分割工序称为二次分割。
在该分割工序(分别为一次分割和二次分割)中,通过在打开分割用槽2A的方向上赋予应力的方法,而实现大型绝缘电路板2C和长方形形状电路板2F的分割。但是,也可以采用切割等的其他分割手段来代替该方法。采用切割的优点在于,能够使分割的尺寸精度良好。另外,在进行切断时对该部分的冲击比较小。另外,一般地,可以在绝缘电路板尺寸精度高的分割困难的一次分割中采用切割,在二次分割中采用在制造成本方面有利的、在打开分割用槽2A的方向上赋予应力的方法。另外,也可以将分割用槽2A形成于大型绝缘电路板2C的相反侧的面、或两面上。
(电镀工序)
其后,进行通过上述滚镀法将镍镀层10和作为低熔点金属膜的镀焊层11以该顺序粘附于露出的端子电极3和辅助电极9的表面上的电镀工序。其结果是,形成了图1(B)所示的镍镀层10和镀焊层11,从而得到本发明实施方式涉及的四联芯片电阻器1。
以上,对该实施方式中的四联芯片电阻器1及其制造方法进行了说明,但是在不脱离本发明要旨的情况下可以进行各种变更实施。例如,在本实施方式中,作为电子器件表示了四联芯片电阻器1。但是,也可以代替四联芯片电阻器1而适用于其他电阻器,例如,仅设有一个电阻元件5的芯片电阻器、或设有两个电阻元件的二联、设有八个电阻元件 的八联或设有十六个电阻元件的十六联芯片电阻器、或者芯片网络电阻器等。另外,也可以适用于电容器、线圈等的其他电路元件单体、或该电路元件和其他电路元件的复合电子器件上。在电子器件所设有的电路元件含有电容器的情况下,利用电介体来代替电阻4。
另外,该实施方式中的四联芯片电阻器1中,成为保护膜的涂层膜7和端子电极3之间的边界部8,位于绝缘电路板2的端面2c上。但是,该边界部8也可以位于绝缘电路板2的背面上。例如,在进行通孔印刷时吸气的微调整困难的情况下、或者电路板2的厚度薄而难以使边界部8位于端面2c上的情况下,将边界部8形成于绝缘电路板2的背面2b(背面端子电极3B的面上)的话,有时简单且有利。
另外,该实施方式中的四联芯片电阻器1,设有凹部2d,在制造时利用设有穿通孔2B的大型绝缘电路板2C。该凹部2d和穿通孔2B也可以不存在。此时的对端面2c的电极材料、涂层膜7及辅助电极9的形成方法,可以采用溅射(sputtcring)等的薄膜技术、涂敷法等的厚膜技术。另外,即使在设有凹部2d和穿通孔2B的情况下,对端面2c的电极材料、涂层膜7及辅助电极9的形成方法,也可以采用溅射等的薄膜技术、涂敷法等的厚膜技术。在这些情况下采用涂敷法等的厚膜技术的话,会存在配置于端面2c上的端子电极3、成为保护膜的涂层膜7及辅助电极9的各厚度,与配置在绝缘电路板2表面2a上的端子电极3和成为保护膜的涂层膜7的各厚度相等或变厚的情况,但是这种情况也是可以的。但是,由于通过通孔印刷法能够简单且有效地对端面2c形成膜,因此设有凹部2d和穿通孔2B、并且采用通孔印刷法是有利的。
另外,该实施方式中的四联芯片电阻器1涉及的辅助电极9,是从绝缘电路板2的表面2a遍至端面2c呈整体地被配置。但是,在采用上述溅射等的薄膜技术、涂敷法等的厚膜技术的情况下,辅助电极9并不是从绝缘电路板2的表面2a遍至端面2c呈整体地被配置,但是也可以为那样的构成。在采用上述溅射的情况下,作为辅助电极9的材料,例如可以采用Ni-Cr合金等。
另外,在该实施方式中的四联芯片电阻器1涉及的辅助电极形成工 序中,通过涂层膜7覆盖各个表面端子电极3A的一部分而形成辅助电极9。但是,也可以覆盖表面端子电极3A的全部区域而形成辅助电极9。另外,也可以通过通孔印刷法,覆盖各个背面端子电极3B的一部分或全部区域而将辅助电极9形成于大型绝缘电路板2C的背面上。
另外,该实施方式中的四联芯片电阻器1涉及的涂层膜7,其材质采用树脂类材质。但是,也可以采用玻璃类材质来代替该树脂类材质。采用玻璃类材质的话,辅助电极9的材料选择的范围变大。例如,也可以采用如用于表面端子电极3A、背面端子电极3B的Ag-Pd合金金属釉类材料那样的、能够以与涂层膜7相同程度的温度进行烧固的材料。该金属釉类材料,含有能够通过电镀而被配置形成的材料。
另外,在该实施方式中的四联芯片电阻器1的制造方法涉及的通孔印刷工序中,使印墨移动至穿通孔2B深度的约一半程度,但是该深度可以适当地进行变更。例如,也可以遍及穿通孔2B内壁面的全部区域而配置印墨。
另外,利用于该实施方式中的四联芯片电阻器1的制造的大型绝缘电路板2C的穿通孔2B形状为圆形,但是也可以将形状适当地变更为椭圆形、长方形等。但是,考虑到铝的成形容易度的话,以圆形为佳。另外,绝缘电路板2的材质,除铝以外也可以采用氮化铝等的其他材质。
Claims (7)
1.一种电子器件,设有:
具有表面、背面和连接上述表面、背面端面的绝缘电路板,
设置于上述绝缘电路板的相对端边区域的上述表面、背面及上述端面上的、成对的端子电极,
配置于上述绝缘电路板的表面上、具有与上述端子电极的双方连接的电阻和/或电介体的电路元件,
用于保护上述电阻和/或电介体的保护膜,
覆盖上述保护膜和上述端子电极之间的边界部而被配置的、与上述端子电极连接的辅助电极,以及
配置于上述端子电极和上述辅助电极表面上的电镀层;
其特征在于,上述保护膜和上述端子电极之间的边界部,位于上述绝缘电路板的端面或背面上。
2.如权利要求1所述的电子器件,其特征在于,配置于上述端面上的上述端子电极、上述保护膜及上述辅助电极的各厚度,分别薄于配置在上述绝缘电路板表面上的上述端子电极和上述保护膜的厚度。
3.如权利要求1或2所述的电子器件,其特征在于,所述辅助电极以镍或镍基合金作为主要的导电物质。
4.如权利要求1或2所述的电子器件,其特征在于,所述辅助电极,从上述绝缘电路板的表面遍至上述端面或背面呈整体地被配置。
5.如权利要求1或2所述的电子器件,其特征在于,所述端面设有凹部。
6.一种电子器件的制造方法,其特征在于,具有:
利用大型绝缘电路板,并在上述大型绝缘电路板的表面、背面和穿通孔的内壁面上形成导体的端子电极形成工序,其中,大型绝缘电路板设有纵横交叉于其表面上的线状分割部和设置于该线状分割部的线上的多个穿通孔;
将被上述线状分割部所包围的一个单位作为单位绝缘电路板,在每一个单位绝缘电路板的表面上,形成将上述端子电极、电阻和/或电介体作为构成要素的一个或多个电路元件的电路元件形成工序;
将保护上述电路元件的保护膜形成于上述电路元件上面和上述穿通孔内壁面的上述导体上的保护膜形成工序;
以导电性的辅助电极覆盖上述保护膜和上述穿通孔的内壁面的上述导体之间的边界部而形成的辅助电极形成工序;
在各工序结束后,沿着上述线状分割部而将上述大型绝缘电路板分割为各个上述单位绝缘电路板的分割工序;以及
在上述分割工序结束后,通过滚镀法将低熔点金属膜粘附于露出的上述导体和上述辅助电极的表面上的电镀工序。
7.如权利要求6所述的电子器件的制造方法,其特征在于,
在所述端子电极形成工序、保护膜形成工序、或所述辅助电极形成工序中,通过网板印刷法形成上述端子电极、上述保护膜、或上述辅助电极;在上述网板印刷法中,从位于上述大型绝缘电路板的印刷面相反侧的面通过上述穿通孔进行吸气,并使上述端子电极、上述保护膜、或上述辅助电极向上述穿通孔的内壁面移动。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP070672/2007 | 2007-03-19 | ||
JP2007070672A JP5225598B2 (ja) | 2007-03-19 | 2007-03-19 | 電子部品およびその製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101271750A CN101271750A (zh) | 2008-09-24 |
CN101271750B true CN101271750B (zh) | 2011-11-16 |
Family
ID=39774465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100833255A Expired - Fee Related CN101271750B (zh) | 2007-03-19 | 2008-03-04 | 电子器件及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8085551B2 (zh) |
JP (1) | JP5225598B2 (zh) |
CN (1) | CN101271750B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9099248B2 (en) | 2007-06-29 | 2015-08-04 | Corporation for National Research Iniatives | Variable capacitor tuned using laser micromachining |
JPWO2015162858A1 (ja) * | 2014-04-24 | 2017-04-13 | パナソニックIpマネジメント株式会社 | チップ抵抗器およびその製造方法 |
US9997281B2 (en) * | 2015-02-19 | 2018-06-12 | Rohm Co., Ltd. | Chip resistor and method for manufacturing the same |
US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
CN108112161B (zh) * | 2017-12-22 | 2019-11-01 | 维沃移动通信有限公司 | 一种电路板、电子设备及电路板的制作方法 |
KR102016501B1 (ko) * | 2018-10-12 | 2019-09-02 | 삼성전기주식회사 | 적층형 커패시터 |
US11769612B2 (en) * | 2019-03-28 | 2023-09-26 | Rohm Co., Ltd. | Chip resistor |
TWI707366B (zh) * | 2020-03-25 | 2020-10-11 | 光頡科技股份有限公司 | 電阻元件 |
JP2022189034A (ja) * | 2021-06-10 | 2022-12-22 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1524275A (zh) * | 2001-11-28 | 2004-08-25 | ��ķ�ɷ�����˾ | 芯片电阻器及其制造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4792781A (en) * | 1986-02-21 | 1988-12-20 | Tdk Corporation | Chip-type resistor |
JPH05304002A (ja) * | 1992-04-28 | 1993-11-16 | Matsushita Electric Ind Co Ltd | 角形チップ抵抗器及びその製造方法 |
US5680092A (en) * | 1993-11-11 | 1997-10-21 | Matsushita Electric Industrial Co., Ltd. | Chip resistor and method for producing the same |
JPH09148105A (ja) * | 1995-11-29 | 1997-06-06 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法 |
US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
JP3333404B2 (ja) * | 1996-10-04 | 2002-10-15 | 太陽誘電株式会社 | チップ部品及びその製造方法 |
US5914649A (en) * | 1997-03-28 | 1999-06-22 | Hitachi Chemical Company, Ltd. | Chip fuse and process for production thereof |
JPH10289801A (ja) * | 1997-04-11 | 1998-10-27 | Rohm Co Ltd | チップ抵抗器 |
JP2000164402A (ja) * | 1998-11-27 | 2000-06-16 | Rohm Co Ltd | チップ抵抗器の構造 |
DE10116531B4 (de) * | 2000-04-04 | 2008-06-19 | Koa Corp., Ina | Widerstand mit niedrigem Widerstandswert |
JP2002025802A (ja) * | 2000-07-10 | 2002-01-25 | Rohm Co Ltd | チップ抵抗器 |
JP4204029B2 (ja) * | 2001-11-30 | 2009-01-07 | ローム株式会社 | チップ抵抗器 |
JP4431052B2 (ja) * | 2002-12-16 | 2010-03-10 | コーア株式会社 | 抵抗器の製造方法 |
JP2004253467A (ja) * | 2003-02-18 | 2004-09-09 | Rohm Co Ltd | チップ抵抗器 |
JP2004259864A (ja) * | 2003-02-25 | 2004-09-16 | Rohm Co Ltd | チップ抵抗器 |
JP4616177B2 (ja) * | 2003-11-18 | 2011-01-19 | コーア株式会社 | 表面実装型複合電子部品及びその製造法 |
JP3955047B2 (ja) * | 2004-07-26 | 2007-08-08 | 京セラ株式会社 | 電子部品 |
WO2006093107A1 (ja) * | 2005-03-02 | 2006-09-08 | Rohm Co., Ltd. | チップ抵抗器とその製造方法 |
JP4841914B2 (ja) * | 2005-09-21 | 2011-12-21 | コーア株式会社 | チップ抵抗器 |
-
2007
- 2007-03-19 JP JP2007070672A patent/JP5225598B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-04 CN CN2008100833255A patent/CN101271750B/zh not_active Expired - Fee Related
- 2008-03-18 US US12/050,814 patent/US8085551B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1524275A (zh) * | 2001-11-28 | 2004-08-25 | ��ķ�ɷ�����˾ | 芯片电阻器及其制造方法 |
Non-Patent Citations (2)
Title |
---|
JP特开2002-184602A 2002.06.28 |
JP特开平8-236302A 1996.09.13 |
Also Published As
Publication number | Publication date |
---|---|
JP2008235445A (ja) | 2008-10-02 |
US20080232075A1 (en) | 2008-09-25 |
US8085551B2 (en) | 2011-12-27 |
JP5225598B2 (ja) | 2013-07-03 |
CN101271750A (zh) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101271750B (zh) | 电子器件及其制造方法 | |
TWI394175B (zh) | 電阻器及其製造方法 | |
JP4909077B2 (ja) | チップ抵抗器 | |
JP2024010234A (ja) | チップ抵抗器 | |
US20100245028A1 (en) | Circuit protective device and method for manufacturing the same | |
WO1998029880A1 (fr) | Resistance pastille pour reseau et procede de fabrication | |
US10290402B2 (en) | Chip resistor and method of making the same | |
CN107615410B (zh) | 芯片电阻器 | |
JP5115968B2 (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
WO2014109224A1 (ja) | チップ抵抗器 | |
US8854175B2 (en) | Chip resistor device and method for fabricating the same | |
JP2007227718A (ja) | 抵抗素子を有する電子部品およびその製造法 | |
JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
WO2020189217A1 (ja) | チップ抵抗器 | |
JP4504577B2 (ja) | チップ形抵抗器の製造方法 | |
JP2022012055A (ja) | 抵抗器 | |
JP4067923B2 (ja) | チップ抵抗器の製造方法 | |
JP3447728B2 (ja) | チップ抵抗器 | |
JP2806802B2 (ja) | チップ抵抗器 | |
JP2001155902A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
JP3297642B2 (ja) | チップ抵抗器 | |
JP2005108865A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
JP2003272901A (ja) | 厚膜抵抗器およびその製造方法 | |
WO2021261504A1 (ja) | 抵抗器 | |
JP3110677B2 (ja) | チップ抵抗器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111116 Termination date: 20170304 |
|
CF01 | Termination of patent right due to non-payment of annual fee |