WO2006093107A1 - チップ抵抗器とその製造方法 - Google Patents

チップ抵抗器とその製造方法 Download PDF

Info

Publication number
WO2006093107A1
WO2006093107A1 PCT/JP2006/303666 JP2006303666W WO2006093107A1 WO 2006093107 A1 WO2006093107 A1 WO 2006093107A1 JP 2006303666 W JP2006303666 W JP 2006303666W WO 2006093107 A1 WO2006093107 A1 WO 2006093107A1
Authority
WO
WIPO (PCT)
Prior art keywords
main
electrode
surface electrode
auxiliary
insulating substrate
Prior art date
Application number
PCT/JP2006/303666
Other languages
English (en)
French (fr)
Inventor
Torayuki Tsukada
Masaki Yoneda
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005057692A external-priority patent/JP2006245218A/ja
Priority claimed from JP2005192423A external-priority patent/JP4198133B2/ja
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US11/883,856 priority Critical patent/US7786842B2/en
Priority to CN2006800067471A priority patent/CN101133466B/zh
Priority to EP06714803A priority patent/EP1855294A1/en
Priority to KR1020077020061A priority patent/KR100908345B1/ko
Publication of WO2006093107A1 publication Critical patent/WO2006093107A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/024Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being hermetically sealed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49099Coating resistive material on a base

Definitions

  • the present invention relates to a chip resistor and a manufacturing method thereof.
  • the chip resistor of the present invention has a chip-type insulating substrate and at least one resistance film formed on the substrate. External connection terminals are connected to both ends of the resistance film, respectively.
  • the resistance film is covered with a protective coat.
  • the upper surface of the protective coat is not flat, and the central portion thereof is highly protruding. For this reason, when the chip resistor is moved by a vacuum suction type collet, the collet does not adhere to the protective coating properly, or cracks occur in the protective coating. It was.
  • each external connection terminal includes a portion (hereinafter referred to as “upper surface electrode”) extending from the upper surface of the insulating substrate, and the upper surface electrode is in contact with the resistance film. It is said that.
  • the upper surface electrode is formed of a conductive paste mainly composed of silver, and the thickness thereof is set to be thin in order to facilitate the formation of the resistance film.
  • the upper surface electrode is corroded by the atmosphere, and in a serious case, the upper surface electrode may be disconnected. This is because silver, which is a major component of the top electrode, reacts with sulfur gas (hydrogen sulfide, etc.) in the atmosphere to form silver sulfide.
  • Patent Documents 1 and 2 listed below propose techniques for dealing with the above-described problems.
  • a relatively thick auxiliary upper surface electrode is formed on each upper surface electrode (hereinafter referred to as “main upper surface electrode”) connected to the resistance film.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 8-236302
  • Patent Document 2 Japanese Patent Laid-Open No. 2002-184602
  • the auxiliary upper surface electrode is formed from a silver-based conductive paste, and in this case, corrosion due to sulfur components in the atmosphere, etc. at the boundary portion between the auxiliary upper surface electrode and the protective coat. Can occur. Then, it proceeds to the main upper surface electrode under this corrosive force.
  • the auxiliary upper surface electrode is formed of a nickel-based conductive paste.
  • damage such as cracking may occur at the boundary between the auxiliary upper surface electrode and the protective coat. Through the damage, sulfur components in the atmosphere reach the main upper surface electrode and corrode the main upper surface electrode.
  • the present invention has been conceived under the circumstances described above, and an object of the present invention is to provide a technique that can solve or reduce the above-described conventional problems.
  • a chip resistor provided by the first aspect of the present invention includes an insulating substrate having a main surface, a main upper surface electrode formed on the main surface of the insulating substrate, a main resistor portion, and the main resistor.
  • the auxiliary upper surface electrode includes an inner end portion that overlaps the upper surface of the end portion of the resistive film.
  • the protective coat is configured to overlap the inner end portion of the auxiliary upper surface electrode.
  • the main upper surface electrode is formed of a silver-based conductive paste
  • the auxiliary upper surface electrode is formed of a silver-based conductive paste containing Pd.
  • the chip resistor of the present invention further includes a side electrode formed on an end surface perpendicular to the main surface of the insulating substrate and connected to the main upper surface electrode.
  • a method for manufacturing the chip resistor In the manufacturing method, a main upper surface electrode is formed on an upper surface of an insulating substrate, and a resistance film having an end portion directly overlapping the upper surface of the main upper surface electrode is formed on the upper surface of the insulating substrate. An auxiliary upper electrode having an inner end portion directly overlapping the upper surface of the end portion of the resistive film is formed on the main upper surface electrode, and an end portion overlapping the inner end portion of the auxiliary upper surface electrode; Each of the steps includes forming a protective coat on the resistive film, and forming a side electrode electrically connected to the auxiliary upper surface electrode on the end surface of the insulating substrate.
  • the main upper surface electrode, the resistance film, and the auxiliary upper surface electrode are formed by firing a coated material paste. At this time, firing for forming the main upper surface electrode, the resistance film and the auxiliary upper surface electrode may be performed simultaneously.
  • a chip resistor provided by the third aspect of the present invention includes a main surface, an insulating substrate including two end surfaces spaced apart in the longitudinal direction of the main surface, and the main surface of the insulating substrate.
  • the formed main upper surface electrode has a main resistance portion and an end portion, the main resistance portion is in contact with the main surface of the insulating substrate, and the end portion overlaps the upper surface of the main upper surface electrode.
  • the chip resistor further includes a side electrode formed on one end face of the insulating substrate and configured to partially overlap the upper surface of the additional electrode.
  • the chip resistor further includes a metal plating layer formed on the additional electrode and the side electrode.
  • the additional electrode is formed of a silver-based conductive paste containing Pd or a base metal-based conductive paste.
  • a method for manufacturing the chip resistor It is.
  • a main upper surface electrode and a resistance film partially overlapping the upper surface of the main upper surface electrode are formed on the upper surface of the insulating substrate, and the width of the main upper surface electrode is larger than that of the main upper surface electrode.
  • An undercoat having a large auxiliary upper surface electrode, having a main portion and an extension connected to the main portion, the main portion covering the resistance film, and the extended portion overlapping the upper surface of the auxiliary upper surface electrode An undercoat having a width larger than the upper surface electrode and smaller than the auxiliary upper surface electrode is formed, an overcoat is formed on the upper surface of the main portion of the undercoat, and the extension portion of the undercoat is formed.
  • Each step of forming an additional electrode on the upper surface of the overcoat has a width larger than that of the extension and partially overlaps the upper surface of the overcoat.
  • a side electrode is formed on an end surface of the insulating substrate so that a part of the side electrode overlaps a part of an upper surface of the additional electrode, and the additional electrode And a step of forming a metal plating layer on the surface of the side electrode.
  • FIG. 1 is a cross-sectional view showing a chip resistor according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view illustrating a first step in the manufacturing method of the chip resistor.
  • FIG. 3 is a cross-sectional view illustrating a second step in the manufacturing method.
  • FIG. 4 is a cross-sectional view illustrating a third step in the manufacturing method.
  • FIG. 5 is a cross-sectional view illustrating a fourth step in the manufacturing method.
  • FIG. 6 is a cross-sectional view illustrating a fifth step in the manufacturing method.
  • FIG. 7 is a cross-sectional view illustrating a sixth step in the manufacturing method.
  • FIG. 8 is a cross-sectional view showing a chip resistor according to a second embodiment of the present invention.
  • FIG. 9 is a sectional view taken along line IX-IX in FIG.
  • FIG. 10 is a perspective view illustrating a first step in the method of manufacturing the chip resistor in FIG. 8.
  • FIG. 11 is a perspective view illustrating a second step in the method of manufacturing the chip resistor in FIG. 8.
  • FIG. 12 is a cross-sectional view taken along the line XII— in FIG.
  • FIG. 13 is a perspective view for explaining a third step in the method of manufacturing the chip resistor in FIG. 8.
  • FIG. 14 is a sectional view taken along line XIV—XIV in FIG.
  • FIG. 15 is a sectional view taken along line XV—XV in FIG.
  • FIG. 16 is a perspective view illustrating a fourth step in the method of manufacturing the chip resistor in FIG. 8.
  • FIG. 17 is a sectional view taken along line XVII-XVII in FIG.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG.
  • FIG. 19 is a perspective view illustrating a fifth step in the method of manufacturing the chip resistor in FIG. 8.
  • FIG. 20 is a sectional view taken along line XX—XX in FIG.
  • FIG. 21 is a perspective view illustrating a sixth step in the method of manufacturing the chip resistor in FIG. 8.
  • FIG. 22 is a sectional view taken along line XXII—XXII in FIG.
  • FIG. 23 is a cross-sectional view taken along the line ⁇ - ⁇ in FIG.
  • FIG. 24 is a cross-sectional view illustrating a seventh step in the method of manufacturing the chip resistor in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows a chip resistor 1 according to a first embodiment of the present invention.
  • the chip resistor 1 includes an insulating substrate 2, which includes an upper surface (main surface), a lower surface opposite to the upper surface, and two end surfaces spaced from each other via the upper surface (and the lower surface).
  • a pair of lower surface electrodes 3 are formed on the lower surface of the insulating substrate 2.
  • the bottom electrode 3 is provided at both ends (the right end and the left end in the figure) of the insulating substrate 2 in a state of being separated from each other.
  • a pair of main upper surface electrodes 4 are formed on the upper surface of the insulating substrate 2. These main upper surface electrodes 4 are also provided at both ends of the substrate 2 in a state of being separated from each other.
  • a resistance film 5 is formed on the upper surface of the insulating substrate 2 so as to be positioned between the two main upper surface electrodes 4. More specifically, the resistance film 5 includes a main resistance portion (a portion that substantially functions as a resistor) and two end portions 5a spaced apart from each other via the main resistance portion. As shown in Fig. 1, the main resistor is the force that is in direct contact with the top surface of the insulating substrate 2. The part 5a is in a state of riding on the upper surface of the corresponding one main upper surface electrode 4. That is, the resistance film 5 is configured to partially overlap the upper surface of each main upper surface electrode 4.
  • auxiliary upper surface electrode 6 is formed on the upper surface of each main upper surface electrode 4. As can be seen from FIG. 1, the auxiliary upper surface electrode 6 has a larger thickness than the main upper surface electrode 4. In addition, the inner end portion 6 a of the auxiliary upper surface electrode 6 is configured to directly overlap the upper surface of the end portion 5 a of the resistance film 5. As a result, the end 5a of the resistive film 5 is sandwiched between the main upper surface electrode 4 and the auxiliary upper surface electrode 6 when viewed in the vertical direction in FIG. /
  • a protective coat that covers the resistance film 5 is formed between the two auxiliary upper surface electrodes 6.
  • this protective coat has a two-layer structure, and includes an undercoat 7 that directly covers the main resistance portion of the resistive film 5, an overcoat 8 formed on the undercoat 7, It consists of. Both the undercoat 7 and the overcoat 8 also form a glass force, for example. Both ends of the protective coat (more precisely, both ends of the overcoat 8) are configured to abut against or overlap the inner end 6a of the corresponding one of the auxiliary upper surface electrodes 6.
  • a large step is generated between the upper surface of the overcoat 8 and the upper surface of the auxiliary upper surface electrode 6 by appropriately setting the thickness of the auxiliary upper surface electrode 6. It is possible to avoid it.
  • an additional electrode for adjusting the thickness may be formed on the auxiliary upper surface electrode 6.
  • Each side electrode 9 is electrically connected to both the corresponding lower surface electrode 3 and auxiliary upper surface electrode 6. As shown in FIG. 1, the lower end portion of each side electrode 9 partially overlaps the lower surface of the lower surface electrode 3, and the upper end portion partially overlaps the upper surface of the auxiliary upper surface electrode 4. In the case of using the additional electrode for adjusting the thickness described above, the side electrode 9 is formed so as to be electrically connected to the additional electrode in addition to the lower surface electrode 3 and the auxiliary upper surface electrode 6.
  • a metal plating layer 10 is formed on the surfaces of the lower surface electrode 3, the auxiliary upper surface electrode 6 and the side surface electrode 9.
  • the metal plating layer 10 has a two-layer structure, and includes a base layer and a soldering layer formed on the base layer.
  • the underlayer is formed so as to cover the surfaces of the lower surface electrode 3, the auxiliary upper surface electrode 6, and the side surface electrode 9, and has, for example, a nickel plating force. Meanwhile, the soldering layer For example, tin or soldering force is also obtained.
  • the end portion 5 a of the resistance film 5 exists below the boundary portion between the auxiliary upper surface electrode 6 and the overcoat 8. For this reason, even when corrosion due to sulfur components in the atmosphere occurs at the boundary portion, this corrosion can be prevented from proceeding to the main upper surface electrode 4 by the end portion 5a of the resistance film. Further, it is possible to prevent air from entering the main upper surface electrode 4 from the boundary portion.
  • both auxiliary upper surface electrodes 6 are in direct contact with the resistance film 5. Therefore, energization of the resistance film 5 can be performed through both the auxiliary upper surface electrode 6 and the main upper surface electrode 4. That is, the resistance (specific resistance) at the external connection terminal can be greatly reduced.
  • each auxiliary upper surface electrode 6 may be formed of a silver-based conductive paste containing Pd. In this case, in addition to reducing the specific resistance of the auxiliary upper surface electrode 6, it is also possible to reduce the occurrence of corrosion in the auxiliary upper surface electrode 6.
  • chip resistor 1 can be manufactured, for example, by the steps described below.
  • a pair of lower surface electrodes 3 and a pair of main upper surface electrodes 4 are formed on an insulating substrate 2 (first step). These electrodes can be formed by applying a silver-based conductive paste by screen printing and then baking the applied paste at a high temperature.
  • the lower surface electrode 3 may be formed first, and then the main upper surface electrode 4 may be formed, or the lower surface electrode 3 and the main upper surface electrode 4 may be formed simultaneously.
  • a resistance film 5 is formed on the upper surface of the insulating substrate 2 (second step).
  • the resistance film 5 can be formed by applying a predetermined resistance material paste by screen printing and then baking the applied paste at a high temperature.
  • the end portion 5 a of the resistance film 5 is configured to partially overlap the upper surface of the main upper surface electrode 4.
  • auxiliary upper surface electrodes 6 are formed on the upper surfaces of the main upper surface electrodes 4 (third step).
  • the auxiliary upper surface electrode 6 can be formed by applying a silver-based conductive paste (or silver-based conductive paste containing Pd) by screen printing and then baking the applied paste at a high temperature.
  • the auxiliary upper surface electrode 6 is partially formed by the main upper surface electrode.
  • the inner end 6 a is in contact with the upper surface of 4 and partially overlaps the upper surface of the resistive film 5.
  • the firing of the material paste is performed in each of the first, second, and third steps, but the present invention is not limited to this.
  • firing for forming the main upper surface electrode 4 is performed collectively. It may be.
  • an undercoat 7 is formed to cover the main resistance portion (the portion between both end portions 5a) of the resistance film 5 (fourth step).
  • the undercoat 7 can be formed by applying a glass paste by screen printing and then baking the applied paste at the soft temperature of the glass. After the undercoat 7 is formed, trimming adjustment is performed on the resistance film 5 so that the resistance value becomes a predetermined value.
  • an overcoat 8 that covers the undercoat 7 is formed (fifth step).
  • the overcoat 8 can be formed by applying a glass paste by screen printing and then baking the applied paste at the softening temperature of the glass.
  • the glass paste used to form the overcoat 8 may be the same type as the glass paste used to form the undercoat 7 or may be of a different type! /.
  • a large step may be formed between the upper surface of the overcoat 8 and the upper surface of the auxiliary upper surface electrode 6.
  • an additional electrode for adjusting the step may be formed on the upper surface of the auxiliary upper surface electrode 6.
  • side electrodes 9 are formed on each side surface 2a of the insulating substrate 2 (sixth step).
  • the side electrode 9 can be formed by applying a silver-based conductive paste and baking the applied paste at a high temperature.
  • Each side electrode 9 is connected to the lower surface electrode 3 and the upper surface electrodes 4 and 6.
  • a metal plating layer 10 (see FIG. 1) is formed on the surfaces of the lower surface electrode 3, the auxiliary upper surface electrode 6 (or additional electrode), and the side electrode 9. As a result, the chip resistor 1 shown in FIG. 1 is obtained.
  • the metal plating layer 10 can be formed by a barrel plating process, for example.
  • FIG. 8 shows a chip resistor 11 according to the second embodiment of the present invention.
  • the chip resistor 11 includes a rectangular parallelepiped insulating substrate 12.
  • a pair of main upper surface electrodes 14 and a resistance film 15 connected to these electrodes are formed on the upper surface (main surface) of the insulating substrate 12.
  • the two main upper surface electrodes 14 are separated from each other in the longitudinal direction of the insulating substrate 12.
  • Each main upper surface electrode 14 has a predetermined width dimension W0.
  • the “width dimension” is a dimension measured in a horizontal direction (“width direction”) perpendicular to the longitudinal direction of the insulating substrate 12 (or its upper surface).
  • the resistance film 15 has a main resistance portion (a portion that substantially functions as a resistor) that is in direct contact with the upper surface of the insulating substrate 12 and two end portions that are separated from each other via the main resistance portion. ing. Each end portion is configured to overlap the upper surface of the corresponding one main upper surface electrode 14.
  • a first auxiliary upper surface electrode 16 is laminated on the upper surface of each main upper surface electrode 14.
  • Each first auxiliary upper surface electrode 16 has a predetermined width dimension W1 (see FIG. 13).
  • the width dimension W 1 of the first auxiliary upper surface electrode 16 is set to be larger than the width dimension WO of the main upper surface electrode 14.
  • the width dimension W1 is the same as the width dimension of the insulating substrate 12.
  • a protective coat is formed on the upper surface of the resistance film 15 to cover the resistance film.
  • This protective coat has a two-layer structure and consists of an undercoat 17 and an overcoat 18.
  • the undercoat 17 directly covers the resistive film 15.
  • An end 17a of the undercoat 17 (hereinafter referred to as “extension 17a”) extends to the end surface 12a of the insulating substrate 12 while being in contact with the upper surface of the first auxiliary upper surface electrode 16.
  • the width dimension W2 of the extension 17a is set to a value between the width dimension WO of the main upper surface electrode 14 and the width dimension W1 of the first auxiliary upper surface electrode 16. (That is, the relationship W0 ⁇ W2 ⁇ W1 holds).
  • the upper surface of each first auxiliary upper surface electrode 16 has two uncovered portions 16a (see FIG. 16) that are not covered by the extension portions 17a.
  • the overcoat 18 is formed on the upper surface of the undercoat 17. However, when viewed in the longitudinal direction of the substrate 12, the overcoat 18 is formed shorter than the undercoat 17 and does not cover the left and right extensions 17 a of the undercoat 17.
  • each extension portion 17a of the undercoat 17 On the upper surface of each extension portion 17a of the undercoat 17, a second auxiliary member covering the extension portion 17a is provided.
  • An auxiliary upper surface electrode (“additional electrode”) 20 is formed.
  • the second auxiliary upper surface electrode 20 has a predetermined width dimension W3 (see FIG. 21).
  • the width dimension W3 is set to be larger than the width dimension W2 in the extension 17a of the undercoat 17 (W2 ⁇ W3) 0 Therefore, each second auxiliary upper surface electrode 20 is not covered with the first auxiliary upper surface electrode 16. Directly overlaps 16a (see Figure 9). Further, as shown in FIG. 8, each second auxiliary upper surface electrode 20 is configured to partially overlap the upper surface of the overcoat 18 at the inner end thereof.
  • Each side electrode 19 is formed on each of both end faces 12a of the insulating substrate 12. Each side electrode 19 partially overlaps the upper surface of the corresponding second auxiliary upper surface electrode 20. Each side electrode 19 is formed so as to partially overlap the lower surface of the insulating substrate 12.
  • a metal plating layer 21 is formed on the surfaces of the second auxiliary upper surface electrode 20 and the side surface electrode 19.
  • the metal plating layer 21 has a two-layer structure having an underlayer and a soldering layer force formed on the underlayer.
  • the underlayer is formed by, for example, nickel plating treatment.
  • the soldering layer is formed by, for example, a plating process using tin or solder.
  • the side electrode 19 and the metal plating layer 21 are electrically and reliably conducted to the main upper surface electrode 14 via the second auxiliary upper surface electrode 20 and the first auxiliary upper surface electrode 16. be able to. Further, the step between the upper surface of the overcoat 18 and the upper surface of the second auxiliary upper surface electrode 20 is reduced by the lamination of the first auxiliary upper surface electrode 16, the extension 17a of the undercoat 17, and the second auxiliary upper surface electrode 20. Or it can be eliminated.
  • the main upper surface electrode 14 is covered with the first and second auxiliary upper surface electrodes 16, 20 and an extension 17a of the undercoat 17 between these auxiliary upper surface electrodes. .
  • the air reaches the main upper surface electrode 14 and the first auxiliary upper surface electrode 16 and the This can be reliably prevented by the extension 17a of the coat 17.
  • the chip resistor 11 according to the second embodiment can be manufactured by the method described below.
  • a pair of left and right main upper surface electrodes 14 are formed on the upper surface of the insulating substrate 12 (first step).
  • the main upper surface electrode 14 is made from a silver conductive paste. It can be formed by applying the applied paste by baking and baking the applied paste.
  • a resistance film 15 is formed on the upper surface of the insulating substrate 2 and between the main upper surface electrodes 14 (second step). Both ends of the resistance film 15 are configured to be electrically connected to both main upper surface electrodes 14.
  • the resistive film 15 can be formed by application of a resistive material base by screen printing and subsequent firing.
  • the resistance film 15 may be formed first, and then the pair of main upper surface electrodes 14 may be formed. In this case, each main upper surface electrode 14 partially overlaps the resistance film 15. Also, a pair of left and right bottom electrodes may be formed on the bottom surface of the insulating substrate 2. In this case, the first step is performed after the bottom electrode is formed.
  • a glass coat (not shown) that covers only the resistance film 15 is formed. Thereafter, a trimming process for adjusting the resistance value of the resistance film 15 to a predetermined resistance value is performed.
  • the first auxiliary upper surface electrode 16 is formed on the upper surface of each main upper surface electrode 14 (third step).
  • the first auxiliary upper surface electrode 16 can be formed by applying a conductive material paste by screen printing and then firing the applied paste.
  • the width dimension W1 of the first auxiliary upper surface electrode 16 is made larger than the width dimension WO of the main upper surface electrode 14.
  • the first auxiliary upper surface electrode 16 covers the main upper surface electrode 14 as a whole.
  • the first auxiliary upper surface electrode 16 can be formed using a conductive paste mainly composed of silver.
  • the first auxiliary upper surface electrode 16 may be formed using a silver-based conductive paste containing Pd.
  • the first auxiliary upper-surface electrode 16 is a conductive paste containing a base metal such as -ketal and the like and containing no silver (hereinafter referred to as a silver paste). Or “base metal conductive paste”).
  • base metal conductive paste When the silver conductive paste or the silver conductive paste containing Pd is used, the resistance (specific resistance) of the first auxiliary upper surface electrode 16 can be kept low.
  • an undercoat 17 covering the resistance film is formed on the upper surface of the resistance film 15 (fourth step).
  • the undercoat 17 can be formed by application of glass paste by screen printing and subsequent firing.
  • the undercoat 17 integrally includes an extension portion 17a that covers the first auxiliary upper surface electrode 16 and extends to the left and right end surfaces 12a of the insulating substrate 12.
  • the width dimension W2 of the extension 17a of the undercoat 17 is set to an intermediate value between the width dimension WO of the main upper surface electrode 14 and the width dimension W1 of the first auxiliary upper surface electrode 16.
  • the as a result, the first auxiliary upper surface electrode 16 has an uncovered portion 16a that is not covered with the extension portion 17a.
  • an overcoat 18 is formed on a portion of the upper surface of the undercoat 17 excluding the extension portion 17a (fifth step).
  • the overcoat 18 can be formed by applying a glass paste by screen printing and baking the applied paste. Alternatively, it can be formed by applying a liquid synthetic resin by screen printing and then curing the resin.
  • the second auxiliary upper surface electrode 20 that covers the extension 17a is formed on the upper surface of the extension 17a in the undercoat 17 (sixth step).
  • the width dimension W3 of the second auxiliary upper surface electrode 20 is set to be larger than the width dimension W2 of the extension portion 17a of the undercoat 17.
  • the second auxiliary upper surface electrode 20 overlaps with the uncovered portion 16a of the first auxiliary upper surface electrode 16 at locations on the left and right sides thereof.
  • a part of the second auxiliary upper surface electrode 20 is configured to overlap the end portion of the overcoat 18.
  • the second auxiliary upper surface electrode 20 can be formed using the same conductive paste as the first auxiliary upper surface electrode 16.
  • side electrodes 19 are formed on each end surface 12a of the insulating substrate 12.
  • the side electrode 19 is formed so as to overlap a part of the upper surface of the second auxiliary upper surface electrode 20 and a part of the lower surface of the insulating substrate 12.
  • the side electrode 19 is configured to overlap a part of the lower electrode.
  • the side electrode 19 and the second auxiliary upper surface electrode 20 A metal plating layer 21 (see FIG. 8) is formed on the surface (8th step). Thereby, the chip resistor 11 of the second embodiment is obtained.
  • a metal plating layer 21 is also formed on the surface of the lower electrode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

 チップ抵抗器(1)は、絶縁基板(2)と、この絶縁基板(2)の主面に形成された主上面電極(4)とを備える。絶縁基板(2)の主面には、主上面電極(4)の上面に重なる端部(5a)を有する抵抗膜(5)が形成されている。抵抗膜(5)は、保護コート(7,8)によって覆われる。主上面電極(4)の上面には、補助上面電極(6)が形成される。補助上面電極(6)は、抵抗膜(5)の端部(5a)の上面に重なる内側端部(6a)を含んでいる。保護コート(7,8)は、補助上面電極(6)の内側端部(6a)に重なる構成とされている。

Description

明 細 書
チップ抵抗器とその製造方法
技術分野
[0001] 本発明は、チップ抵抗器およびその製造方法に関する。具体的には、本発明のチ ップ抵抗器は、チップ型の絶縁基板と、当該基板上に形成された少なくとも一つの抵 抗膜を有している。前記抵抗膜の両端にはそれぞれ、外部接続端子が接続されてい る。また、前記抵抗膜は、保護コートによって覆われている。
背景技術
[0002] 従来、この種のチップ抵抗器では、保護コートの上面が平坦ではなぐその中央部 が高く突出した形態であった。このため、同チップ抵抗器を真空吸着式のコレットに て移動させる際に、コレットが保護コートにうまく吸着しな力つたり、あるいは保護コー トに割れが発生したりする等の不具合が発生していた。
[0003] これにカ卩えて、次のような不具合もあった。従来のチップ抵抗器にぉ 、て、各外部 接続端子は、前記絶縁基板の上面を延びる部分 (以下、「上面電極」という。)を含ん でおり、この上面電極が、前記抵抗膜に接する構成とされている。前記上面電極は、 銀を主成分とする導電ペーストにて形成されており、かつ、前記抵抗膜の形成を容 易にするために、その厚さは薄く設定されている。し力しながら、このような構成によ れば、前記上面電極が、大気によって腐食され、深刻なケースでは、当該上面電極 が断線するというおそれもある。これは、上面電極の主要構成成分である銀が、大気 中の硫黄ガス (硫化水素等)と反応して硫ィ匕銀となるためである。
[0004] 上述した不具合に対処する技術が、たとえば、下記の特許文献 1及び 2において提 案されている。これら文献によれば、前記抵抗膜に接続された各上面電極 (以下、「 主上面電極」と言う。)上に、相対的に厚い補助上面電極が形成される。これにより、 基板上面における中央部と両端部との段差を無くする、あるいは小さくすることが可 能である。また、主上面電極を補助上面電極で覆うことにより、主上面電極の腐食を 低減することが期待される。
特許文献 1:特開平 8 - 236302号公報 特許文献 2 :特開 2002— 184602号公報
[0005] し力しながら、上述した従来の構成を以つてしても、主上面電極の腐食を良好に防 ぐことが困難であることが判明している。すなわち、特許文献 1の記載によれば、補助 上面電極が銀系導電ペーストから形成されるが、この場合、補助上面電極と保護コ ートとの境界部分において、大気中の硫黄成分等による腐食が発生しうる。そして、 この腐食力 下層にある主上面電極にまで進行してしまうのである。
[0006] また、特許文献 2の記載によれば、補助上面電極がニッケル系導電ペーストから形 成される。この場合には、補助上面電極と保護コートとの境界部分において割れ等の 損傷が生じうる。そして、当該損傷を通じて、大気中の硫黄成分が、主上面電極まで 到達し、主上面電極を腐食してしまう。
発明の開示
[0007] 本発明は、上述した事情のもとで考え出されたものであって、上記従来の問題を解 消あるいは低減しうる技術を提供することをその課題とする。
[0008] 本発明の第 1の側面により提供されるチップ抵抗器は、主面を有する絶縁基板と、 前記絶縁基板の前記主面に形成された主上面電極と、主要抵抗部およびこの主要 抵抗部に繋がる端部を有しており、前記主要抵抗部が前記絶縁基板の前記主面上 に形成されており、前記端部が前記主上面電極の上面に重なる構成を有する抵抗 膜と、前記抵抗膜を覆う保護コートと、前記主上面電極上に形成された補助上面電 極と、を備える。前記補助上面電極は、前記抵抗膜における前記端部の上面に重な る内側端部を含んでいる。前記保護コートは、前記補助上面電極における前記内側 端部に重なる構成とされて 、る。
[0009] 好ましくは、前記主上面電極は、銀系導電ペーストにて形成されており、前記補助 上面電極は、 Pdを含む銀系導電ペーストにて形成されて ヽる。
[0010] 好ましくは、本発明のチップ抵抗器は、前記絶縁基板の前記主面に垂直な端面に 形成され、かつ、前記主上面電極に接続する側面電極をさらに備える。
[0011] 本発明の第 2の側面によれば、上記チップ抵抗器を製造するための方法が提供さ れる。同製造方法は、絶縁基板の上面に主上面電極を形成し、前記主上面電極の 上面に直接的に重なる端部を有する抵抗膜を、前記絶縁基板の前記上面に形成し 、前記抵抗膜における前記端部の上面に直接的に重なる内側端部を有する補助上 面電極を、前記主上面電極上に形成し、前記補助上面電極の前記内側端部に重な る端部を有する保護コートを、前記抵抗膜上に形成し、前記補助上面電極に電気的 に接続する側面電極を、前記絶縁基板の端面に形成する、各工程を備えている。
[0012] 好ましくは、前記主上面電極、前記抵抗膜および前記補助上面電極の形成は、塗 布された材料ペーストを焼成することにより行われる。この際に、前記主上面電極、前 記抵抗膜および前記補助上面電極を形成するための焼成を同時に行うようにしても よい。
[0013] 本発明の第 3の側面により提供されるチップ抵抗器は、主面、並びに、この主面の 長手方向に離間した 2つの端面を含む絶縁基板と、前記絶縁基板の前記主面に形 成された主上面電極と、主要抵抗部および端部を有するとともに、前記主要抵抗部 が前記絶縁基板の前記主面に接しており、前記端部が前記主上面電極の上面に重 なっている抵抗膜と、前記主上面電極上に形成され、かつ、前記長手方向に垂直な 幅方向において前記主上面電極よりも長く形成された補助上面電極と、前記抵抗膜 覆う主要部、および、この主要部に繋がる延長部を有しており、前記延長部が、前記 補助上面電極上を延びるとともに、前記幅方向において、前記補助上面電極よりも 短く且つ前記主上面電極よりも長く形成されているアンダーコートと、前記アンダーコ ートの前記主要部上に形成されたオーバーコートと、前記アンダーコートの前記延長 部の上面に形成される追加電極であって、前記幅方向において、当該延長部よりも 長く形成されることにより、前記補助上面電極に部分的に接し、さらに、その一部が前 記オーバーコートの端部上面に重なるように形成された追加電極と、を備える。
[0014] 好ましくは、上記チップ抵抗器は、前記絶縁基板の一の端面に形成されるとともに 、前記追加電極の上面に部分的に重なるように構成された側面電極をさらに備える。 また、好ましくは、上記チップ抵抗器は、前記追加電極及び前記側面電極上に形成 された金属メツキ層をさらに備える。
[0015] 好ましくは、前記追加電極は、 Pdを含む銀系導電性ペースト、あるいは、卑金属系 導電性ペーストにて形成される。
[0016] 本発明の第 4の側面によれば、上記チップ抵抗器を製造するための方法が提供さ れる。同製造方法は、絶縁基板の上面に、主上面電極およびこの主上面電極の上 面に部分的に重なる抵抗膜を形成し、前記主上面電極の前記上面に、前記主上面 電極よりも幅が大きな補助上面電極を形成し、主要部およびこの主要部につながる 延長部を有するアンダーコートであって、前記主要部が前記抵抗膜を覆い、前記延 長部が前記補助上面電極の上面に重なる構成であり、前記上面電極よりも大きぐ前 記補助上面電極よりも小さな幅を有するアンダーコートを形成し、前記アンダーコート の前記主要部の上面にオーバーコートを形成し、前記アンダーコートの前記延長部 の上面に、この延長部よりも大きな幅を有し、かつ、前記オーバーコートの上面に部 分的に重なる追加電極を形成する、各工程を備える。
[0017] 好ましくは、上記製造方法は、前記絶縁基板の端面に、側面電極を、当該側面電 極の一部が前記追加電極における上面の一部に重なるように形成する工程と、前記 追加電極及び前記側面電極の表面に金属メツキ層を形成する工程と、をさらに備え る。
[0018] 本発明の他の特徴および利点は、以下における好適な実施例の説明から、より明 らカとなろう。
図面の簡単な説明
[0019] [図 1]本発明の第 1実施例に基づくチップ抵抗器を示す断面図である。
[図 2]上記チップ抵抗器の製造方法における第 1工程を説明する断面図である。
[図 3]上記製造方法における第 2工程を説明する断面図である。
[図 4]上記製造方法における第 3工程を説明する断面図である。
[図 5]上記製造方法における第 4工程を説明する断面図である。
[図 6]上記製造方法における第 5工程を説明する断面図である。
[図 7]上記製造方法における第 6工程を説明する断面図である。
[図 8]本発明の第 2実施例に基づくチップ抵抗器を示す断面図である。
[図 9]図 8における IX— IX線に沿う断面図である。
[図 10]図 8のチップ抵抗器の製造方法における第 1工程を説明する斜視図である。
[図 11]図 8のチップ抵抗器の製造方法における第 2工程を説明する斜視図である。
[図 12]図 11における XII— ΧΠ線に沿う断面図である。 [図 13]図 8のチップ抵抗器の製造方法における第 3工程を説明する斜視図である。
[図 14]図 13における XIV— XIV線に沿う断面図である。
[図 15]図 14における XV— XV線に沿う断面図である。
[図 16]図 8のチップ抵抗器の製造方法における第 4工程を説明する斜視図である。
[図 17]図 16における XVII—XVII線に沿う断面図である。
[図 18]図 17における XVIII— XVIII線に沿う断面図である。
[図 19]図 8のチップ抵抗器の製造方法における第 5工程を説明する斜視図である。
[図 20]図 19における XX— XX線に沿う断面図である。
[図 21]図 8のチップ抵抗器の製造方法における第 6工程を説明する斜視図である。
[図 22]図 21の XXII— XXII線に沿う断面図である。
[図 23]図 22の ΧΧΙΠ— ΧΧΙΠ線に沿う断面図である。
[図 24]図 8のチップ抵抗器の製造方法における第 7工程を説明する断面図である。 発明を実施するための最良の形態
[0020] 以下、本発明の好適な実施例について、添付図面を参照しつつ具体的に説明す る。
[0021] 図 1は、本発明の第 1実施例に基づくチップ抵抗器 1を示している。チップ抵抗器 1 は、絶縁基板 2を含んでおり、当該基板は、上面 (主面)と、この上面とは反対の下面 、および前記上面(および下面)を介して相互に離間した 2つの端面 2aを有している
[0022] 絶縁基板 2の下面には、一対の下面電極 3が形成されている。下面電極 3は、絶縁 基板 2の両端部(同図における右端部および左端部)に、相互に離間した状態で設 けられている。また、絶縁基板 2の上面には、一対の主上面電極 4が形成されている 。これらの主上面電極 4も、相互に離間した状態で基板 2の両端部に設けられている
[0023] 絶縁基板 2の上面には、 2つの主上面電極 4の間に位置するように、抵抗膜 5が形 成されている。より詳細には、抵抗膜 5は、主要抵抗部 (実質的に抵抗体として機能 する部分)と、この主要抵抗部を介して相互に離間した 2つの端部 5aを含んでいる。 図 1に示すように、主要抵抗部は、絶縁基板 2の上面に直接的に接している力 各端 部 5aは、対応する一の主上面電極 4の上面に乗り上げる状態とされている。すなわ ち、抵抗膜 5は、各主上面電極 4の上面に対して部分的に重なる構成とされている。
[0024] 各主上面電極 4の上面には、補助上面電極 6が形成されている。図 1から理解され るように、補助上面電極 6は、主上面電極 4よりも大きな厚みを有している。また、補助 上面電極 6の内側端部 6aは、抵抗膜 5の端部 5aの上面に直接的に重なる構成とさ れている。この結果、抵抗膜 5の端部 5aは、図 1の上下方向に見た場合、主上面電 極 4および補助上面電極 6の間に挟まれた状態となって!/、る。
[0025] 2つの補助上面電極 6の間には、抵抗膜 5を覆う保護コートが形成されている。詳細 には、この保護コートは 2層構造を有しており、抵抗膜 5の主要抵抗部を直接的に覆 うアンダーコート 7と、当該アンダーコート 7の上に形成されたオーバーコート 8と、から なる。アンダーコート 7およびオーバーコート 8はともに、たとえばガラス力も形成され る。当該保護コートの両端 (より正確にはオーバーコート 8の両端)はそれぞれ、対応 する一の補助上面電極 6の内側端部 6aに対して当接する、あるいは、重なるように構 成されている。
[0026] 図 1に示すチップ抵抗器 1にお ヽては、補助上面電極 6の厚みを適宜設定すること により、オーバーコート 8の上面と補助上面電極 6の上面との間に大きな段差が生じ ないようにすることが可能である。あるいは、このような構成にかえて、補助上面電極 6 の上に厚み調整用の追加電極を形成しても良い。
[0027] 絶縁基板 2における左右の端面 2aには、側面電極 9が形成されている。各側面電 極 9は、対応する下面電極 3および補助上面電極 6の両方に対して電気的に繋がつ ている。図 1に示すように、各側面電極 9の下端部は、下面電極 3の下面に部分的に 重なっており、上端部は、補助上面電極 4の上面に部分的に重なっている。上述した 厚み調節用の追加電極を用いる場合には、側面電極 9は、下面電極 3および補助上 面電極 6に加えて、当該追加電極にも電気的に繋がるように形成される。
[0028] 下面電極 3、補助上面電極 6及び側面電極 9の表面には、金属メツキ層 10が形成さ れている。金属メツキ層 10は、 2層構造を有しており、下地層と、この下地層の上に形 成された半田付け層とからなる。下地層は、下面電極 3、補助上面電極 6および側面 電極 9の表面を覆うように形成し、たとえばニッケルメツキ力もなる。一方、半田付け層 は、たとえば錫あるいは半田力もなる。
[0029] 上記構成において、補助上面電極 6およびオーバーコート 8の境界部分の下側に は、抵抗膜 5の端部 5aが存在している。このため、たとえ当該境界部分に、大気中の 硫黄成分による腐食が発生した場合でも、この腐食が主上面電極 4にまで進行する ことを抵抗膜の端部 5aによって阻止することができる。また、大気が上記境界部分か ら主上面電極 4に向かって進入することも防止可能である。
[0030] さらに上記構成によれば、両補助上面電極 6は、抵抗膜 5に対して直接的に接して いる。このために、抵抗膜 5に対する通電は、補助上面電極 6と主上面電極 4との両 方を介して行うことができる。すなわち、外部接続端子における抵抗 (比抵抗)を大幅 に低くすることができる。
[0031] 本発明によれば、各補助上面電極 6を、 Pdを含む銀系導電ペーストにて形成して もよい。この場合、補助上面電極 6における比抵抗を低くすることに加えて、補助上 面電極 6における腐食の発生を低減することも可能となる。
[0032] 上述したチップ抵抗器 1は、たとえば、以下に述べる工程によって製造することがで きる。
[0033] 先ず、図 2に示すように、絶縁基板 2に、一対の下面電極 3及び一対の主上面電極 4を形成する(第 1工程)。これらの電極は、銀系導電性ペーストをスクリーン印刷によ り塗布した後、塗布したペーストを高温で焼成することにより形成することができる。こ の場合、下面電極 3を先に形成し、次いで、主上面電極 4を形成してもよいし、下面 電極 3および主上面電極 4を同時に形成しても良い。
[0034] 次いで、図 3に示すように、絶縁基板 2の上面に抵抗膜 5を形成する (第 2工程)。抵 抗膜 5は、所定の抵抗材料ペーストをスクリーン印刷で塗布した後、塗布したペースト を高温で焼成することにより形成することができる。同図に示すように、抵抗膜 5の端 部 5aは、主上面電極 4の上面に部分的に重なる構成とされる。
[0035] 次 ヽで、図 4に示すように、各主上面電極 4の上面に補助上面電極 6を形成する( 第 3工程)。補助上面電極 6は、銀系導電性ペースト (又は Pdを含む銀系導電ペース ト)をスクリーン印刷により塗布した後、塗布したペーストを高温で焼成することにより 形成することができる。同図に示すように、補助上面電極 6は、部分的に主上面電極 4の上面に接するとともに、その内側端部 6aが抵抗膜 5の上面に部分的に重なる構 成とされる。
[0036] 上記記載では、材料ペーストに対する焼成を、第 1、第 2及び第 3工程のそれぞれ において行うと説明しているが、本発明がこれに限定されるわけではない。たとえば、 下面電極 3を形成するためのペーストの塗布及びその焼成を行った後に、主上面電 極 4、抵抗膜 5及び補助上面電極 6の三者を形成するための焼成を一括して行うよう にしてもよい。
[0037] 次いで、図 5に示すように、抵抗膜 5の主要抵抗部(両端部 5aの間の部分)を覆うァ ンダーコート 7を形成する(第 4工程)。アンダーコート 7は、ガラスペーストをスクリーン 印刷にて塗布した後、塗布したペーストを当該ガラスの軟ィ匕温度で焼成することによ つて形成することができる。アンダーコート 7を形成した後には、抵抗値が所定値にな るように、抵抗膜 5に対してトリミング調整を行う。
[0038] 次いで、図 6に示すように、アンダーコート 7を覆うオーバーコート 8を形成する(第 5 工程)。オーバーコート 8は、ガラスペーストをスクリーン印刷にて塗布した後、塗布し たペーストを当該ガラスの軟ィ匕温度での焼成することで形成することができる。ォー バーコート 8の形成に用いるガラスペーストは、アンダーコート 7の形成に用いるガラ スペーストと同一種類のものであってもよ 、し、異なる種類のものであってもよ!/、。
[0039] 上記第 5工程において、オーバーコート 8の上面と、補助上面電極 6の上面との間 に大きな段差が生じることがありうる。この場合には、補助上面電極 6の上面に、段差 調節用の追加電極 (図 6の 2点鎖線参照)を形成すれば良い。
[0040] 次 、で、図 7に示すように、絶縁基板 2の各側面 2aに、側面電極 9を形成する(第 6 工程)。側面電極 9は、銀系導電ペーストを塗布した後、塗布したペーストを高温で焼 成することで形成することができる。各側面電極 9は、下面電極 3並びに上面電極 4 および 6に接続している。
[0041] 最後に、下面電極 3、補助上面電極 6 (又は追加電極 )及び側面電極 9の表面 に、金属メツキ層 10 (図 1参照)を形成する。これにより、図 1に示すチップ抵抗器 1が 得られる。金属メツキ層 10は、たとえばバレルメツキ処理にて形成することができる。
[0042] 図 8は、本発明の第 2実施例に基づくチップ抵抗器 11を示す。上述した第 1実施例 の場合と同様に、チップ抵抗器 11は、直方体形状の絶縁基板 12を含んでいる。絶 縁基板 12の上面(主面)には、一対の主上面電極 14と、これら電極に接続する抵抗 膜 15とが形成されている。図 10に示すように、 2つの主上面電極 14は、絶縁基板 12 の長手方向において相互に離間している。各主上面電極 14は、所定の幅寸法 W0 を有している。ここで、「幅寸法」とは、絶縁基板 12 (あるいはその上面)の長手方向 に対して垂直な水平方向(「幅方向」)において測定される寸法のことである。抵抗膜 15は、絶縁基板 12の上面に直接的に接する主要抵抗部 (実質的に抵抗体として機 能する部分)と、この主要抵抗部を介して相互に離間した 2つの端部を有している。 各端部は、対応する一の主上面電極 14の上面に重なる構成とされて 、る。
[0043] 各主上面電極 14の上面には、第 1補助上面電極 16が積層形成されている。各第 1 補助上面電極 16は、所定の幅寸法 W1 (図 13参照)を有している。図 9から理解され るように、第 1補助上面電極 16の幅寸法 W1は、主上面電極 14の幅寸法 WOよりも大 きく設定されている。図示した例では、幅寸法 W1は、絶縁基板 12の幅寸法と同一で ある。
[0044] 抵抗膜 15の上面には、当該抵抗膜を覆う保護コートが形成されている。この保護コ ートは 2層構造を有しており、アンダーコート 17およびオーバーコート 18からなる。ァ ンダーコート 17は、抵抗膜 15を直接的に覆っている。アンダーコート 17の端部 17a ( 以下「延長部 17a」と言う。)は、第 1補助上面電極 16の上面に接触しつつ、絶縁基 板 12の端面 12aまで延びている。図 9に示すように、延長部 17aの幅寸法 W2 (図 16 参照)は、主上面電極 14の幅寸法 WOと、第 1補助上面電極 16の幅寸法 W1との中 間の値に設定されている(すなわち、 W0<W2<W1の関係が成り立つ)。これにより 、各第 1補助上面電極 16における上面は、延長部 17aによって被覆されない 2つの 非被覆部 16a (図 16参照)を有して ヽる。
[0045] 図 8に示すように、オーバーコート 18は、アンダーコート 17の上面に形成されてい る。ただし、基板 12の長手方向に見た場合に、オーバーコート 18は、アンダーコート 17よりも短く形成されており、アンダーコート 17の左右の延長部 17aを覆わな 、構成 である。
[0046] アンダーコート 17の各延長部 17aの上面には、当該延長部 17aを被覆する第 2補 助上面電極(「追加電極」) 20が形成されている。第 2補助上面電極 20は、所定の幅 寸法 W3 (図 21参照)を有している。幅寸法 W3は、アンダーコート 17の延長部 17a における幅寸法 W2よりも大きく設定される (W2<W3) 0このため、各第 2補助上面 電極 20は、第 1補助上面電極 16の非被覆部 16aに対して直接重なった構成となる( 図 9参照)。また、図 8に示すように、各第 2補助上面電極 20は、その内側端部にお いて、オーバーコート 18の上面に部分的に重なる構成とされている。
[0047] 絶縁基板 12の両端面 12aの各々には、側面電極 19が形成されている。各側面電 極 19は、対応する一の第 2補助上面電極 20における上面に部分的に重なっている 。また、各側面電極 19は、絶縁基板 12における下面に部分的に重なるように形成さ れている。
[0048] 第 2補助上面電極 20及び側面電極 19の表面には、金属メツキ層 21が形成されて いる。金属メツキ層 21は、下地層及びこの下地層上に形成された半田付け層力もな る 2層構造を有している。下地層は、たとえば、ニッケルメツキ処理によって形成され る。半田付け層は、たとえば、錫又は半田を用いたメツキ処理により形成される。
[0049] 上述した構成によれば、側面電極 19及び金属メツキ層 21を、第 2補助上面電極 20 及び第 1補助上面電極 16を介して主上面電極 14に対して電気的に確実に導通する ことができる。また、オーバーコート 18の上面と第 2補助上面電極 20の上面との間の 段差を、第 1補助上面電極 16、アンダーコート 17の延長部 17a及び第 2補助上面電 極 20の積層によって、小さく又は無くすることができる。
[0050] さら〖こは、主上面電極 14は、第 1および第 2補助上面電極 16、 20と、これら補助上 面電極間におけるアンダーコート 17の延長部 17aとの三者によって被覆されている。 このため、第 2補助上面電極 20のうちオーバコート 18に重なる部分に、剥離又は割 れが発生しても、大気が主上面電極 14まで到達することを、第 1補助上面電極 16及 びアンダーコート 17の延長部 17aによって確実に阻止することができる。
[0051] 上記第 2実施例に基づくチップ抵抗器 11は、以下に述べる方法によって製造する ことができる。
[0052] 先ず、図 10に示すように、絶縁基板 12の上面に、左右一対の主上面電極 14 (幅 寸法 WO)を形成する(第 1工程)。主上面電極 14は、銀系導電性ペーストをスクリー ン印刷により塗布した後、この塗布したペーストを焼成することで形成することができ る。
[0053] 次いで、図 11及び図 12に示すように、絶縁基板 2の上面であって両主上面電極 1 4の間の部分に、抵抗膜 15を形成する(第 2工程)。抵抗膜 15における両端は、両主 上面電極 14に対して電気的に導通する構成とされる。抵抗膜 15は、抵抗材料べ一 ストのスクリーン印刷による塗布と、その後における焼成とで形成することができる。
[0054] 本発明においては、先に抵抗膜 15を形成し、その後に一対の主上面電極 14を形 成するようにしても良い。この場合には、各主上面電極 14が抵抗膜 15の上に部分的 に重なる構成となる。また、絶縁基板 2の下面に左右一対の下面電極を成形してもよ い。この場合は、下面電極を形成した後に上記第 1工程を行う。
[0055] 抵抗膜 15を形成した後は、当該抵抗膜 15のみを覆うガラスコート(図せず)を形成 する。その後、抵抗膜 15の抵抗値を所定の抵抗値に調節するためのトリミング処理を 行う。
[0056] 次いで、図 13〜図 15に示すように、各主上面電極 14の上面に、第 1補助上面電 極 16を形成する(第 3工程)。第 1補助上面電極 16は、導電性材料ペーストをスクリ ーン印刷により塗布した後、塗布したペーストを焼成することで形成することができる 。この場合、第 1補助上面電極 16における幅寸法 W1を、主上面電極 14における幅 寸法 WOよりも大きくする。その結果、基板 12の横切り方向に見た場合には(図 15参 照)、第 1補助上面電極 16が主上面電極 14を全体的に覆う構成となる。
[0057] 第 1補助上面電極 16は、銀を主成分とする導電性ペーストを用いて作成することが できる。あるいは、第 1補助上面電極 16は、 Pdを含む銀系導電性ペーストを用いて 形成してもよいし、たとえば-ケツル等の卑金属を主成分とし、且つ、銀を含有しない 導電性ペースト(以下、「卑金属系導電性ペースト」と言う。)にて形成してもよい。銀 系導電性ペースト又は Pdを含む銀系導電性ペーストを用いる場合には、第 1補助上 面電極 16の抵抗 (比抵抗)を低く抑えることができる。また、 Pdを含む銀系導電性べ 一スト又は卑金属系導電性ペーストを用いる場合には、第 1補助上面電極 16に腐食 が発生することを防止でき、延いては、銀系導電性ペーストからなる主上面電極 14の 耐腐食性を向上することができる。 [0058] 次いで、図 16〜図 18に示すように、抵抗膜 15の上面に、当該抵抗膜を覆うアンダ 一コート 17を形成する(第 4工程)。アンダーコート 17は、ガラスペーストのスクリーン 印刷による塗布と、その後における焼成とで形成することができる。アンダーコート 17 は、第 1補助上面電極 16を被覆して絶縁基板 12における左右両端面 12aにまで延 びる延長部 17aを一体的に含んで 、る。
[0059] 上述したように、アンダーコート 17の延長部 17aにおける幅寸法 W2は、主上面電 極 14における幅寸法 WOと、第 1補助上面電極 16における幅寸法 W1との中間の値 に設定される。これにより、第 1補助上面電極 16は、延長部 17aに被覆されていない 非被覆部 16aを有することとなる。
[0060] 次いで、図 19及び図 20に示すように、アンダーコート 17における上面のうち延長 部 17aを除く部分に、オーバーコート 18を形成する(第 5工程)。オーバーコート 18は 、ガラスペーストのスクリーン印刷による塗布と、塗布されたペーストの焼成とによって 形成することができる。あるいは、液状の合成樹脂をスクリーン印刷により塗布した後 、当該榭脂を硬化させることで形成することもできる。
[0061] 次いで、図 21〜図 23に示すように、アンダーコート 17における両延長部 17aの上 面に、この延長部 17aを被覆する第 2補助上面電極 20を形成する (第 6工程)。第 2 補助上面電極 20の幅寸法 W3は、アンダーコート 17の延長部 17aにおける幅寸法 W2よりも大きくなるように設定される。その結果、図 23に示すように、第 2補助上面電 極 20は、その左右両側における箇所において、第 1補助上面電極 16の非被覆部 16 aに対して重なる。また、図 22に示すように、第 2補助上面電極 20の一部が、オーバ 一コート 18の端部に重なる構成とされる。第 2補助上面電極 20は、第 1補助上面電 極 16と同様の導電性ペーストを用いて形成することができる。
[0062] 次いで、図 24に示すように、絶縁基板 12の各端面 12aに、側面電極 19を形成する
(第 7工程)。側面電極 19は、第 2補助上面電極 20における上面の一部と、前記絶 縁基板 12における下面の一部とに重なるように形成する。基板 12の下面に下面電 極を形成する場合には、側面電極 19は、この下面電極の一部に重なる構成とされる
[0063] 次いで、バレルメツキ処理を施すことにより、側面電極 19及び第 2補助上面電極 20 の表面に金属メツキ層 21 (図 8参照)を形成する(第 8工程)。これにより、第 2実施例 のチップ抵抗器 11が得られる。絶縁基板 12の下面に、下面電極を形成する場合に は、この下面電極の表面にも金属メツキ層 21を形成する。

Claims

請求の範囲
[1] 主面を有する絶縁基板と、
前記絶縁基板の前記主面に形成された主上面電極と、
主要抵抗部およびこの主要抵抗部に繋がる端部を有しており、前記主要抵抗部が 前記絶縁基板の前記主面上に形成されており、前記端部が前記主上面電極の上面 に重なる構成を有する抵抗膜と、
前記抵抗膜を覆う保護コートと、
前記主上面電極上に形成された補助上面電極と、を備える構成において、 前記補助上面電極は、前記抵抗膜における前記端部の上面に重なる内側端部を 含んでおり、前記保護コートは、前記補助上面電極における前記内側端部に重なる 構成とされている、チップ抵抗器。
[2] 前記主上面電極は、銀系導電ペーストにて形成されており、前記補助上面電極は 、 Pdを含む銀系導電ペーストにて形成されている、請求項 1に記載のチップ抵抗器。
[3] 前記絶縁基板の前記主面に垂直な端面に形成され、かつ、前記主上面電極に接 続する側面電極をさらに備える請求項 1に記載のチップ抵抗器。
[4] 絶縁基板の上面に主上面電極を形成し、
前記主上面電極の上面に直接的に重なる端部を有する抵抗膜を、前記絶縁基板 の前記上面に形成し、
前記抵抗膜における前記端部の上面に直接的に重なる内側端部を有する補助上 面電極を、前記主上面電極上に形成し、
前記補助上面電極の前記内側端部に重なる端部を有する保護コートを、前記抵抗 膜上に形成し、
前記補助上面電極に電気的に接続する側面電極を、前記絶縁基板の端面に形成 する、各工程を備えている、チップ抵抗器の製造方法。
[5] 前記主上面電極、前記抵抗膜および前記補助上面電極の形成は、塗布された材 料ペーストを焼成することにより行われる、請求項 4に記載の製造方法。
[6] 前記主上面電極、前記抵抗膜および前記補助上面電極を形成するための焼成が 同時に行われる、請求項 5に記載の製造方法。
[7] 主面、並びに、この主面の長手方向に離間した 2つの端面を含む絶縁基板と、 前記絶縁基板の前記主面に形成された主上面電極と、
主要抵抗部および端部を有するとともに、前記主要抵抗部が前記絶縁基板の前記 主面に接しており、前記端部が前記主上面電極の上面に重なっている抵抗膜と、 前記主上面電極上に形成され、かつ、前記長手方向に垂直な幅方向において前 記主上面電極よりも長く形成された補助上面電極と、
前記抵抗膜覆う主要部、および、この主要部に繋がる延長部を有しており、前記延 長部が、前記補助上面電極上を延びるとともに、前記幅方向において、前記補助上 面電極よりも短く且つ前記主上面電極よりも長く形成されているアンダーコートと、 前記アンダーコートの前記主要部上に形成されたオーバーコートと、
前記アンダーコートの前記延長部の上面に形成される追加電極であって、前記幅 方向において、当該延長部よりも長く形成されることにより、前記補助上面電極に部 分的に接し、さらに、その一部が前記オーバーコートの端部上面に重なるように形成 された追加電極と、を備える、チップ抵抗器。
[8] 前記絶縁基板の一の端面に形成されるとともに、前記追加電極の上面に部分的に 重なるように構成された側面電極をさらに備える、請求項 7に記載のチップ抵抗器。
[9] 前記追加電極及び前記側面電極上に形成された金属メツキ層をさらに備える、請 求項 8に記載のチップ抵抗器。
[10] 前記追加電極は、 Pdを含む銀系導電性ペーストにて形成されている、請求項 7に 記載のチップ抵抗器。
[11] 前記追加電極は、卑金属系導電性ペーストにて形成されている、請求項 7に記載 のチップ抵抗器。
[12] 絶縁基板の上面に、主上面電極およびこの主上面電極の上面に部分的に重なる 抵抗膜を形成し、
前記主上面電極の前記上面に、前記主上面電極よりも幅が大きな補助上面電極を 形成し、
主要部およびこの主要部につながる延長部を有するアンダーコートであって、前記 主要部が前記抵抗膜を覆 ヽ、前記延長部が前記補助上面電極の上面に重なる構 成であり、前記上面電極よりも大きぐ前記補助上面電極よりも小さな幅を有するアン ダーコートを形成し、
前記アンダーコートの前記主要部の上面にオーバーコートを形成し、
前記アンダーコートの前記延長部の上面に、この延長部よりも大きな幅を有し、か つ、前記オーバーコートの上面に部分的に重なる追加電極を形成する、各工程を備 える、チップ抵抗器の製造方法。
前記絶縁基板の端面に、側面電極を、当該側面電極の一部が前記追加電極にお ける上面の一部に重なるように形成する工程と、前記追加電極及び前記側面電極の 表面に金属メツキ層を形成する工程と、をさらに備える、請求項 12に記載の製造方 法。
PCT/JP2006/303666 2005-03-02 2006-02-28 チップ抵抗器とその製造方法 WO2006093107A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US11/883,856 US7786842B2 (en) 2005-03-02 2006-02-28 Chip resistor and manufacturing method thereof
CN2006800067471A CN101133466B (zh) 2005-03-02 2006-02-28 芯片电阻器及其制造方法
EP06714803A EP1855294A1 (en) 2005-03-02 2006-02-28 Chip resistor and manufacturing method thereof
KR1020077020061A KR100908345B1 (ko) 2005-03-02 2006-02-28 칩 저항기와 그 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005057692A JP2006245218A (ja) 2005-03-02 2005-03-02 チップ抵抗器とその製造方法
JP2005-057692 2005-03-02
JP2005-192423 2005-06-30
JP2005192423A JP4198133B2 (ja) 2005-06-30 2005-06-30 チップ抵抗器とその製造方法

Publications (1)

Publication Number Publication Date
WO2006093107A1 true WO2006093107A1 (ja) 2006-09-08

Family

ID=36941136

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303666 WO2006093107A1 (ja) 2005-03-02 2006-02-28 チップ抵抗器とその製造方法

Country Status (5)

Country Link
US (1) US7786842B2 (ja)
EP (1) EP1855294A1 (ja)
KR (1) KR100908345B1 (ja)
TW (1) TW200707475A (ja)
WO (1) WO2006093107A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078293A (ja) * 2006-09-20 2008-04-03 Matsushita Electric Ind Co Ltd チップ部品およびその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5225598B2 (ja) * 2007-03-19 2013-07-03 コーア株式会社 電子部品およびその製造法
JP2010161135A (ja) * 2009-01-07 2010-07-22 Rohm Co Ltd チップ抵抗器およびその製造方法
CN103392212B (zh) 2011-02-24 2016-10-05 松下知识产权经营株式会社 片式电阻器及其制造方法
KR102054966B1 (ko) * 2012-11-15 2019-12-12 삼성전기주식회사 인쇄회로기판 제조 방법
US10134510B2 (en) * 2014-04-24 2018-11-20 Panasonic Intellectual Property Management Co., Ltd. Chip resistor and method for manufacturing same
US9336931B2 (en) 2014-06-06 2016-05-10 Yageo Corporation Chip resistor
DE112015004416T5 (de) * 2014-09-25 2017-07-13 Koa Corporation Chip-Widerstand und Herstellungsverfahren für Chip-Widerstand
US10312317B2 (en) 2017-04-27 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Chip resistor and chip resistor assembly
JP7086985B2 (ja) * 2017-11-02 2022-06-20 ローム株式会社 チップ抵抗器
TWI707366B (zh) * 2020-03-25 2020-10-11 光頡科技股份有限公司 電阻元件
KR20220121379A (ko) * 2021-02-25 2022-09-01 삼성전기주식회사 칩 저항 부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316002A (ja) * 1995-05-15 1996-11-29 Rohm Co Ltd 電子部品及び複合電子部品
JPH09205003A (ja) * 1996-01-23 1997-08-05 Taiyoushiya Denki Kk チップ抵抗器及びその製造方法
JPH10275706A (ja) * 1998-05-06 1998-10-13 Matsushita Electric Ind Co Ltd 角形チップ抵抗器
JP2000138102A (ja) * 1998-11-04 2000-05-16 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2000173802A (ja) * 1998-12-01 2000-06-23 Rohm Co Ltd チップ型抵抗器の構造
WO2003046934A1 (fr) * 2001-11-28 2003-06-05 Rohm Co.,Ltd. Pave resisitf et procede de fabrication correspondant

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379017A (en) * 1993-10-25 1995-01-03 Rohm Co., Ltd. Square chip resistor
JP3177429B2 (ja) 1996-01-29 2001-06-18 ローム株式会社 チップ型抵抗器の構造
JPH09246001A (ja) * 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 抵抗組成物およびこれを用いた抵抗器
EP1018750A4 (en) * 1997-07-03 2008-02-27 Matsushita Electric Ind Co Ltd RESISTANCE AND ITS MANUFACTURING PROCESS
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
JPH11204301A (ja) * 1998-01-20 1999-07-30 Matsushita Electric Ind Co Ltd 抵抗器
JP2002025802A (ja) * 2000-07-10 2002-01-25 Rohm Co Ltd チップ抵抗器
JP2002184602A (ja) 2000-12-13 2002-06-28 Matsushita Electric Ind Co Ltd 角形チップ抵抗器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316002A (ja) * 1995-05-15 1996-11-29 Rohm Co Ltd 電子部品及び複合電子部品
JPH09205003A (ja) * 1996-01-23 1997-08-05 Taiyoushiya Denki Kk チップ抵抗器及びその製造方法
JPH10275706A (ja) * 1998-05-06 1998-10-13 Matsushita Electric Ind Co Ltd 角形チップ抵抗器
JP2000138102A (ja) * 1998-11-04 2000-05-16 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2000173802A (ja) * 1998-12-01 2000-06-23 Rohm Co Ltd チップ型抵抗器の構造
WO2003046934A1 (fr) * 2001-11-28 2003-06-05 Rohm Co.,Ltd. Pave resisitf et procede de fabrication correspondant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078293A (ja) * 2006-09-20 2008-04-03 Matsushita Electric Ind Co Ltd チップ部品およびその製造方法

Also Published As

Publication number Publication date
TW200707475A (en) 2007-02-16
EP1855294A1 (en) 2007-11-14
US7786842B2 (en) 2010-08-31
KR20070101371A (ko) 2007-10-16
TWI300942B (ja) 2008-09-11
KR100908345B1 (ko) 2009-07-20
US20080129443A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
WO2006093107A1 (ja) チップ抵抗器とその製造方法
US7098768B2 (en) Chip resistor and method for making the same
JP3852649B2 (ja) チップ抵抗器の製造方法
US6982624B2 (en) Chip resistor
WO2007034759A1 (ja) チップ抵抗器
WO2019087725A1 (ja) チップ抵抗器
US6856234B2 (en) Chip resistor
US6861941B2 (en) Chip resistor
WO2014109224A1 (ja) チップ抵抗器
JP2006245218A (ja) チップ抵抗器とその製造方法
JP3845030B2 (ja) チップ抵抗器の製造方法
JP3665591B2 (ja) チップ抵抗器
JP2005191206A (ja) 抵抗器およびその製造方法
JP4198133B2 (ja) チップ抵抗器とその製造方法
US20220165459A1 (en) Chip resistor
JPH01109702A (ja) チップ抵抗器とその製造方法
JP3652568B2 (ja) チップ部品及びチップ部品の製造方法
WO2022180979A1 (ja) チップ抵抗器
JPH08236325A (ja) チップ抵抗器の製造方法
US12125616B2 (en) Chip resistor
JP4761792B2 (ja) 低抵抗のチップ抵抗器とその製造方法
JP2003174209A (ja) 積層型圧電アクチュエータ素子
JPH11273901A (ja) チップ型抵抗器の構造
JP2023157576A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JPH09120904A (ja) チップ抵抗器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680006747.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11883856

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020077020061

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006714803

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006714803

Country of ref document: EP