JP4761792B2 - 低抵抗のチップ抵抗器とその製造方法 - Google Patents

低抵抗のチップ抵抗器とその製造方法 Download PDF

Info

Publication number
JP4761792B2
JP4761792B2 JP2005057693A JP2005057693A JP4761792B2 JP 4761792 B2 JP4761792 B2 JP 4761792B2 JP 2005057693 A JP2005057693 A JP 2005057693A JP 2005057693 A JP2005057693 A JP 2005057693A JP 4761792 B2 JP4761792 B2 JP 4761792B2
Authority
JP
Japan
Prior art keywords
resistor
film
unit resistor
resistance
electrode films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005057693A
Other languages
English (en)
Other versions
JP2006245219A (ja
Inventor
虎之 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005057693A priority Critical patent/JP4761792B2/ja
Publication of JP2006245219A publication Critical patent/JP2006245219A/ja
Application granted granted Critical
Publication of JP4761792B2 publication Critical patent/JP4761792B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は,チップ型にした絶縁基板に,抵抗膜と,その両端に対する端子電極とを形成して成るチップ抵抗器のうち,低い抵抗値に呈するように構成したチップ抵抗器と,その製造方法とに関するものである。
従来,このように,絶縁基板に,抵抗膜と,その両端に対する端子電極とを形成して成るチップ抵抗器は,比較的高い抵抗値を有するが,その抵抗値を,低い値にすることが要求される場合がある。
そこで,先行技術としての特許文献1は,前記絶縁基板の上面に,抵抗膜とその左右両端に接続した電極膜とから成る単位抵抗体の複数層を,その間にガラスによる絶縁層を挟んで積層し,この複数層の各単位抵抗体を,前記絶縁基板の上面における左右両側に設けた一対の端子電極の間に並列状に接続することにより,低い抵抗値を呈するように構成することを提案している。
特開平11−16703号公報
しかし,前記先行技術のチップ抵抗器は,複数層の各単位抵抗体の間に,ガラスによる絶縁層を挟んだ構成であることにより,前記絶縁基板の上面から突出高さが前記各絶縁層の分だけ高くなるから,チップ抵抗器の大型化及び重量のアップを招来するという問題がある。
しかも,前記各単位抵抗体における両電極膜は,上層の単位抵抗体と下層の単位抵抗体の間において,その間に位置する絶縁層にて分離されていることで,その比抵抗が比較的高く,この両電極膜における比較的高い比抵抗が,チップ抵抗器における低抵抗化の妨げになるから,低抵抗を達成するには,前記比抵抗が高い分だけ,抵抗膜の積層層の数を多くしなければならなず,大型化と重量のアップを招来するという問題もあった。
本発明は,これらの問題を解消した低抵抗のチップ抵抗器と,その製造方法とを提供することを技術的課題とするものである。
この技術的課題を達成するため本発明のチップ抵抗器は,請求項1に記載したように,「チップ型にした絶縁基板の上面に,スクリーン印刷による抵抗膜とその左右両端に接続したスクリーン印刷による電極膜とから成る単位抵抗体の複数層を,当該各単位抵抗体のうち上層に位置する単位抵抗体における抵抗膜及び両電極膜を下層に位置する単位抵抗体における抵抗膜及び両電極膜に対して,その間に絶縁層を挟むことなく直接に重ねるようにして積層する一方,前記絶縁基板の左右両端面に,端子電極膜を,前記各単位抵抗体における電極膜に電気的に接続するように形成した。」
ことを特徴としている。
また,本発明の製造方法は,
「チップ型にした絶縁基板の上面に,抵抗膜とその左右両端に接続する電極膜とから成る下層の単位抵抗体を,その両電極膜のスクリーン印刷による形成とその後におけるスクリーン印刷による抵抗膜の形成とによって形成する工程,
次いで,前記下層の単位抵抗体の上面に,抵抗膜とその左右両端に接続する電極膜とから成る上層の単位抵抗体を,その両電極膜を前記下層の単位抵抗体における両電極膜に対して,その間に絶縁層を挟むことなく直接に重ねてスクリーン印刷にて形成し,その後において抵抗膜を前記下層の単位抵抗体における抵抗体に対して,その間に絶縁層を挟むことなく直接に重ねてスクリーン印刷にて形成することとによって形成する工程,
前記絶縁基板における左右両端面に,端子電極膜を,前記各単位抵抗体における電極膜に電気的に接続するように形成する工程,
を備えている。」
ことを特徴としている。
複数層の各単位抵抗体におけるスクリーン印刷による抵抗膜は,その間に,絶縁層を挟むことなく,直接に重なるように積層されていることにより,絶縁基板における上面からの高さを寸法を低くすることができるから,大型化及び重量のアップを招来することなく低抵抗に構成することができる。
しかも,前記複数層の各単位抵抗体におけるスクリーン印刷による両電極膜は,その間に,絶縁層を挟むことなく,直接に重なるように積層されて一体化していることにより,絶縁基板の端面における端子電極膜から前記電極膜を経て複数層の抵抗膜に至る電流経路における比抵抗を,前記した先行技術のように,各抵抗膜に対する両電極膜を複数層について一体化しない場合よりも大幅に低くすることができるから,チップ抵抗器における抵抵抗化を,抵抗膜の積層層の数を多くすることなく,従って,大型化及び重量のアップを招来することなく確実に達成できる。
また,本発明による製造方法によると,各単位抵抗体の各々について,その両電極膜を先にスクリーン印刷にて形成し,次いで,その間に抵抗膜をスクリーン印刷にて形成することにより,前記抵抗膜及び両電極膜を,スクリーン印刷にて形成するときにおける段差が,当該抵抗膜を先に形成して次いで両電極膜を形成する場合よりも低くなるから,前記抵抗膜及び両電極膜のスクリーン印刷によって形成することが容易にできる。
特に,この製造方法においては,請求項3に記載したように,前記各単位抵抗体の抵抗膜における長さ寸法を,上層の単位抵抗体に行くにつれて次第に小さくすることにより,前記抵抗膜と両電極膜との重合接続部が,下層の単位抵抗体と上層の単位抵抗体との間において互いに重なることがなくなるから,前記抵抗膜及び両電極膜のスクリーン印刷による形成が更に容易になって,製造コストの低減を図ることができる。
また,請求項4に記載したように,前記各単位抵抗体の抵抗膜における幅寸法を,上層の単位抵抗体に行くにつれて次第に狭くすることによっても,前記各層における抵抗膜のスクリーン印刷による形成が容易にできる。
以下,本発明の実施の形態を図面について説明する。
図1及び図2は,本発明の実施の形態によるチップ抵抗器1を示す。
このチップ抵抗器1は,以下に述べるように構成されている。
すなわち,チップ型にしたセラミック等の絶縁基板2の下面には,左右一対の下面電極膜3を形成している。
前記絶縁基板2の上面には,スクリーン印刷による抵抗膜4aとその左右両端に重ね接続したスクリーン印刷による電極膜4bとから成る下層の単位抵抗体4を形成している。
この下層の単位抵抗体5の上面には,同じくスクリーン印刷による抵抗膜5aとその左右両端に重ね接続したスクリーン印刷による電極膜5bとから成る中層の単位抵抗体5を,当該中層の単位抵抗体5における抵抗膜5a及び両電極膜5bを前記下層の単位抵抗体4における抵抗膜4a及び両電極膜4bに対して,その間に絶縁層を挟むことなく直接に重ねるようにして積層状に形成している。
この中層の単位抵抗体5の上面には,同じくスクリーン印刷による抵抗膜6aとその左右両端に重ね接続したスクリーン印刷による電極膜6bとから成る上層の単位抵抗体6を,当該上層の単位抵抗体6における抵抗膜6a及び両電極膜6bを前記中層の単位抵抗体5における抵抗膜5a及び両電極膜5bに対して,その間に絶縁層を挟むことなく直接重ねるようにして積層状に形成している。
この上層の単位抵抗体6の上面には,当該上層の単位抵抗体6における抵抗膜6a及び前記中層の単位抵抗体5における抵抗膜5a並びに前記下層の単位抵抗体4における抵抗膜4aの全体を覆うガラス等によるカバーコート7を形成している。
一方,前記絶縁基板2における左右両端面2aには,端子電極膜8を,当該端子電極膜8が前記下面電極膜3及び前記各層の単位抵抗体4,5,6における電極膜4b,5b,6bに対して電気的に接続するように形成されており,更に,この両端子電極膜8,前記下面電極膜3及び上層の単位抵抗体6における両電極膜6bの表面には,例えば,下地としてのニッケルメッキ層と錫又は半田等の半田付け用のメッキ層とから成る金属メッキ層9を形成している。
この構成において,前記下層の単位抵抗体4における抵抗膜4a,前記中層の単位抵抗体5における抵抗膜5a及び前記上層の単位抵抗体6における抵抗膜6aは,その間に,絶縁層を挟むことなく,直接に重なるように積層されていることにより,絶縁基板2における上面からの高さ寸法を,前記した先行技術の場合よりも大幅に低くすることができる。
しかも,前記下層の単位抵抗体4における両電極膜4b,前記中層の単位抵抗体5における両電極膜5b及び前記上層の単位抵抗体6における両電極膜6bも,その間に,絶縁層を挟むことなく,直接に重なるように積層されて一体化していることにより,絶縁基板2の端面における側面電極膜8から前記各電極膜4b,5b,6bを経て複数層の抵抗膜4a,5a,6aに至る電流経路における比抵抗を,前記した先行技術のように,各抵抗膜に対する両電極膜を複数層について一体化しない場合よりも大幅に低くすることができる。
前記構成によるチップ抵抗器1は,以下に述べる方法によって製造される。
先ず,第1の工程において,図3に示すように,絶縁基板2の下面に,左右一対の下面電極膜3を,その材料ペーストのスクリーン印刷と,その後における焼成とで形成する一方,前記絶縁基板2の上面に,先に,左右一対の下面電極膜4bを,その材料ペーストのスクリーン印刷とその後における焼成とで形成したのち,その間に抵抗膜4aを,その材料ペーストのスクリーン印刷とその後における焼成とで,当該抵抗膜4aの両端が前記両電極膜4bに一部に重なり接続するように形成することにより,前記抵抗膜4aとその両端に接続の両電極膜4bとで構成される下層の単位抵抗体4を形成する。
次いで,第2の工程において,図4に示すように,前記下層の単位抵抗体4の上面に,同じく抵抗膜5aとその両端に接続の両電極膜5bとで構成される中層の単位抵抗体5を,積層して形成する。
この中層の単位抵抗体5の形成は,先ず,その両電極膜5bを,前記下層の単位抵抗体4における両電極膜4bの上面に重ねて,材料ペーストのスクリーン印刷とその後における焼成とで形成したのち,その抵抗膜5aを,前記下層の単位抵抗体4における抵抗膜4aの上面に重ねて,材料ペーストのスクリーン印刷とその後における焼成とで形成する。
次いで,第3の工程において,図5に示すように,前記中層の単位抵抗体5の上面に,同じく抵抗膜6aとその両端に接続の両電極膜6bとで構成される上層の単位抵抗体6を,積層して形成する。
この上層の単位抵抗体6の形成は,先ず,その両電極膜6bを,前記中層の単位抵抗体5における両電極膜5bの上面に重ねて,材料ペーストのスクリーン印刷とその後における焼成とで形成したのち,その抵抗膜6aを,前記中層の単位抵抗体5における抵抗膜5aの上面に重ねて,材料ペーストのスクリーン印刷とその後における焼成とで形成する。
次いで,第4の工程において,図6に示すように,前記上層の単位抵抗体6の上面に,当該前記各層の単位抵抗体4,5,6における抵抗膜4a,5a,6aを覆うカバーコート7を,そのガラス等の材料ペーストのスクリーン印刷とその後における焼成とで形成する。
この場合において,前記カバーコート7を形成したことによって,上層の単位抵抗体6における両電極膜6bの上面との間にできる段差を無くするか,或いは,小さくするには,前記上層の単位抵抗体6における両電極膜6bの上面に,図6に二点鎖線で示すように,補助電極膜6b′を形成する。
次いで,第5の工程において,図7に示すように,前記絶縁基板2の左右両端面2aに,端子電極膜8を,その材料ペーストの塗布とその後における焼成とで形成する。
そして,第6の工程において,前記下面電極膜3,前記端子電極膜8及び前記上層の単位抵抗体6における両電極膜6b(または,この両電極膜6bに代えて前記端子電極膜8)の表面に,金属メッキ層9を,バレルメッキ処理等にて形成する。
これにより,前記図1及び図2に示す構造のチップ抵抗器1を製造することができる。
この製造に際しては,前記各工程図に示すように,前記中層の単位抵抗体5における抵抗膜5aの長さ寸法L2を,前記下層の単位抵抗体4における抵抗膜4aの長さ寸法L1よりも短く,前記上層の単位抵抗体6における抵抗膜6aの長さ寸法L3を,前記中層の単位抵抗体5における抵抗膜5aの長さ寸法L2よりも短くするというように,前記各単位抵抗体4,5,6の抵抗膜4a,5a,6aにおける長さ寸法を,上層の単位抵抗体に行くにつれて次第に小さくすることにより,前記抵抗膜と両電極膜との重合接続部が,下層の単位抵抗体と上層の単位抵抗体との間において互いに重なることがなくなるから,前記抵抗膜及び両電極膜のスクリーン印刷による形成が容易にできる。
また,図2に示すように,前記中層の単位抵抗体5における抵抗膜5aの幅寸法W2を,前記下層の単位抵抗体4における抵抗膜4aの幅寸法W1よりも狭く,前記上層の単位抵抗体6における抵抗膜6aの幅寸法W3を,前記中層の単位抵抗体5における抵抗膜5aの幅寸法W2よりも狭くするというように,前記各単位抵抗体4,5,6の抵抗膜4a,5a,6aにおける幅寸法を,上層の単位抵抗体に行くにつれて次第に狭くすることにより,前記各層における抵抗膜のスクリーン印刷による形成が容易にできる。
本発明の実施の形態によるチップ抵抗器の縦断正面図である。 図2のII−II視断面図である。 第1の製造工程を示す図である。 第2の製造工程を示す図である。 第3の製造工程を示す図である。 第4の製造工程を示す図である。 第5の製造工程を示す図である。
符号の説明
1 チップ抵抗器
2 絶縁基板
2a 絶縁基板の端面
3 下面電極膜
4 下層の単位抵抗体
4a 抵抗膜
4b 電極膜
5 中層の単位抵抗体
5a 抵抗膜
5b 電極膜
6 上層の単位抵抗体
6a 抵抗膜
6b 電極膜 7 カバーコート
8 端子電極膜
9 金属メッキ層

Claims (4)

  1. チップ型にした絶縁基板の上面に,スクリーン印刷による抵抗膜とその左右両端に接続したスクリーン印刷による電極膜とから成る単位抵抗体の複数層を,当該各単位抵抗体のうち上層に位置する単位抵抗体における抵抗膜及び両電極膜を下層に位置する単位抵抗体における抵抗膜及び両電極膜に対して,その間に絶縁層を挟むことなく直接に重ねるようにして積層する一方,前記絶縁基板の左右両端面に,端子電極膜を,前記各単位抵抗体における電極膜に電気的に接続するように形成したことを特徴とする低抵抗のチップ抵抗器。
  2. チップ型にした絶縁基板の上面に,抵抗膜とその左右両端に接続する電極膜とから成る下層の単位抵抗体を,その両電極膜のスクリーン印刷による形成とその後におけるスクリーン印刷による抵抗膜の形成とによって形成する工程,
    次いで,前記下層の単位抵抗体の上面に,抵抗膜とその左右両端に接続するスクリーン印刷による電極膜とから成る上層の単位抵抗体を,その両電極膜を前記下層の単位抵抗体における両電極膜に対して,その間に絶縁層を挟むことなく直接に重ねてスクリーン印刷にて形成し,その後において抵抗膜を前記下層の単位抵抗体における抵抗体に対して,その間に絶縁層を挟むことなく直接に重ねてスクリーン印刷にて形成することとによって形成する工程,
    前記絶縁基板における左右両端面に,端子電極膜を,前記各単位抵抗体における電極膜に電気的に接続するように形成する工程,
    を備えていることを特徴とする低抵抗のチップ抵抗器の製造方法。
  3. 前記請求項2の記載において,前記各単位抵抗体の抵抗膜における長さ寸法を,上層の単位抵抗体に行くにつれて次第に小さくすることを特徴とする低抵抗のチップ抵抗器の製造方法。
  4. 前記請求項2又は3の記載において,前記各単位抵抗体の抵抗膜における幅寸法を,上層の単位抵抗体に行くにつれて次第に狭くすることを特徴とする低抵抗のチップ抵抗器の製造方法。
JP2005057693A 2005-03-02 2005-03-02 低抵抗のチップ抵抗器とその製造方法 Active JP4761792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005057693A JP4761792B2 (ja) 2005-03-02 2005-03-02 低抵抗のチップ抵抗器とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005057693A JP4761792B2 (ja) 2005-03-02 2005-03-02 低抵抗のチップ抵抗器とその製造方法

Publications (2)

Publication Number Publication Date
JP2006245219A JP2006245219A (ja) 2006-09-14
JP4761792B2 true JP4761792B2 (ja) 2011-08-31

Family

ID=37051334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005057693A Active JP4761792B2 (ja) 2005-03-02 2005-03-02 低抵抗のチップ抵抗器とその製造方法

Country Status (1)

Country Link
JP (1) JP4761792B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030101A (ja) * 1983-07-29 1985-02-15 アルプス電気株式会社 可変抵抗器
EP1011111A1 (en) * 1988-02-26 2000-06-21 Gould Electronics Inc. Resistive metal layers and method for making same
JPH06204001A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd 積層形チップ固定抵抗器
JP3284694B2 (ja) * 1993-09-20 2002-05-20 富士通株式会社 多層抵抗モジュール
JPH1116703A (ja) * 1997-06-20 1999-01-22 Shoei Chem Ind Co 超低抵抗抵抗器

Also Published As

Publication number Publication date
JP2006245219A (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
US7495884B2 (en) Multilayer capacitor
JP4059181B2 (ja) 多端子型積層セラミック電子部品の製造方法
US20070211404A1 (en) Laminated ceramic electronic component
JP6554833B2 (ja) 複合電子部品および抵抗素子
JP2019134066A (ja) 電子部品
TWI300942B (ja)
WO2007034759A1 (ja) チップ抵抗器
KR20070036681A (ko) 적층형 필터
JP5503034B2 (ja) チップ抵抗器
JP2018157029A (ja) 電子部品
US9984822B2 (en) Electronic component
JP2007096206A (ja) 積層コンデンサ
EP1679723A1 (en) Multilayer resistive element
JP5786751B2 (ja) 積層電子部品
WO2016158240A1 (ja) チップ抵抗器
JP4761792B2 (ja) 低抵抗のチップ抵抗器とその製造方法
JPH02184008A (ja) ヒューズ付積層コンデンサ
CN113597649B (zh) 片式电阻器
JP2000106322A (ja) 積層セラミックコンデンサ
JP4198133B2 (ja) チップ抵抗器とその製造方法
JP4461641B2 (ja) 積層型チップサーミスタ及びその製造方法
JP2002343640A (ja) 積層セラミック型電子部品
WO2022190879A1 (ja) チップ部品の実装構造
JPH031514A (ja) ヒューズ付積層セラミックコンデンサ
JP6695415B2 (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4761792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250