CN101133466B - 芯片电阻器及其制造方法 - Google Patents

Abstract

本发明提供一种芯片电阻器。芯片电阻器(1)包括绝缘基板(2)、和在该绝缘基板(2)的主面上形成的主上面电极(4)。在绝缘基板(2)的主面上，形成有包括与主上面电极(4)的上面重叠的端部(5a)的电阻膜(5)。该电阻膜(5)由保护涂层(7、8)覆盖。在主上面电极(4)的上面上，形成有辅助上面电极(6)。辅助上面电极(6)包括与电阻膜(5)的端部(5a)的上面重叠的内侧端部(6a)。保护涂层(7、8)与辅助上面电极(6)的内侧端部(6a)重叠。

Description

芯片电阻器及其制造方法

技术领域

本发明涉及芯片电阻器(chip resistor)及其制造方法。具体地说，本发明的芯片电阻器包括芯片型的绝缘基板、和在该基板上形成的至少一个电阻膜。在上述电阻膜的两端分别连接有外部连接端子。另外，上述电阻膜由保护涂层覆盖。

背景技术

以往，该种芯片电阻器为保护涂层的上面不平坦、其中央部高高地突出的形态。因此，在利用真空吸附式的夹套(collet)使该芯片电阻器移动时，会发生夹套没有牢固地吸附在保护涂层上、或者保护涂层发生破裂等不良状况。

除此之外，还存在以下的不良状况。在以往的芯片电阻器中，各外部连接端子包括在上述绝缘基板的上面上延长的部分(以下称为“上面电极”)，该上面电极与上述电阻膜接触。上述上面电极由以银为主成分的导电膏形成，并且，为了使上述电阻膜容易形成，将其厚度设定得较薄。但是，根据这样的结构，上述上面电极会被大气腐蚀，在严重的情况下，该上面电极可能会发生断路。这是因为，作为上面电极的主要构成成分的银与大气中的硫气体(硫化氢等)发生反应生成硫化银。

应付上述不良状况的技术，例如，在下述的专利文献1和2中已提出。根据这些文献，在与上述电阻膜连接的各上面电极(以下称为“主上面电极”)上，形成有相对较厚的辅助上面电极。由此，能够使基板上面的中央部与两端部的台阶差消除或者减小。另外，通过利用辅助上面电极覆盖主上面电极，可期待减少主上面电极的腐蚀。

专利文献1：特开平8-236302号公报

专利文献2：特开2002-184602号公报

但是，已判明：即使应用上述的以往的结构，也难以良好地防止主上面电极的腐蚀。即，根据专利文献1的记载，辅助上面电极由银系导电膏形成，但在该情况下，在辅助上面电极与保护涂层的边界部分，可能会发生由大气中的硫成分等引起的腐蚀。该腐蚀会进行至位于下层的主上面电极。

另外，根据专利文献2的记载，辅助上面电极由镍系导电膏形成。在该情况下，在辅助上面电极与保护涂层的边界部分，可能会产生破裂等的损伤。大气中的硫成分会通过该损伤而到达主上面电极，从而腐蚀主上面电极。

发明内容

本发明鉴于上述情况而做出，其目的是提供能够消除或者减少上述现行问题的技术。

本发明的第一方面提供一种芯片电阻器，其包括：具有主面的绝缘基板；在上述绝缘基板的上述主面上形成的主上面电极；具有以下结构的电阻膜：包括主要电阻部和与该主要电阻部连接的端部，上述主要电阻部形成于上述绝缘基板的上述主面上，上述端部与上述主上面电极的上面重叠；覆盖上述电阻膜的保护涂层；和在上述主上面电极上形成的辅助上面电极。上述辅助上面电极包括与上述电阻膜的上述端部的上面重叠的内侧端部。上述保护涂层与上述辅助上面电极的上述内侧端部重叠。

优选：上述主上面电极由银系导电膏形成，上述辅助上面电极由含有Pd的银系导电膏形成。

优选本发明的芯片电阻器还包括在上述绝缘基板的与上述主面垂直的端面上形成、并且与上述主上面电极连接的侧面电极。

根据本发明的第二方面，提供用于制造上述芯片电阻器的方法。该制造方法具有：在绝缘基板的上面上形成主上面电极的工序；在上述绝缘基板的上述上面上形成具有与上述主上面电极的上面直接重叠的端部的电阻膜的工序；在上述主上面电极上形成具有与上述电阻膜的上述端部的上面直接重叠的内侧端部的辅助上面电极的工序；在上述电阻膜上形成具有与上述辅助上面电极的上述内侧端部重叠的端部的保护涂层的工序；和在上述绝缘基板的端面上形成与上述辅助上面电极电连接的侧面电极的工序。

优选上述主上面电极、上述电阻膜和上述辅助上面电极的形成通过对已涂敷的材料膏进行烧制而进行。此时，用于形成上述主上面电极、上述电阻膜和上述辅助上面电极的烧制可以同时进行。

本发明的第三方面提供一种芯片电阻器，其包括：包括主面以及在该主面的长边方向上分离的2个端面的绝缘基板；在上述绝缘基板的上述主面上形成的主上面电极；具有主要电阻部和端部，并且，上述主要电阻部与上述绝缘基板的上述主面接触，上述端部与上述主上面电极的上面重叠的电阻膜；在上述主上面电极上形成、并且在与上述长边方向垂直的宽度方向上形成得比上述主上面电极长的辅助上面电极；具有覆盖上述电阻膜的主要部和与该主要部连接的延长部，上述延长部在上述辅助上面电极上延长且在上述宽度方向上形成得比上述辅助上面电极短但比上述主上面电极长的底涂层；在上述底涂层的上述主要部上形成的外涂层；和在上述底涂层的上述延长部的上面上形成，通过在上述宽度方向上形成得比该延长部长，以与上述辅助上面电极部分地接触、并且其一部分与上述外涂层的端部上面重叠的方式形成的追加电极。

优选上述芯片电阻器还包括在上述绝缘基板的一个端面上形成、并且以与上述追加电极的上面部分地重叠的方式构成的侧面电极。另外，优选上述芯片电阻器还包括在上述追加电极和上述侧面电极上形成的金属镀层。

优选上述追加电极由含有Pd的银系导电性膏形成、或者由贱金属系导电性膏形成。

根据本发明的第四方面，提供一种芯片电阻器的制造方法。该制造方法具有：在绝缘基板的上面上形成主上面电极和与该主上面电极的上面部分地重叠的电阻膜的工序；在上述主上面电极的上述上面上形成宽度比上述主上面电极大的辅助上面电极的工序；形成底涂层的工序，该底涂层具有主要部和与该主要部连接的延长部，上述主要部覆盖上述电阻膜，上述延长部与上述辅助上面电极的上面重叠，并且具有比上述上面电极的宽度大、且比上述辅助上面电极的宽度小的宽度；在上述底涂层的上述主要部的上面上形成外涂层的工序；和在上述底涂层的上述延长部的上面上形成具有比该延长部大的宽度、并且与上述外涂层的上面部分地重叠的追加电极的工序。

优选上述制造方法还具有：在上述绝缘基板的端面上形成侧面电极的工序，使得该侧面电极的一部分与上述追加电极的上面的一部分重叠；和在上述追加电极和上述侧面电极的表面形成金属镀层的工序。

本发明的其它特征和优点，通过以下的优选实施例的说明将更加明确。

附图说明

图1是表示基于本发明第一实施例的芯片电阻器的截面图。

图2是对上述芯片电阻器的制造方法中的第一工序进行说明的截面图。

图3是对上述制造方法中的第二工序进行说明的截面图。

图4是对上述制造方法中的第三工序进行说明的截面图。

图5是对上述制造方法中的第四工序进行说明的截面图。

图6是对上述制造方法中的第五工序进行说明的截面图。

图7是对上述制造方法中的第六工序进行说明的截面图。

图8是表示基于本发明第二实施例的芯片电阻器的截面图。

图9是沿着图8中的IX-IX线的截面图。

图10是对图8的芯片电阻器的制造方法中的第一工序进行说明的立体图。

图11是对图8的芯片电阻器的制造方法中的第二工序进行说明的立体图。

图12是沿着图11中的XII-XII线的截面图。

图13是对图8的芯片电阻器的制造方法中的第三工序进行说明的立体图。

图14是沿着图13中的XIV-XIV线的截面图。

图15是沿着图14中的XV-XV线的截面图。

图16是对图8的芯片电阻器的制造方法中的第四工序进行说明的立体图。

图17是沿着图16中的XVII-XVII线的截面图。

图18是沿着图17中的XVIII-XVIII线的截面图。

图19是对图8的芯片电阻器的制造方法中的第五工序进行说明的立体图。

图20是沿着图19中的XX-XX线的截面图。

图21是对图8的芯片电阻器的制造方法中的第六工序进行说明的立体图。

图22是沿着图21的XXII-XXII线的截面图。

图23是沿着图22的XXIII-XXIII线的截面图。

图24是对图8的芯片电阻器的制造方法中的第七工序进行说明的立体图。

具体实施方式

以下，参照附图，对本发明的优选实施例进行具体的说明。

图1表示基于本发明第一实施例的芯片电阻器1。芯片电阻器1包括绝缘基板2，该基板具有：上面(主面)、与该上面相反的下面、以及隔着上述上面(和下面)而相互分离的2个端面2a。

在绝缘基板2的下面上形成有一对下面电极3。下面电极3以相互分离的状态被设置在绝缘基板2的两端部(同图中的右端部和左端部)。另外，在绝缘基板2的上面上形成有一对主上面电极4。这些主上面电极4也以相互分离的状态被设置在基板2的两端部。

在绝缘基板2的上面上，以位于2个主上面电极4之间的方式，形成有电阻膜5。更详细地说，电阻膜5包括主要电阻部(实质上作为电阻体起作用的部分)、和隔着该主要电阻部而相互分离的2个端部5a。如图1所示，主要电阻部与绝缘基板2的上面直接接触，各端部5a位于对应的一个主上面电极4的上面上。即，电阻膜5形成为相对于各主上面电极4的上面部分地重叠的结构。

在各主上面电极4的上面上形成有辅助上面电极6。从图1可以看出，辅助上面电极6具有比主上面电极4厚的厚度。另外，辅助上面电极6的内侧端部6a形成为与电阻膜5的端部5a的上面直接重叠的结构。其结果，从图1的上下方向看时，电阻膜5的端部5a处于被夹在主上面电极4和辅助上面电极6之间的状态。

在2个辅助上面电极6之间形成有覆盖电阻膜5的保护涂层。详细地说，该保护涂层具有2层结构，由直接覆盖电阻膜5的主要电阻部的底涂层7、和在该底涂层7上形成的外涂层8构成。底涂层7和外涂层8例如均由玻璃形成。该保护涂层的两端(更准确地说，外涂层8的两端)构成为分别与对应的一个辅助上面电极6的内侧端部6a接触或者重叠。

在图1所示的芯片电阻器1中，通过适当设定辅助上面电极6的厚度，能够使得外涂层8的上面与辅助上面电极6的上面之间不产生大的台阶差。或者，也可以在辅助上面电极6上形成厚度调整用的追加电极，以代替这样的结构。

在绝缘基板2的左右的端面2a上形成有侧面电极9。各侧面电极9相对于对应的下面电极3和辅助上面电极6两者电连接。如图1所示，各侧面电极9的下端部与下面电极3的下面部分地重叠、上端部与辅助上面电极4的上面部分地重叠。在使用上述的厚度调节用的追加电极的情况下，侧面电极9除了与下面电极3和辅助上面电极6电连接以外，也与该追加电极电连接。

在下面电极3、辅助上面电极6和侧面电极9的表面，形成有金属镀层10。金属镀层10具有2层结构，由基底层和在该基底层上形成的软钎焊层构成。基底层以覆盖下面电极3、辅助上面电极6和侧面电极9的表面的方式形成，例如由镍镀层构成。另一方面，软钎焊层例如由锡或者软钎料构成。

在上述结构中，在辅助上面电极6和外涂层8的边界部分的下侧，存在有电阻膜5的端部5a。因此，即使在该边界部分由于大气中的硫成分而发生腐蚀的情况下，也能够利用电阻膜的端部5a阻止该腐蚀进行至主上面电极4。另外，也能够防止大气从上述边界部分进入主上面电极4。

另外，根据上述结构，两个辅助上面电极6与电阻膜5直接接触。因此，对电阻膜5的通电，能够通过辅助上面电极6与主上面电极4两者进行。即，能够大幅降低外部连接端子的电阻(电阻率)。

根据本发明，可以利用含有Pd的银系导电膏形成各辅助上面电极6。在该情况下，除了能够降低辅助上面电极6的电阻率以外，也能够减少辅助上面电极6上的腐蚀的发生。

上述的芯片电阻器1例如能够通过下述的工序制造。

首先，如图2所示，在绝缘基板2上形成一对下面电极3和一对主上面电极4(第一工序)。这些电极能够通过在利用丝网印刷涂敷银系导电性膏之后、在高温下对涂敷的膏进行烧制而形成。在该情况下，可以首先形成下面电极3，接着形成主上面电极4，也可以同时形成下面电极3和主上面电极4。

接着，如图3所示，在绝缘基板2的上面上形成电阻膜5(第二工序)。电阻膜5能够通过在利用丝网印刷涂敷规定的电阻材料膏之后、在高温下对涂敷的膏进行烧制而形成。如同图所示，电阻膜5的端部5a形成为与主上面电极4的上面部分地重叠的结构。

接着，如图4所示，在各主上面电极4的上面上形成辅助上面电极6(第三工序)。辅助上面电极6能够通过在利用丝网印刷涂敷银系导电性膏(或含有Pd的银系导电膏)之后、在高温下对涂敷的膏进行烧制而形成。如同图所示，辅助上面电极6形成为部分地与主上面电极4的上面接触、并且其内侧端部6a与电阻膜5的上面部分地重叠的结构。

在上述记载中，说明了在第一、第二和第三工序中分别进行对材料膏的烧制，但是本发明并不限定于此。例如，可以在进行了用于形成下面电极3的膏的涂敷及其烧制之后、一并进行用于形成主上面电极4、电阻膜5和辅助上面电极6三者的烧制。

接着，如图5所示，形成覆盖电阻膜5的主要电阻部(两端部5a之间的部分)的底涂层7(第四工序)。底涂层7能够通过在利用丝网印刷涂敷玻璃膏(glass paste)之后、在该玻璃的软化温度下对涂敷的膏进行烧制而形成。在形成底涂层7之后，对电阻膜5进行微调，使得电阻值达到规定值。

接着，如图6所示，形成覆盖底涂层7的外涂层8(第五工序)。外涂层8能够通过在利用丝网印刷涂敷玻璃膏之后、在该玻璃的软化温度下对涂敷的膏进行烧制而形成。用于形成外涂层8的玻璃膏与用于形成底涂层7的玻璃膏，可以是相同种类的玻璃膏，也可以是不同种类的玻璃膏。

在上述的第五工序中，在外涂层8的上面与辅助上面电极6的上面之间有可能会产生大的台阶差。在该情况下，只要在辅助上面电极6的上面上形成台阶差调节用的追加电极6’(参照图6的2点划线)即可。

接着，如图7所示，在绝缘基板2的各侧面2a上形成侧面电极9(第六工序)。侧面电极9能够通过在涂敷银系导电膏之后、在高温下对涂敷的膏进行烧制而形成。各侧面电极9与下面电极3以及上面电极4和6连接。

最后，在下面电极3、辅助上面电极6(或者追加电极6’)以及侧面电极9的表面形成金属镀层10(参照图1)。由此，得到图1所示的芯片电阻器1。金属镀层10能够通过例如滚镀处理而形成。

图8表示基于本发明的第二实施例的芯片电阻器11。与上述的第一实施例的情况同样，芯片电阻器11包括长方体形状的绝缘基板12。在绝缘基板12的上面(主面)上，形成有一对主上面电极14、和与这些电极连接的电阻膜15。如图10所示，2个主上面电极14在绝缘基板12的长边方向上相互分离。各主上面电极14具有规定的宽度尺寸W0。在此，“宽度尺寸”为在与绝缘基板12(或者其上面)的长边方向垂直的水平方向(“宽度方向”)上测定的尺寸。电阻膜15包括与绝缘基板12的上面直接接触的主要电阻部(实质上作为电阻体起作用的部分)、和隔着该主要电阻部而相互分离的2个端部。各端部形成为与对应的一个主上面电极14的上面重叠的结构。

在各主上面电极14的上面上，叠层形成有第一辅助上面电极16。各第一辅助上面电极16具有规定的宽度尺寸W1(参照图13)。从图9可看出，第一辅助上面电极16的宽度尺寸W1被设定为大于主上面电极14的宽度尺寸W0。在图示的例子中，宽度尺寸W1与绝缘基板12的宽度尺寸相同。

在电阻膜15的上面上形成有覆盖该电阻膜的保护涂层。该保护涂层具有2层结构，由底涂层17和外涂层18构成。底涂层17直接覆盖电阻膜15。底涂层17的端部17a(以下称为“延长部17a”)与第一辅助上面电极16的上面接触、并延长至绝缘基板12的端面12a。如图9所示，延长部17a的宽度尺寸W2(参照图16)被设定为主上面电极14的宽度尺寸W0与第一辅助上面电极16的宽度尺寸W1的中间的值(即W0＜W2＜W1的关系成立)。由此，各第一辅助上面电极16的上面，具有未被延长部17a覆盖的2个非覆盖部16a(参照图16)。

如图8所示，在底涂层17的上面上形成有外涂层18。但是，从基板12的长边方向看时，外涂层18形成为比底涂层17短，是没有覆盖底涂层17的左右的延长部17a的结构。

在底涂层17的各延长部17a的上面上，形成有覆盖该延长部17a的第二辅助上面电极(“追加电极”)20。第二辅助上面电极20具有规定的宽度尺寸W3(参照图21)。宽度尺寸W3被设定为大于底涂层17的延长部17a的宽度尺寸W2(W2＜W3)。因此，各第二辅助上面电极20成为与第一辅助上面电极16的非覆盖部16a直接重叠的结构(参照图9)。另外，如图8所示，各第二辅助上面电极20形成为在其内侧端部与外涂层18的上面部分地重叠的结构。

在绝缘基板12的两端面12a的各个上形成有侧面电极19。各侧面电极19与对应的一个第二辅助上面电极20的上面部分地重叠。另外，各侧面电极19形成为与绝缘基板12的下面部分地重叠。

在第二辅助上面电极20和侧面电极19的表面，形成有金属镀层21。金属镀层21具有由基底层和在该基底层上形成的软钎焊层构成的2层结构。基底层例如通过镀镍处理而形成。软钎焊层例如通过使用锡或者软钎料的镀层处理而形成。

根据上述的结构，能够将侧面电极19和金属镀层21通过第二辅助上面电极20和第一辅助上面电极16而相对于主上面电极14可靠地电导通。另外，通过第一辅助上面电极16、底涂层17的延长部17a以及第二辅助上面电极20的叠层，能够使外涂层18的上面与第二辅助上面电极20的上面之间的台阶差变小或者消失。

而且，主上面电极14被第一和第二辅助上面电极16、20、以及这些辅助上面电极之间的底涂层17的延长部17a三者覆盖。因此，即使第二辅助上面电极20中与外涂层18重叠的部分发生剥离或者破裂，也能够通过第一辅助上面电极16和底涂层17的延长部17a阻止大气到达主上面电极14。

基于上述第二实施例的芯片电阻器11能够通过以下所述的方法制造。

首先，如图10所示，在绝缘基板12的上面上形成左右一对的主上面电极14(宽度尺寸W0)(第一工序)。主上面电极14能够通过在利用丝网印刷涂敷银系导电性膏之后、对该涂敷的膏进行烧制而形成。

接着，如图11和图12所示，在绝缘基板2的上面、两主上面电极14之间的部分，形成电阻膜15(第二工序)。电阻膜15的两端形成为相对于两主上面电极14电导通的结构。电阻膜15能够通过利用丝网印刷进行的电阻材料膏的涂敷、和其后的烧制而形成。

在本发明中，可以先形成电阻膜15，然后形成一对主上面电极14。在该情况下，各主上面电极14成为在电阻膜15之上部分地重叠的结构。另外，也可以在绝缘基板2的下面上形成左右一对的下面电极。在该情况下，在形成下面电极之后进行上述的第一工序。

在形成电阻膜15之后，形成仅覆盖该电阻膜15的玻璃涂层(未图示)。此后，进行用于将电阻膜15的电阻值调节至规定的电阻值的微调处理。

接着，如图13～15所示，在各主上面电极14的上面上形成第一辅助上面电极16(第三工序)。第一辅助上面电极16能够通过在利用丝网印刷涂敷导电性材料膏之后、对该涂敷的膏进行烧制而形成。在该情况下，使第一辅助上面电极16的宽度尺寸W1比主上面电极14的宽度尺寸W0大。其结果，从基板12的横切方向看时(参照图15)，第一辅助上面电极16成为将主上面电极14整体地覆盖的结构。

第一辅助上面电极16能够使用以银为主成分的导电性膏制成。或者，第一辅助上面电极16可以使用含有Pd的银系导电性膏形成，也可以使用例如以镍等贱金属为主要成分、并且不含银的导电性膏(以下称为“贱金属系导电性膏”)形成。在使用银系导电性膏或者含有Pd的银系导电性膏的情况下，能够将第一辅助上面电极16的电阻(电阻率)抑制得较低。另外，在使用含有Pd的银系导电性膏或者贱金属系导电性膏的情况下，能够防止第一辅助上面电极16发生腐蚀，进而，能够提高由银系导电性膏构成的主上面电极14的耐腐蚀性。

接着，如图16～18所示，在电阻膜15的上面上形成覆盖该电阻膜的底涂层17(第四工序)。底涂层17能够通过利用丝网印刷进行的玻璃膏的涂敷、和其后的烧制而形成。底涂层17一体地包括覆盖第一辅助上面电极16并延长至绝缘基板12的左右两端面12a的延长部17a。

如上所述，底涂层17的延长部17a的宽度尺寸W2被设定为主上面电极14的宽度尺寸W0与第一辅助上面电极16的宽度尺寸W1的中间的值。由此，第一辅助上面电极16具有未被延长部17a覆盖的非覆盖部16a。

接着，如图19和图20所示，在底涂层17的上面中除去延长部17a以外的部分，形成外涂层18(第五工序)。外涂层18能够通过利用丝网印刷进行的玻璃膏的涂敷、和对涂敷后的玻璃膏的烧制而形成。或者，也能够通过在利用丝网印刷涂敷液状的合成树脂之后、使该树脂固化而形成。

接着，如图21～图23所示，在底涂层17的两延长部17a的上面上形成覆盖该延长部17a的第二辅助上面电极20(第六工序)。第二辅助上面电极20的宽度尺寸W3被设定为大于底涂层17的延长部17a的宽度尺寸W2。其结果，如图23所示，第二辅助上面电极20在其左右两侧的部位与第一辅助上面电极16的非覆盖部16a重叠。另外，如图22所示，第二辅助上面电极20的一部分与外涂层18的端部重叠。第二辅助上面电极20能够使用与第一辅助上面电极16同样的导电性膏形成。

接着，如图24所示，在绝缘基板12的各端面12a上形成侧面电极19(第七工序)。侧面电极19以与第二辅助上面电极20的上面的一部分和上述绝缘基板12的下面的一部分重叠的方式形成。当在基板12的下面上形成下面电极时，侧面电极19与该下面电极的一部分重叠。

接着，通过实施滚镀处理，在侧面电极19和第二辅助上面电极20的表面形成金属镀层21(参照图8)(第八工序)。由此，得到第二实施例的芯片电阻器11。当在绝缘基板12的下面上形成下面电极时，在该下面电极的表面也形成金属镀层21。

Claims (7)

1.一种芯片电阻器，其特征在于，包括：

包括主面以及在该主面的长边方向上分离的2个端面的绝缘基板；

在所述绝缘基板的所述主面上形成的主上面电极；

具有主要电阻部和端部，并且，所述主要电阻部与所述绝缘基板的所述主面接触，所述端部与所述主上面电极的上面重叠的电阻膜；

在所述主上面电极上形成、并且在与所述长边方向垂直的宽度方向上形成得比所述主上面电极长的辅助上面电极；

具有覆盖所述电阻膜的主要部和与该主要部连接的延长部，所述延长部在所述辅助上面电极上延长且在所述宽度方向上形成得比所述辅助上面电极短但比所述主上面电极长的底涂层；

在所述底涂层的所述主要部上形成的外涂层；和

在所述底涂层的所述延长部的上面上形成，通过在所述宽度方向上形成得比该延长部长，以与所述辅助上面电极部分地接触、并且其一部分与所述外涂层的端部上面重叠的方式形成的追加电极。

2.如权利要求1所述的芯片电阻器，其特征在于：

还包括在所述绝缘基板的一个端面上形成、并且以与所述追加电极的上面部分地重叠的方式构成的侧面电极。

3.如权利要求2所述的芯片电阻器，其特征在于：

还包括在所述追加电极和所述侧面电极上形成的金属镀层。

4.如权利要求1所述的芯片电阻器，其特征在于：

所述追加电极由含有Pd的银系导电性膏形成。

5.如权利要求1所述的芯片电阻器，其特征在于：

所述追加电极由贱金属系导电性膏形成。

6.一种芯片电阻器的制造方法，其特征在于，具有：

在绝缘基板的上面上形成主上面电极和与该主上面电极的上面部分地重叠的电阻膜的工序；

在所述主上面电极的所述上面上形成宽度比所述主上面电极大的辅助上面电极的工序；

形成底涂层的工序，该底涂层具有主要部和与该主要部连接的延长部，所述主要部覆盖所述电阻膜，所述延长部与所述辅助上面电极的上面重叠，并且具有比所述上面电极的宽度大、且比所述辅助上面电极的宽度小的宽度；

在所述底涂层的所述主要部的上面上形成外涂层的工序；和

在所述底涂层的所述延长部的上面上形成具有比该延长部大的宽度、并且与所述外涂层的上面部分地重叠的追加电极的工序。

7.如权利要求6所述的制造方法，其特征在于，还具有：

在所述绝缘基板的端面上形成侧面电极的工序，使得该侧面电极的一部分与所述追加电极的上面的一部分重叠；和在所述追加电极和所述侧面电极的表面形成金属镀层的工序。

Images