JP2000223301A - チップ部品およびその製造方法 - Google Patents
チップ部品およびその製造方法Info
- Publication number
- JP2000223301A JP2000223301A JP11325449A JP32544999A JP2000223301A JP 2000223301 A JP2000223301 A JP 2000223301A JP 11325449 A JP11325449 A JP 11325449A JP 32544999 A JP32544999 A JP 32544999A JP 2000223301 A JP2000223301 A JP 2000223301A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- chip component
- silver
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
(Ag)を使用する必要がないからチップ抵抗器の製造
費用を節約することにある。 【解決手段】 更に、上記目的を達成するための本発明
は、チップブロック(10)とその上部面および両端部
面に形成の上部電極(22)および端部面(24)を設
ける電極部(20)と、上記上部電極(22)と接続可
能なるようにチップブロック(10)の上部面に印刷さ
れる抵抗体の電気特性層(30)と上記電気特性層(3
0)の上側に形成の保護層(40)および、基板実装の
ため上記電極部(20)の上側に形成の端子電極(5
0)を含み、上記上部電極(22)は端子電極(50)
を通じた電気信号の完全な迂回印加(bypass)を可能な
るように上記端子電極(50)と直接接続の端子接続部
分(S)を必ず有するように構成することを特徴とす
る。それにより、上部電極を取除いた電極部分に自体抵
抗を低めるための銀(Ag)を用いなくともチップ抵抗
器の抵抗特性は一定となって、製造費用をより節約する
ことのできる効果がある。
Description
が容易なチップ部品、殊に、チップ抵抗器(Chipresist
or device)およびその製造方法に関するもので、詳細
には上部電極を取除いた他の電極部分に自体抵抗を低め
るための銀を用いなくてもチップ抵抗器の抵抗特性は一
定に維持され、チップ抵抗器の製造費用を更に節約可能
にしたチップ部品およびその製造方法に関するものであ
る。
般化されているが、その電子部品の高密度化を遂げて製
品の軽薄短小を可能にするため、抵抗器の場合にもチッ
プ抵抗器(Chip resistor device)の使用が急速に増加
する趨勢である。
抗器は米国特許5,815,065号(1997.0
1.06)において、開示されており、それを図8およ
び図9(A),(B)に図示する。即ち、図8および図
9(A),(B)において、図示のとおり、チップ基板
110の上部面の両側の上部電極122および抵抗フィ
ルム130が各々印刷されている。上記抵抗フィルム1
30及び上部電極122図中上側には抵抗フィルムを保
護する二層のコーティング層140a,140bおよび
チップ抵抗器100の抵抗特性を容易に調節するように
切開部cを有する補助上部電極122aが各々印刷さ
れ、上記チップ基板110の側面には側面電極124が
形成されて上記各電極上に端子電極150が形成された
構成からなる。
が印加されれば、端子電極150と側面電極124、補
助上部電極122aおよび上部電極122を経て抵抗フ
ィルム130をチップ抵抗器100の抵抗から決定され
るが、殊に上述の通り、上記補助上部電極122aに形
成の切開部cを有して、製造工程中または製造工程後に
もチップ抵抗器100の全体抵抗値を精密に調節可能な
るようにした。
従来のチップ抵抗器100においては、図8および図9
(A),(B)に図示のように、補助上部電極122a
に形成の切開部cを有して、チップ抵抗器100の製造
工程中または製造工程後にも全体抵抗値を調節すること
はできるものの、基板回路パターンを通じて印加された
電流が端子電極150、側面電極124、補助上部電極
122aおよび上部電極122を通じて抵抗フィルム1
30を経ながら抵抗特性が現れることになる。このた
め、上記各電極部分などは自体抵抗が高い場合、抵抗特
性が不良となり、結局、各電極部分などは自体抵抗が低
い多量の銀(Ag)を含有しなければならず、それはチ
ップ抵抗器100の製造費用の増加を招来する問題があ
る。
せるために案出されたものであって、その目的は、接続
される上部電極上に基板が接続される端子電極と直接接
続される端子接続部分を必ず有するようにして電気信号
が端子電極と上部電極とを経る完全な迂回印加を可能に
することにより、上部電極を取除いた他の電極部分等は
その自体抵抗を低くするために銀を用いる必要がなくチ
ップ抵抗器の製造費用を至って節約できるチップ部品お
よびその製造方法を提供することにある。
め、請求項1の発明にあっては、チップ部品において、
上部面(12)および互いに対向する一対の端部面(1
4)を有するチップブロック(10)と、前記チップ部
品の上部面(12)および端部面(14)に形成される
上部電極(22)並びに当該チップ部品の端部面(1
4)に形成される側面電極(24)を有する電極部(2
0)と、上記チップブロック(10)の上部面(12)
両側に上部電極と接続するように形成される電気特性層
(30)と、上記電気特性層(30)を保護するように
当該電気特性層(30)の上側に形成される、少なくと
も一層以上の保護層(40)と、上記チップブロック
(10)の電極部(20)上に形成され、基板(60)
の回路パターン(62)と半田付け接続される、少なく
とも一層以上の端子電極(50)とから構成され、上記
上部電極(22)の表面には、少なくとも一地点におい
て上記端子電極(50)と直接接続される端子接続部分
(S)が形成されることを要旨とする。従って、接続さ
れる上部電極上に基板が接続される端子電極と直接接続
される端子接続部分を必ず有するようにして電気信号が
端子電極と上部電極とを経る完全な迂回印加を可能にす
ることにより、上部電極を取除いた他の電極部分等はそ
の自体抵抗を低くするために銀を用いる必要がなくチッ
プ抵抗器の製造費用を至って節約できる。
2)の端子接続部分(S)は、上記チップブロック(1
0)の長さ方向に対して略直角の方向に形成される第1
端子接続部分(S1)から構成されることを要旨とす
る。前記請求項1または請求項2において、上記第1端
子接続部分(S1)は上部電極の長さ(D1)が端面電
極の長さ(D2)より長いことを要旨とする。前記請求
項1において、上記上部電極(22)の端子接続部分
(S)は、上記チップブロック(10)の長さ方向に対
して略上記保護層(40)の両側に形成の第2端子接続
部分(S2)から構成されることを要旨とする。前記請
求項1または請求項4において、上記第2端子接続部分
(S2)は上部電極の幅(H1)が保護層の幅(H2)
より広いことを要旨とする。前記請求項5において、上
記保護層(40)は楕円形から構成されることを要旨と
する。前記請求項1において、上記電気特性層(30)
は抵抗体から構成されることを要旨とする。前記請求項
7において、上記抵抗体(30)は酸化ルテニウム(R
uO2)から構成されることを要旨とする。前記請求項
1において、上記上部電極(22)、電気特性層(3
0)および保護層(40)はスクリーン印刷されること
を要旨とする。前記請求項1において、上記端面電極
(24)はディッピング工程により形成されることを要
旨とする。前記請求項1において、上記端子電極(5
0)は鍍金形成することを要旨とする。前記請求項1に
おいて、上記上部電極(22)は60重量%以上の銀
(Ag)を含むことを要旨とする。前記請求項1におい
て、上記端面電極(24)は30重量%以下の銀(A
g)と、全体0.5重量%キューパーオキサイド(Cu
O)、鉄(Fe)、コバルト(Co)およびその他ガラ
ス材と樹脂から構成されることを要旨とする。前記請求
項13において、上記端面電極(24)のガラス材は最
小10重量%から構成されることを要旨とする。前記請
求項1において、上記端面電極(24)は無銀電極から
構成されることを要旨とする。前記請求項15におい
て、上記無銀端面電極(24)はニッケル(Ni)また
は炭素(C)中の一つから構成されることを要旨とす
る。前記請求項1において、上記チップブロック(1
0)の下部面(16)には上側に端面電極(24)およ
び端子電極(50)が形成される下部電極(26)が順
次形成されることを要旨とする。前記請求項17におい
て、上記下部電極(26)は40重量%以下の銀(A
g)と、全体20重量%以上のキューパーオキサイド
(CuO)、鉄(Fe)、コバルト(Co)およびその
他ガラス材と樹脂から構成されることを要旨とする。前
記請求項18において、上記下部電極(26)のガラス
材は最小3重量%から構成されることを要旨とする。前
記請求項17において、上記下部電極(26)は無銀電
極から構成されることを要旨とする。前記請求項20に
おいて、上記無銀下部電極(26)はニッケル(Ni)
または炭素(C)中の一つから構成されることを要旨と
する。前記請求項1において、上記チップブロック(1
0)は96重量%のアルミナ(Al2O3)から構成さ
れることを要旨とする。
3の発明にあっては、チップ部品製造方法において、原
板のアルミナブロック(10´)を設ける段階と、上記
原板のアルミナブロック(10´)の下部面(16)に
チップ抵抗器の規格に合わせて下部電極(26)を配列
してスクリーン印刷および焼成する段階と、上記アルミ
ナブロック(10´)を裏返して当該アルミナブロック
(10´)の上部面(12)にチップ抵抗器の規格に合
わせて一定幅(H1)および長さ(D1)に複数の上部
電極(22)を配列してスクリーン印刷および焼成する
段階と、上記上部電極(22)と接続するように上記ア
ルミナブロック(10´)の上部面(12)に電気特性
層(30)を印刷および焼成する段階と、上記電気特性
層(30)を保護するように当該電気特性層(30)の
上側にガラス材からなる、少なくとも一層以上の保護層
(40)を一定幅(H2)に印刷および焼成する段階
と、上記アルミナブロック(10´)を幅方向に切断加
工してアルミナブロック(10″)の両側に対向する一
対の端部面(14)を設け、上記ブロック(10″)の
端部面(14)に一定の長さ(D2)からなる端面電極
(24)を上部電極(22)上に、少なくとも一地点か
ら端子接続部分(S)が形成されるようにディッピング
(dipping)作業により印刷および焼成する段階と、上
記幅方向のブロック(10″)を長さ方向に切断加工し
てチップブロック(10)の大きさで設け、上記各電極
(22)(24)(26)の上側に、少なくとも一層以
上の端子電極(50)が上記端子接続部分(S)を通じ
て、少なくとも一地点において上部(22)と直接接続
するように鍍金作業から形成する段階とから構成される
ことを要旨とする。従って、接続される上部電極上に基
板が接続される端子電極と直接接続される端子接続部分
を必ず有するようにして電気信号が端子電極と上部電極
とを経る完全な迂回印加を可能にすることにより、上部
電極を取除いた他の電極部分等はその自体抵抗を低くす
るために銀を用いる必要がなくチップ抵抗器の製造費用
を至って節約できる。
(24)の長さ(D2)は端面電極(24)のディッピ
ング深さと同一であることを要旨とする。前記請求項2
3において、上記上部電極22上の端子接続部分(S)
はチップブロック(10)の長さ方向に対して略直角方
向に形成される第1端子接続部分(S1)なることを要
旨とする。前記請求項23または請求項25において、
上記第1端子接続部分(S1)は、上部電極の長さ(D
1)が端面電極(D2)の長さより長くなるように形成
されたことを要旨とする。前記請求項23において、上
記上部電極(22)上の接続部分(S)はチップブロッ
ク(10)の長さ方向に対して略上記保護層(40)の
両側に形成される第2端子接続部分(S2)なることを
要旨とする。前記請求項23または請求項27におい
て、上記第2端子接続部分(S2)は、上部電極の幅
(H1)が保護層の幅(H2)より広くなるように形成
されたことを要旨とする。前記請求項23において、上
記上部電極(22)は最小限60重量%以上の銀(A
g)を含有することを要旨とする。前記請求項23にお
いて、上記端面電極(24)は30重量%以下の銀(A
g)と、全体0.5重量%以上のキューパーオキサイド
(CuO)、鉄(Fe)、コバルト(Co)およびその
他ガラス材と樹脂から構成されることを要旨とする。前
記請求項30において、上記端面電極(24)のガラス
材は最小10重量%から構成されることを要旨とする。
前記請求項23において、上記下部電極(26)は40
重量%以下の銀(Ag)と、全体20重量%以上のキュ
ーパーオキサイド(CuO)、鉄(Fe)、コバルト
(Co)およびその他ガラス材と樹脂から構成されるこ
とを要旨とする。前記請求項32において、上記下部電
極(26)のガラス材は最小3重量%から構成されるこ
とを要旨とする。前記請求項23において、上記端面電
極(24)と下部電極(26)は無銀電極から構成され
ることを要旨とする。前記請求項34において、上記無
銀端面電極(24)と無銀下部電極(26)はニッケル
(Ni)または炭素(C)中の一つから構成されること
を要旨とする。前記請求項23において、上記電気特性
層(30)は抵抗体から構成されることを要旨とする。
前記請求項36において、上記抵抗体(30)は酸化ル
テニウム(RuO2)から構成されることを要旨とす
る。特徴とするチップ部品の製造方法。
すれば次の通りである。図1は本発明によるチップ抵抗
器を図示する部分切開斜視図であり、図2は本発明のチ
ップ抵抗器の基板の実装状態を図示する断面であり、図
3(A)及び(B)は本発明のチップ抵抗器において、
端子接続部分S1,S2を図示する要部図である。
いに対向する一対の端部面14を有する96%のアルミ
ナからチップブロック10と、上記チップブロック10
の上部面12両側に形成の上部電極22および上記チッ
プブロック10の両側端部面14に形成される端面電極
24を設ける電極部20と、上記チップブロック10の
上部面12に形成されて上記上部電極22に接続され、
チップ抵抗器1の抵抗特性を示す酸化ルテニウム(Ru
O2)からなる抵抗体の電気特性層30と、上記電気特
性層30を保護するように当該電気特性層30の上側に
形成される。少なくとも一層以上の保護層40a,40
bおよび上記チップブロック10の電極部20上側に形
成され、基板60の回路パターン62と半田付けで接続
されてチップ抵抗器1を基板実装可能なるようにする、
少なくとも一層端子電極50a,50bとから構成され
ている。
部面12の両側の一地点から上記端子電極50と直接接
続される端子接続部分Sを設けている。上記端子接続部
分Sは、上記チップブロック10の長さ方向(図3
(A)及び(B)のY方向)に対して略直角の方向に形
成の第1端子接続部分(S1)または、チップブロック
10の長さ方向に対して略上記保護層40の両側(図3
(A)及び(B)のX方向)に形成の第2端子接続部分
(S2)から構成されるか、その二つの部分S1,S2
が同時に形成される。
満たすように形成され、ここにおいて、D1は上部電極
の長さ、D2は端面電極の長さである。上記第2接続部
分S2はH1>H2を満たすように形成され、ここにお
いて、H1は上部電極の幅、H2は保護層の幅であり、
上記保護層40は楕円形に形成されることもある。
び保護層40はスクリーン印刷され、上記端面電極24
はディッピング(dipping)工程で印刷され、上記電極
部20上に形成される端子電極50は鍍金工程から形成
される。
(Ag)を含み、上記端面電極24は30重量%以下の
銀(Ag)と、全体0.5重量%以上のキューパーオキ
サイド(CuO)、鉄(Fe)、コバルト(Co)およ
びガラス製とその他樹脂から構成されている。または、
上記端面電極24は無銀電極から形成することも可能で
あり、上記無銀端面電極24はニッケル(Ni)または
炭素(C)中の一つから形成される。
6には上側の端面電極24および端子電極50が形成さ
れる下部電極26が順次形成されている。上記下部電極
26は40重量%以下の銀(Ag)と、全体20重量%
以上のキューパーオキサイド(CuO)、鉄(Fe)、
コバルト(Co)およびガラス材とその他樹脂から形成
されている。または、上記無銀下部電極26は無銀電極
から形成され、ニッケル(Ni)または炭素(C)中の
一つから形成される構成である。
添付した図面により詳しく説明すれば次の通りである。
図4(A)〜図6(B)は本発明によるチップ抵抗器の
製造方法を説明するための製造工程を図示した模式図で
ある。
チップ抵抗器1の規格に合わせて多数のチップブロック
10に切断加工するように横および縦方向に予備ライン
が形成の96%以上のアルミナ(Al2O3)からなる
原板アルミナブロック10´の下部面16にチップ抵抗
器1の規格に合わせてXおよびY方向に一定の幅と長さ
に複数の下部電極26を配列してスクリーン(メッシュ
250T)印刷した後、約600℃の温度で焼成する。
その際、チップ抵抗器1の製品により下部電極26を印
刷しないこともある。
に、下部電極26が印刷されたアルミナブロック10´
を裏返して、当該下部電極26の上部面12にチップ抵
抗器1の規格に合わせて上部電極22を上記下部電極2
6と同じくスクリーン(メッシュ305T)印刷した
後、約600℃の焼成処理する。その際、上記上部電極
22は最小60重量%以上の銀(Ag)を含んだペース
トを印刷して自体抵抗を低下させる。
ブロック10´上に規格により一定位置に複数個が印刷
され、次には図4(B)の詳細部分において図示の通
り、上記上部電極22間に互いに電気的に接続するよう
に上記ブロック10´の上部面12に抵抗体の電気特性
層30をスクリーン印刷した後、約800℃の温度で焼
成処理する。その際、上記抵抗体30は酸化ルテニウム
(RuO2)ペーストを用いたり、抵抗フィルム(resi
stor film)積層させ、またはジャンパー(jumper)抵
抗器の場合には抵抗体30を上部電極22のような電極
ペーストで一字形状に上部電極22と同時に印刷するこ
ともある。
30は実質的にチップ抵抗器1の抵抗特性を決定するか
ら、その厚さと印刷された長さおよび幅が重要である。
製造工程時、抵抗体30を印刷した後、別途のトリミン
グ(trimming)作業を経て抵抗体30を一部切開してチ
ップ抵抗器1の抵抗値を調整することもできる。
完了すれば、上記抵抗体30を保護するために、その上
側に一定の幅H2(図3(A),(B))に保護層40
をやはりスクリーン印刷した後、約600℃の温度で焼
成処理する。通常、上記保護層40はガラス材質を用い
るが、チップ抵抗器1の製品によって少なくとも一層以
上に印刷する。すなわち、通常1,2次の二層の保護層
40a,40bに印刷され、上記二層の保護層40aに
部品番号を印刷して2次保護層40bを印刷するとか、
必要に応じては2次保護層40b上に部品番号を印刷し
た後、他の3次保護層(図示省略)を印刷することもあ
る。
いて、図示の通り、上下部電極22,26、抵抗体30
および保護層40まで印刷焼成処理すれば、上記アルミ
ナブロック10´をチップ抵抗器1の規格に合わせて一
旦、幅方向に上述の予備ラインを切断加工して、チップ
抵抗器1の幅方向のブロック10″が設けられる。その
際、チップ抵抗器1の端部面14が形成されることによ
り、その端部に上部電極22および下部電極26の図中
上側に端面電極24を形成させるようになる。
ように上記幅方向のアルミナブロック(10″)の端部
部分を溶融電極に一定の深さにディッピング(dippin
g)処理して、結局上記幅方向のアルミナブロック(1
0″)の端部14に端面電極24を各々形成させる。次
に詳細に説明する上記端面電極24は一定の長さD2
(図3(A),(B)参照)に形成させ、これはブロッ
ク(10″)のディッピング作業時に、そのディッピン
グの深さが長さD2と同じになる。
うに、重要なことは上記端面電極24が上部電極22の
全体を覆わずに上部電極22の、少なくとも一部分が露
出するように端面電極24を形成させるべきである。こ
のような上部電極22が露出される端子接続部分Sは次
に詳細に説明するが、本発明の特徴である電気信号の完
全な迂回印加(bypass)を可能にするためである。
て、図示のように、上記上部電極22と端面電極24間
の端子接続部分Sはチップブロック10の長さおよび幅
方向に形成の第1端子接続部分S1、第2端子接続部分
S2または上記第1,第2端子接続部分S1,S2が同
時に形成される。しかし、上記第1端子接続部分S1
は、上部電極22の長さD1が端面電極24の長さD2
より大きいように形成されている。結局、上記D1から
D2を減算したのが端子接続部分S1となり、上記第2
接続部分S2は上記電極22の長さD1が端面電極24
の長さD2より大きく、それと同時に上部電極22の幅
H1が保護層40の幅H2より大きく形成されている。
結局、H1からH2を減算したのが第2端子接続部分S
2となるものであり、それは次の実施例1においてより
具体的に説明する。
て、図示のように、幅方向を加工した幅方向のブロック
10″の長さ方向にチップ抵抗器1の規格に合わせてチ
ップブロック10に切断加工すればチップ抵抗器1の大
きさに製造される。そのとき、上記各チップブロック1
0の電極部分には鍍金工程を通じて基板60の回路パタ
ーン62(図2参照)に半田付け接続されてチップ抵抗
器1の端子の役割をする端子電極50が形成される。上
記端子電極50も保護層40と同じく1,2次に亘って
多層50a,50b(図2参照)に形成され、そのとき
重要なことは、上記端子電極50の鍍金時に、上記端子
接続部分Sにより上部電極22と、少なくとも一地点か
ら接続されることである。
4,26を30および40重量%以下の銀(Ag)と全
体0.5および20重量%以上のキューパーオキサイド
(CuO)、鉄(Fe)、コバルト(Co)およびその
他のガラス材と樹脂から形成するとか、またはニッケル
(Ni)、炭素(C)中の一つを利用する無銀電極とし
て各電極24,26を形成させる。二層の端子電極50
の場合、第1端子電極50aは鍍金工程を通じてニッケ
ル(Ni)から形成される。第2端子電極50bは錫
(Sn)と鉛(Pb)をもって薄膜鍍金すれば、次の実
施例1,2において、詳しく説明することであるが、上
記端面および下部電極24,26は伝導性の優れた銀の
使用が至って少なかったり、または無いようになり、結
局自体抵抗が高くなる。しかしながら、上述したよう
に、上部電極22に形成の端子接続部分Sにより、端子
電極50に印加された電気信号が60重量%以上の銀を
含有する上部電極22を通じて完全に迂回印加される。
結局、チップ抵抗器1の抵抗特性は一定であり、それは
高価な銀を用いる必要がないから製造費用を節減させる
のである。
によるその他の成分を表1として示せば次の通りであ
る。
分を表として示せば次の通りである。
よび下部電極26はチップ抵抗器1の製品特性により銀
含有量を調整可能であり、上述の通り、無銀電極でも用
いられるが、好ましくは含有量を減らして製造費用を削
減する。また、製品の特性により各成分を調整使用し、
殊に上記表1,2から分かるように、既存の端面および
下部電極24,26に含まれた鉛(Pb)を全く用いず
人体を害する要因を取除き済みとなっており、更に、上
記端面電極24がディッピング印刷され、下部電極26
はスクリーン印刷されてガラス材の含有量において差異
がある。
迂回印加が可能なチップ抵抗器1の抵抗特性を回路図に
基づいて追って説明すれば、上部電極22の自体抵抗値
R22が至って低ければ、端面および下部電極24,2
6の自体抵抗値R24,R26が高くても、即ち、上述
のように上部電極22上に端子接続部分Sを形成させて
端面電極24および下部電極26を、30および40重
量%以下の銀またはニッケルまたは炭素等の無銀電極か
ら形成させたとすれば、全体の抵抗特性は次の式を満た
す。
おいて、R22,R24,R26,R50は上部、端部
面下部および端子電極の抵抗値であり、したがって、次
の式を満たす。
いて全体抵抗RTOT ALはR50に1より小さい数が
乗じられるから、R24,R26の自体抵抗値が大きく
ても全体抵抗RTOTAL=R50+R22≒R22の
条件となる。結局、端子電極50と上部電極22が直接
接続できるものとすれば即ち、端子接続部分Sを構成す
るものとなれば、上部電極22だけを高価な銀を用いて
残余の電極部分などは抵抗値を引き下げるための高価な
銀を用いる必要がなくなるようになる。
てその抵抗特性を測定した実施例1,2は次の通りであ
る。 (実施例1)本実施例1は、3216チップ抵抗器即
ち、3.2×1.6mmの大きさと最大0.05Ωの抵
抗規格を有するチップ抵抗器1について実施した。
16に多数の下部電極26を0.35×1.15mmの
大きさにメッシュ305Tを利用して電極ペーストを印
刷した後、大略600℃の温度において焼成する。それ
から、上記アルミナブロック10´を裏返して上部面1
2にチップ抵抗器の規格に合わせて下部電極26のよう
なスクリーン印刷方法により0.85×1.15mmの
大きさに上部電極22を印刷および焼成した。
2に上記上部電極22と互いに接続するように酸化ルテ
ニウムペーストの抵抗体をメッシュ網250Tを利用し
て1.9×1.0mm、厚さ、18μmにスクリーン印
刷後、約800℃以下の温度で焼成する。その上部に1
次保護層40aをメッシュ網305Tで2×1.2m
m、厚さ16μmにスクリーン印刷し、その上部に2次
保護層40bをメッシュ網T305で2.2×1.29
85mm、厚さ27から30μmに印刷して大略600
℃の温度で焼成した。
方向にチップ抵抗1の長さに合わせ切端加工した後、上
記切断のブロック(10″)の端部を溶融電極にディッ
ピング処理して0.2mmの深さ、即ち端面電極24を
0.2mmの長さに形成した。 したがって、上記上部
電極22上には0.2mmの端子接続部分Sを形成し、
次に上記幅方向のブロック10″を長さ方向に各々切断
して上記各電極22,24,26の上部に鍍金作業から
端子電極50を2次に亘って各々形成した。
部電極26を測定位置として、上部電極22に端子接続
部分Sを有する本発明のチップ抵抗器1と従来のチップ
抵抗器100の抵抗特性を15個のチップ抵抗器をサン
プリングして測定した比較例を次の表1において表せば
次の通りである。
器1の上部電極22に露出面S(図示せず)がある場
合、端面および下部電極24,26の銀を、30および
40重量%以下に形成させた自体抵抗値の平均が20.
9KΩであり、従来の露出部分Sのない大量の銀を含有
の端面電極および下部電極の従来のチップ抵抗器100
の自体抵抗の平均値は0.0479Ωである。一方、本
発明におけるチップ抵抗器1の抵抗値は上述の通り端子
電極50が上部電極22に直接接続され電気信号の完全
な迂回印加により、チップ抵抗器100の平均抵抗値
0.02913Ωより低い0.02595Ωの抵抗特性
を示すことを知ることができる。 結局、端面電極22
と下部電極26に銀を少なくまたは用いないから自体抵
抗が高くともチップ抵抗器1の抵抗特性は安定に表れる
ことを知ることができ、本発明のチップ抵抗器1を用い
れば、大略3216チップ抵抗器の月に数百万ウォンの
原価を節減し得る事を知ることができる。
電極24,26に銀を含有しない無銀電極と銀を多量に
含有した場合の端子接続部分Sのないチップ抵抗器の抵
抗特性を比較した。(比較例)このとき、上記実施例1
と下部電極26が測定位置であり、15個のチップ抵抗
器をサンプリング測定し、但し、1608チップ抵抗器
(1.6×0.8mm)について実施し、その結果を表
4として示せば次の通りである。
を含有しない端面24および下部電極26を有するチッ
プ抵抗器の自体抵抗の平均値は945Ωである。結局、
チップ抵抗器1の抵抗特性が従来の0.02913Ωに
比して相当高い1.76267Ωなることが分かる。そ
れは、自体抵抗が高いと同時に、端子接続部分Sが無い
場合は、電気信号の迂回印加が遮断されて不安定であり
相当高い部品抵抗値を示す。
6に銀を殆ど用いなくとも上部電極22の一地点から端
子電極50が直接接続される端子接続部分Sを有するよ
うに成した場合には、上部電極を取除いた残余の電極部
分に高価な銀を用いなくともチップ抵抗器1の製造費用
を尚一層節減されることを知ることができる。
ば、チップブロックの上部面に印刷される上部電極に端
子電極と直接接続される端子接続面を必ず形成させ電気
信号の迂回印加を可能なるように成し、それにより、抵
抗体と直接接続される上部電極を取除いた残余の端面電
極、下部電極および端子電極の銀含有量を最小化しても
チップ抵抗器の抵抗特性は一定に保たれ、結局チップ抵
抗器の製造原価を節約できる効果がある。本発明は特定
の実施例に係わり図示し説明したが、特許請求の範囲に
より設けられる本発明の精神や分野を外れない限度内に
おいて、本発明が多様に改造および変化し得るというこ
とを当業界において通常の知識を有する者は容易に知る
ことができるということを明かしておきたい。
視図である。
断面図である。
S1,S2を図示の要部平面図である。
概略斜視図である。
概略斜視図である。
概略斜視図である。
抗器の抵抗特性を図示の回路図である。
およびIXB−IXB線端面図である。
Claims (37)
- 【請求項1】 チップ部品において、 上部面(12)および互いに対向する一対の端部面(1
4)を有するチップブロック(10)と、 前記チップ部品の上部面(12)および端部面(14)
に形成される上部電極(22)並びに当該チップ部品の
端部面(14)に形成される側面電極(24)を有する
電極部(20)と、 上記チップブロック(10)の上部面(12)両側に上
部電極と接続するように形成される電気特性層(30)
と、 上記電気特性層(30)を保護するように当該電気特性
層(30)の上側に形成される、少なくとも一層以上の
保護層(40)と、 上記チップブロック(10)の電極部(20)上に形成
され、基板(60)の回路パターン(62)と半田付け
接続される、少なくとも一層以上の端子電極(50)と
から構成され、 上記上部電極(22)の表面には、少なくとも一地点に
おいて上記端子電極(50)と直接接続される端子接続
部分(S)が形成されることを特徴とするチップ部品。 - 【請求項2】 請求項1において、上記上部電極(2
2)の端子接続部分(S)は、上記チップブロック(1
0)の長さ方向に対して略直角の方向に形成される第1
端子接続部分(S1)から構成されることを特徴とする
チップ部品。 - 【請求項3】 請求項1または請求項2において、上記
第1端子接続部分(S1)は上部電極の長さ(D1)が
端面電極の長さ(D2)より長いことを特徴とするチッ
プ部品。 - 【請求項4】 請求項1において、上記上部電極(2
2)の端子接続部分(S)は、上記チップブロック(1
0)の長さ方向に対して略上記保護層(40)の両側に
形成の第2端子接続部分(S2)から構成されることを
特徴とするチップ部品。 - 【請求項5】 請求項1または請求項4において、上記
第2端子接続部分(S2)は上部電極の幅(H1)が保
護層の幅(H2)より広いことを特徴とするチップ部
品。 - 【請求項6】 請求項5において、上記保護層(40)
は楕円形から構成されることを特徴とするチップ部品。 - 【請求項7】 請求項1において、上記電気特性層(3
0)は抵抗体から構成されることを特徴とするチップ部
品。 - 【請求項8】 請求項7において、上記抵抗体(30)
は酸化ルテニウム(RuO2)から構成されることを特
徴とするチップ部品。 - 【請求項9】 請求項1において、上記上部電極(2
2)、電気特性層(30)および保護層(40)はスク
リーン印刷されることを特徴とするチップ部品。 - 【請求項10】 請求項1において、上記端面電極(2
4)はディッピング工程により形成されることを特徴と
するチップ部品。 - 【請求項11】 請求項1において、上記端子電極(5
0)は鍍金形成することを特徴とするチップ部品。 - 【請求項12】 請求項1において、上記上部電極(2
2)は60重量%以上の銀(Ag)を含むことを特徴と
するチップ部品。 - 【請求項13】 請求項1において、上記端面電極(2
4)は30重量%以下の銀(Ag)と、全体0.5重量
%キューパーオキサイド(CuO)、鉄(Fe)、コバ
ルト(Co)およびその他ガラス材と樹脂から構成され
ることを特徴とするチップ部品。 - 【請求項14】 請求項13において、上記端面電極
(24)のガラス材は最小10重量%から構成されるこ
とを特徴とするチップ部品。 - 【請求項15】 請求項1において、上記端面電極(2
4)は無銀電極から構成されることを特徴とするチップ
部品。 - 【請求項16】 請求項15において、上記無銀端面電
極(24)はニッケル(Ni)または炭素(C)中の一
つから構成されることを特徴とするチップ部品。 - 【請求項17】 請求項1において、上記チップブロッ
ク(10)の下部面(16)には上側に端面電極(2
4)および端子電極(50)が形成される下部電極(2
6)が順次形成されることを特徴とするチップ部品。 - 【請求項18】 請求項17において、上記下部電極
(26)は40重量%以下の銀(Ag)と、全体20重
量%以上のキューパーオキサイド(CuO)、鉄(F
e)、コバルト(Co)およびその他ガラス材と樹脂か
ら構成されることを特徴とするチップ部品。 - 【請求項19】 請求項18において、上記下部電極
(26)のガラス材は最小3重量%から構成されること
を特徴とするチップ部品。 - 【請求項20】 請求項17において、上記下部電極
(26)は無銀電極から構成されることを特徴とするチ
ップ部品。 - 【請求項21】 請求項20において、上記無銀下部電
極(26)はニッケル(Ni)または炭素(C)中の一
つから構成されることを特徴とするチップ部品。 - 【請求項22】 請求項1において、上記チップブロッ
ク(10)は96重量%のアルミナ(Al2O3)から
構成されることを特徴とするチップ部品。 - 【請求項23】 チップ部品製造方法において、 原板のアルミナブロック(10´)を設ける段階と、 上記原板のアルミナブロック(10´)の下部面(1
6)にチップ抵抗器の規格に合わせて下部電極(26)
を配列してスクリーン印刷および焼成する段階と、 上記アルミナブロック(10´)を裏返して当該アルミ
ナブロック(10´)の上部面(12)にチップ抵抗器
の規格に合わせて一定幅(H1)および長さ(D1)に
複数の上部電極(22)を配列してスクリーン印刷およ
び焼成する段階と、 上記上部電極(22)と接続するように上記アルミナブ
ロック(10´)の上部面(12)に電気特性層(3
0)を印刷および焼成する段階と、 上記電気特性層(30)を保護するように当該電気特性
層(30)の上側にガラス材からなる、少なくとも一層
以上の保護層(40)を一定幅(H2)に印刷および焼
成する段階と、 上記アルミナブロック(10´)を幅方向に切断加工し
てアルミナブロック(10″)の両側に対向する一対の
端部面(14)を設け、上記ブロック(10″)の端部
面(14)に一定の長さ(D2)からなる端面電極(2
4)を上部電極(22)上に、少なくとも一地点から端
子接続部分(S)が形成されるようにディッピング(di
pping)作業により印刷および焼成する段階と、 上記幅方向のブロック(10″)を長さ方向に切断加工
してチップブロック(10)の大きさで設け、上記各電
極(22)(24)(26)の上側に、少なくとも一層
以上の端子電極(50)が上記端子接続部分(S)を通
じて、少なくとも一地点において上部(22)と直接接
続するように鍍金作業から形成する段階と、 から構成されることを特徴とするチップ部品の製造方
法。 - 【請求項24】 請求項23において、上記端面電極
(24)の長さ(D2)は端面電極(24)のディッピ
ング深さと同一であることを特徴とするチップ部品の製
造方法。 - 【請求項25】 請求項23において、上記上部電極2
2上の端子接続部分(S)はチップブロック(10)の
長さ方向に対して略直角方向に形成される第1端子接続
部分(S1)なることを特徴とするチップ部品の製造方
法。 - 【請求項26】 請求項23または請求項25におい
て、上記第1端子接続部分(S1)は、上部電極の長さ
(D1)が端面電極(D2)の長さより長くなるように
形成されたことを特徴とするチップ部品の製造方法。 - 【請求項27】 請求項23において、上記上部電極
(22)上の接続部分(S)はチップブロック(10)
の長さ方向に対して略上記保護層(40)の両側に形成
される第2端子接続部分(S2)なることを特徴とする
チップ部品の製造方法。 - 【請求項28】 請求項23または請求項27におい
て、上記第2端子接続部分(S2)は、上部電極の幅
(H1)が保護層の幅(H2)より広くなるように形成
されたことを特徴とするチップ部品の製造方法。 - 【請求項29】 請求項23において、上記上部電極
(22)は最小限60重量%以上の銀(Ag)を含有す
ることを特徴とするチップ部品の製造方法。 - 【請求項30】 請求項23において、上記端面電極
(24)は30重量%以下の銀(Ag)と、全体0.5
重量%以上のキューパーオキサイド(CuO)、鉄(F
e)、コバルト(Co)およびその他ガラス材と樹脂か
ら構成されることを特徴とするチップ部品の製造方法。 - 【請求項31】 請求項30において、上記端面電極
(24)のガラス材は最小10重量%から構成されるこ
とを特徴とするチップ部品の製造方法。 - 【請求項32】 請求項23において、上記下部電極
(26)は40重量%以下の銀(Ag)と、全体20重
量%以上のキューパーオキサイド(CuO)、鉄(F
e)、コバルト(Co)およびその他ガラス材と樹脂か
ら構成されることを特徴とするチップ部品の製造方法。 - 【請求項33】 請求項32において、上記下部電極
(26)のガラス材は最小3重量%から構成されること
を特徴とするチップ部品の製造方法。 - 【請求項34】 請求項23において、上記端面電極
(24)と下部電極(26)は無銀電極から構成される
ことを特徴とするチップ部品の製造方法。 - 【請求項35】 請求項34において、上記無銀端面電
極(24)と無銀下部電極(26)はニッケル(Ni)
または炭素(C)中の一つから構成されることを特徴と
するチップ部品の製造方法。 - 【請求項36】 請求項23において、上記電気特性層
(30)は抵抗体から構成されることを特徴とするチッ
プ部品の製造方法。 - 【請求項37】 請求項36において、上記抵抗体(3
0)は酸化ルテニウム(RuO2)から構成されること
を特徴とするチップ部品の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19990002499 | 1999-01-27 | ||
KR1999-2499 | 1999-09-13 | ||
KR1019990038950A KR100328255B1 (ko) | 1999-01-27 | 1999-09-13 | 칩 부품 및 그 제조방법 |
KR1999-38950 | 1999-09-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000223301A true JP2000223301A (ja) | 2000-08-11 |
JP3462438B2 JP3462438B2 (ja) | 2003-11-05 |
Family
ID=26634641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32544999A Expired - Fee Related JP3462438B2 (ja) | 1999-01-27 | 1999-11-16 | チップ部品およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6359546B1 (ja) |
JP (1) | JP3462438B2 (ja) |
KR (1) | KR100328255B1 (ja) |
TW (1) | TW445509B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019153712A (ja) * | 2018-03-05 | 2019-09-12 | ローム株式会社 | チップ抵抗器 |
JP2019160992A (ja) * | 2018-03-13 | 2019-09-19 | ローム株式会社 | チップ抵抗器、およびチップ抵抗器の製造方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077500A (ja) * | 1999-06-30 | 2001-03-23 | Murata Mfg Co Ltd | 電子部品、誘電体フィルタ、誘電体デュプレクサ、および電子部品の製造方法 |
CN1305079C (zh) * | 2000-08-30 | 2007-03-14 | 松下电器产业株式会社 | 电阻器及其制造方法 |
JP2002222701A (ja) * | 2001-01-25 | 2002-08-09 | Matsushita Electric Ind Co Ltd | チップ状電子部品およびチップ抵抗器 |
WO2003046934A1 (fr) * | 2001-11-28 | 2003-06-05 | Rohm Co.,Ltd. | Pave resisitf et procede de fabrication correspondant |
JP2004253467A (ja) * | 2003-02-18 | 2004-09-09 | Rohm Co Ltd | チップ抵抗器 |
JP2004259864A (ja) * | 2003-02-25 | 2004-09-16 | Rohm Co Ltd | チップ抵抗器 |
WO2004100187A1 (ja) * | 2003-05-08 | 2004-11-18 | Matsushita Electric Industrial Co., Ltd. | 電子部品及びその製造方法 |
KR20080027951A (ko) * | 2005-08-18 | 2008-03-28 | 로무 가부시키가이샤 | 칩 저항기 |
US8208266B2 (en) * | 2007-05-29 | 2012-06-26 | Avx Corporation | Shaped integrated passives |
JP5287154B2 (ja) * | 2007-11-08 | 2013-09-11 | パナソニック株式会社 | 回路保護素子およびその製造方法 |
JP6134507B2 (ja) * | 2011-12-28 | 2017-05-24 | ローム株式会社 | チップ抵抗器およびその製造方法 |
JP6262458B2 (ja) | 2013-07-17 | 2018-01-17 | ローム株式会社 | チップ抵抗器、チップ抵抗器の実装構造 |
KR20170073400A (ko) * | 2015-12-18 | 2017-06-28 | 삼성전기주식회사 | 저항 소자 및 그 실장 기판 |
WO2018013671A1 (en) | 2016-07-12 | 2018-01-18 | Advense Technology Inc. | A nanocomposite force sensing material |
KR101941752B1 (ko) * | 2016-12-21 | 2019-01-23 | 내셔널 청쿵 유니버시티 | 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법 |
KR20220075630A (ko) * | 2020-11-30 | 2022-06-08 | 삼성전기주식회사 | 칩 저항기 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4510179A (en) * | 1981-08-18 | 1985-04-09 | Matsushita Electric Industrial Co., Ltd. | Electrode on heat-resisting and isolating substrate and the manufacturing process for it |
NL8500433A (nl) * | 1985-02-15 | 1986-09-01 | Philips Nv | Chipweerstand en werkwijze voor de vervaardiging ervan. |
JPS61210601A (ja) * | 1985-03-14 | 1986-09-18 | 進工業株式会社 | チツプ抵抗器 |
JPS648601A (en) * | 1987-07-01 | 1989-01-12 | Fujitsu Ltd | Manufacture of electrode layer of chip resistance for surface mounting |
JPH071724B2 (ja) * | 1989-02-25 | 1995-01-11 | 三菱マテリアル株式会社 | チップ型固定抵抗器の製造方法 |
JPH03110803A (ja) * | 1989-09-26 | 1991-05-10 | Sumitomo Metal Mining Co Ltd | チップ抵抗器の製造方法 |
JP3110803B2 (ja) | 1990-07-20 | 2000-11-20 | 株式会社リコー | ブック原稿のページめくり装置 |
JPH0521205A (ja) * | 1991-07-09 | 1993-01-29 | Noritake Co Ltd | 角板形チツプ固定抵抗器 |
US5379017A (en) * | 1993-10-25 | 1995-01-03 | Rohm Co., Ltd. | Square chip resistor |
JP3637124B2 (ja) * | 1996-01-10 | 2005-04-13 | ローム株式会社 | チップ型抵抗器の構造及びその製造方法 |
JPH09246001A (ja) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 抵抗組成物およびこれを用いた抵抗器 |
EP0810614B1 (en) * | 1996-05-29 | 2002-09-04 | Matsushita Electric Industrial Co., Ltd. | A surface mountable resistor |
WO1997050094A1 (fr) * | 1996-06-25 | 1997-12-31 | Hokuriku Electric Industry Co., Ltd. | Resistance pastille a faible resistance |
US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
JPH10189318A (ja) * | 1996-12-27 | 1998-07-21 | Hokuriku Electric Ind Co Ltd | ネットワーク抵抗器の製造方法 |
JP3756612B2 (ja) * | 1997-03-18 | 2006-03-15 | ローム株式会社 | チップ型抵抗器の構造及びその製造方法 |
JPH11195505A (ja) * | 1997-12-26 | 1999-07-21 | E I Du Pont De Nemours & Co | 厚膜抵抗体及びその製造方法 |
TW424245B (en) * | 1998-01-08 | 2001-03-01 | Matsushita Electric Ind Co Ltd | Resistor and its manufacturing method |
-
1999
- 1999-09-13 KR KR1019990038950A patent/KR100328255B1/ko not_active IP Right Cessation
- 1999-11-09 US US09/436,822 patent/US6359546B1/en not_active Expired - Lifetime
- 1999-11-11 TW TW088119725A patent/TW445509B/zh not_active IP Right Cessation
- 1999-11-16 JP JP32544999A patent/JP3462438B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-05 US US09/730,240 patent/US20010000215A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019153712A (ja) * | 2018-03-05 | 2019-09-12 | ローム株式会社 | チップ抵抗器 |
JP7117114B2 (ja) | 2018-03-05 | 2022-08-12 | ローム株式会社 | チップ抵抗器 |
JP2019160992A (ja) * | 2018-03-13 | 2019-09-19 | ローム株式会社 | チップ抵抗器、およびチップ抵抗器の製造方法 |
JP7117116B2 (ja) | 2018-03-13 | 2022-08-12 | ローム株式会社 | チップ抵抗器 |
Also Published As
Publication number | Publication date |
---|---|
US6359546B1 (en) | 2002-03-19 |
KR20000052325A (ko) | 2000-08-16 |
US20010000215A1 (en) | 2001-04-12 |
JP3462438B2 (ja) | 2003-11-05 |
KR100328255B1 (ko) | 2002-03-16 |
TW445509B (en) | 2001-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3462438B2 (ja) | チップ部品およびその製造方法 | |
JP3904024B1 (ja) | 積層電子部品 | |
JP7382451B2 (ja) | チップ抵抗器 | |
WO2007034759A1 (ja) | チップ抵抗器 | |
JPH10303066A (ja) | Cr素子 | |
JP3845030B2 (ja) | チップ抵抗器の製造方法 | |
CN208690033U (zh) | 一种片式电阻器 | |
JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
CN113597649B (zh) | 片式电阻器 | |
JP2002064003A (ja) | チップ抵抗器及びその製造方法 | |
JP2001143903A (ja) | 抵抗器およびその製造方法 | |
JP4081873B2 (ja) | 抵抗器およびその製造方法 | |
JP4729398B2 (ja) | チップ抵抗器 | |
JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
CN108962516A (zh) | 一种片式电阻器及其制造方法 | |
KR101883042B1 (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
JP2003297670A (ja) | チップ型複合部品 | |
CN214847970U (zh) | 一种具有新型薄膜电极图案的贴片式电子元件 | |
JP2003068505A (ja) | チップ抵抗器およびその製造方法 | |
JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
JPH02305425A (ja) | Cr複合部品 | |
JP2000306701A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP2000340413A5 (ja) | ||
WO2020009051A1 (ja) | ネットワークチップ抵抗器 | |
GB2321558A (en) | Chip resistor and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |