JP6262458B2 - チップ抵抗器、チップ抵抗器の実装構造 - Google Patents

チップ抵抗器、チップ抵抗器の実装構造 Download PDF

Info

Publication number
JP6262458B2
JP6262458B2 JP2013148585A JP2013148585A JP6262458B2 JP 6262458 B2 JP6262458 B2 JP 6262458B2 JP 2013148585 A JP2013148585 A JP 2013148585A JP 2013148585 A JP2013148585 A JP 2013148585A JP 6262458 B2 JP6262458 B2 JP 6262458B2
Authority
JP
Japan
Prior art keywords
electrode
layer
chip resistor
plating film
resistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013148585A
Other languages
English (en)
Other versions
JP2015023088A (ja
Inventor
将記 米田
将記 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013148585A priority Critical patent/JP6262458B2/ja
Priority to US14/323,633 priority patent/US9305685B2/en
Publication of JP2015023088A publication Critical patent/JP2015023088A/ja
Priority to US15/069,167 priority patent/US9870849B2/en
Priority to US15/835,090 priority patent/US10083779B2/en
Application granted granted Critical
Publication of JP6262458B2 publication Critical patent/JP6262458B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • H01C1/012Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、チップ抵抗器と、チップ抵抗器の実装構造と、に関する。
従来から、抵抗器が知られている(たとえば特許文献1参照)。同文献に開示の抵抗器は、板状の抵抗体と、2つの電極とを備えている。2つの電極は、互いに離間した状態で、抵抗体に配置されている。このような抵抗器の抵抗値は、2つの電極の距離に依存する。たとえば、抵抗値の大きい抵抗器を得るには、2つの電極の距離を大きくする必要がある。2つの電極の距離を大きくすると、各電極の大きさは小さくなる。各電極の大きさが小さくなると、抵抗器にて発生した熱を効率よく抵抗器の外部に放出できない。
特開2002−57009号公報
本発明は、上記した事情のもとで考え出されたものであって、放熱性の向上を図ることのできるチップ抵抗器を提供することをその主たる課題とする。
本発明の第1の側面によると、抵抗板表面を有する抵抗板と、第1電極と、第2電極と、絶縁層と、を備え、前記第2電極は、前記第1電極に対して、前記抵抗板の厚さ方向に直交する第1方向とは反対の第2方向に位置し、前記抵抗板表面は、前記第1電極が接する第1領域と、前記第2電極が接する第2領域と、前記絶縁層が接する中間領域と、を含み、前記中間領域は、前記第1方向において、前記第1領域および前記第2領域の間に位置しており、前記第1電極は、第1下地層と、第1メッキ層と、を含み、前記第1下地層は、前記厚さ方向において、前記第1メッキ層および前記絶縁層との間に介在している、チップ抵抗器が提供される。
好ましくは、前記第1下地層は、前記絶縁層に接している。
好ましくは、前記第1下地層および前記第1メッキ層は、前記厚さ方向視において、前記中間領域に重なっている部分を有する。
好ましくは、前記第1下地層および前記第1メッキ層は、前記厚さ方向視において、前記第1領域に重なっている部分を有する。
好ましくは、前記第1メッキ層は、第1内側メッキ膜および第1外側メッキ膜を含み、前記第1内側メッキ膜は、前記第1外側メッキ膜および前記第1下地層の間に介在しており、前記第1内側メッキ膜は、Cu、Ag、あるいはAuよりなり、前記第1外側メッキ膜は、Snよりなる。
好ましくは、前記第1メッキ層は、第1中間メッキ膜を含み、前記第1中間メッキ膜は、第1内側メッキ膜および第1外側メッキ膜の間に介在しており、第1中間メッキ膜は、Niよりなる。
好ましくは、前記第1下地層は、前記第1方向に露出している。
好ましくは、前記第1下地層は、NiあるいはCrよりなる。
好ましくは、前記第1下地層の厚さは、前記絶縁層および前記第1メッキ層のいずれの厚さよりも薄い。
好ましくは、前記第1下地層は、スパッタリングにより形成される。
好ましくは、前記第1下地層は、前記第1領域に接している。
好ましくは、前記第1電極は、前記第1メッキ層および前記抵抗板の間に介在する第1導電層を含み、前記第1導電層は、前記第1領域に接している。
好ましくは、前記第1導電層は、前記第1下地層の厚さよりも厚い。
好ましくは、前記第1導電層は、前記第1方向に露出している。
好ましくは、前記抵抗板は、前記第1方向を向く第1抵抗板側面を有し、前記第1電極は、前記第1方向を向く電極側面を有し、前記第1抵抗板側面および前記電極側面は、面一である。
好ましくは、前記第1電極は、第1電極表面と第1曲面とを有し、前記第1電極表面は、前記抵抗板表面の向く方向と同一方向を向いており、前記第1曲面は、前記第1電極表面と前記電極側面とをつないでいる。
好ましくは、前記抵抗板は、前記第1方向および前記厚さ方向のいずれにも直交する第3方向を向く第1抵抗板端面を有し、前記第1電極は、前記第3方向を向く第1電極端面を有し、前記第1抵抗板端面および前記第1電極端面は、面一である。
好ましくは、前記抵抗板は、前記第3方向とは反対の第4方向を向く第2抵抗板端面を有し、前記第1電極は、前記第4方向を向く第2電極端面を有し、前記第2抵抗板端面および前記第2電極端面は、面一である。
好ましくは、前記第2電極は、第2下地層と、第2メッキ層と、を含み、前記第2下地層は、前記厚さ方向において、前記第2メッキ層および前記絶縁層との間に介在している。
好ましくは、前記第2下地層は、前記絶縁層に接している。
好ましくは、前記第2下地層および前記第2メッキ層は、前記厚さ方向視において、前記中間領域に重なっている部分を有する。
好ましくは、前記第2下地層および前記第2メッキ層は、前記厚さ方向視において、前記第2領域に重なっている部分を有する。
好ましくは、前記第2メッキ層は、第2内側メッキ膜および第2外側メッキ膜を含み、前記第2内側メッキ膜は、前記第2外側メッキ膜および前記第2下地層の間に介在しており、前記第2内側メッキ膜は、Cu、Ag、あるいはAuよりなり、前記第2外側メッキ膜は、Snよりなる。
好ましくは、前記第2メッキ層は、第2中間メッキ膜を含み、前記第2中間メッキ膜は、第2内側メッキ膜および第2外側メッキ膜の間に介在しており、第2中間メッキ膜は、Niよりなる。
好ましくは、前記第2下地層は、前記第2方向に露出している。
好ましくは、前記第2下地層は、NiあるいはCrよりなる。
好ましくは、前記第2下地層の厚さは、前記絶縁層および前記第2メッキ層のいずれの厚さよりも薄い。
好ましくは、前記第2下地層は、スパッタリングにより形成される。
好ましくは、前記抵抗板は、前記抵抗板表面とは反対側を向く抵抗板主面を有し、前記抵抗板主面を覆う保護層を更に備える。
好ましくは、前記抵抗板は、マンガニン、ゼラニン、Ni−Cr合金、Cu−Ni合金、あるいは、Fe−Cr合金よりなる。
好ましくは、前記絶縁層は、前記第1電極および前記第2電極が形成された絶縁層表面を有する。
好ましくは、前記絶縁層の熱伝導率は、1.0W/(m・K)〜5.0W/(m・K)である。
本発明の第2の側面によると、本発明の第1の側面によって提供されるチップ抵抗器と、前記チップ抵抗器が実装された実装基板と、前記実装基板と前記チップ抵抗器との間に介在する導電性接合部と、を備える、チップ抵抗器の実装構造が提供される。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態にかかるチップ抵抗器の実装構造の断面図である。 図1のII−II線に沿う、チップ抵抗器の断面図である。 図1のIII−III線に沿う、チップ抵抗器の矢視図である。 図1のIV−IV線に沿う、チップ抵抗器の断面図である。 図1のV−V線に沿う、チップ抵抗器の矢視図である。 図1のVI−VI線に沿う、チップ抵抗器の矢視図(一部透視化)である。 図6から、第1メッキ層および第2メッキ層を省略した図である。 図1に示したチップ抵抗器の一部を拡大して示す部分拡大図である。 図1に示したチップ抵抗器の一部を拡大して示す部分拡大図である。 図1に示したチップ抵抗器の製造方法における一工程を示す断面図である。 図10に続く一工程を示す平面図である。 図11のXII−XII線に沿う断面図である。 図11に続く一工程を示す平面図である。 図13のXIV−XIV線に沿う断面図である。 図13に続く一工程を示す平面図である。 図15のXVI−XVI線に沿う断面図である。 図15に続く一工程を示す平面図である。 図17のXVIII−XVIII線に沿う断面図である。 本発明の第2実施形態にかかるチップ抵抗器の実装構造の断面図である。 図19のXX−XX線に沿う、チップ抵抗器の断面図である。 図19のXXI−XXI線に沿う、チップ抵抗器の矢視図である。 図19のXXII−XXII線に沿う、チップ抵抗器の断面図である。 図19のXXIII−XXIII線に沿う、チップ抵抗器の矢視図である。 図19に示したチップ抵抗器の一部を拡大して示す部分拡大図である。 図19に示したチップ抵抗器の一部を拡大して示す部分拡大図である。
<第1実施形態>
図1〜図18を用いて、本発明の第1実施形態について説明する。
図1は、本発明の第1実施形態にかかるチップ抵抗器の実装構造の断面図である。
同図に示すチップ抵抗器の実装構造891は、チップ抵抗器101と、実装基板893と、導電性接合部895とを備える。
実装基板893は、たとえばプリント配線基板である。実装基板893は、たとえば、絶縁基板と、当該絶縁基板に形成されたパターン電極(図示略)とを含む。当該絶縁基板は、たとえば、ガラスエポキシ樹脂基板である。チップ抵抗器101は実装基板893に実装されている。チップ抵抗器101と、実装基板893との間には、導電性接合部895が介在している。導電性接合部895は、チップ抵抗器101と実装基板893とを接合している。導電性接合部895は、たとえばハンダよりなる。
図2は、図1のII−II線に沿う、チップ抵抗器の断面図である。図3は、図1のIII−III線に沿う、チップ抵抗器の矢視図である。図4は、図1のIV−IV線に沿う、チップ抵抗器の断面図である。図5は、図1のV−V線に沿う、チップ抵抗器の矢視図である。図6は、図1のVI−VI線に沿う、チップ抵抗器の矢視図(一部透視化)である。
これらの図に示すチップ抵抗器101は、抵抗板2と、第1電極4と、第2電極5と、絶縁層6と、保護層7と、を備える。
抵抗板2は板状である。抵抗板2は、金属抵抗材料よりなり、このような金属抵抗材料としては、たとえば、マンガニン、ゼラニン、Ni−Cr合金、Cu−Ni合金、および、Fe−Cr合金が挙げられる。
図1〜図7に示すように、抵抗板2は、抵抗板表面21と、抵抗板主面22と、第1抵抗板側面23と、第2抵抗板側面24と、第1抵抗板端面25と、第2抵抗板端面26と、を有する。
抵抗板表面21と、抵抗板主面22と、第1抵抗板側面23と、第2抵抗板側面24と、第1抵抗板端面25と、第2抵抗板端面26はいずれも、平坦である。図1に示すように、同図の上下方向を抵抗板2の厚さ方向Z1とする。そして、図6に示すように、同図の右方向を第1方向X1とし、左方向を第2方向X2とし、上方向を第3方向X3とし、下方向を第4方向X4とする。抵抗板2の最大厚さ(厚さ方向Z1の最大寸法)は、たとえば、130〜300μmである。厚さ方向Z1は、第1方向X1、第2方向X2、第3方向X3、第4方向X4と互いに直交する。また、第1方向X1および第2方向X2はそれぞれ、第3方向X3および第4方向X4と直交する。
なお、チップ抵抗器101の第1方向X1における寸法は、たとえば、1.0〜6.4mmであり、チップ抵抗器101の第3方向X3における寸法は、たとえば、0.5〜3.2mmである。
抵抗板表面21および抵抗板主面22は互いに反対側を向く。第1抵抗板側面23は第1方向X1を向いている。第2抵抗板側面24は第2方向X2を向いている。すなわち第1抵抗板側面23および第2抵抗板側面24は互いに反対側を向いている。第1抵抗板端面25は第3方向X3を向いている。第2抵抗板端面26は第4方向X4を向いている。すなわち第1抵抗板端面25および第2抵抗板端面26は互いに反対側を向いている。
図1、図6に示すように、抵抗板表面21は、第1領域211と、第2領域212と、中間領域213とを有する。
第1領域211は第1電極4に接する領域である。第2領域212は第2電極5に接する領域である。中間領域213は絶縁層6に接する領域である。本実施形態においては、第1領域211、第2領域212、および中間領域213はいずれも、矩形状である。第1領域211は、第1抵抗板側面23と第1抵抗板端面25と第2抵抗板端面26とにつながっている。第2領域212は、第2抵抗板側面24と第1抵抗板端面25と第2抵抗板端面26とにつながっている。中間領域213は第1抵抗板端面25と第2抵抗板端面26とにつながっている。中間領域213は、第1方向X1において第1領域211および第2領域212の間に位置している。また、中間領域213と第1領域211とはつながっており、中間領域213と第2領域212とは互いにつながっている。
絶縁層6は抵抗板2に形成されている。絶縁層6は抵抗板2に接している。絶縁層6は、抵抗板2における抵抗板表面21に接している。絶縁層6は、たとえばエポキシ系の樹脂やポリイミドを、材料として含む。絶縁層6の第1方向X1における寸法は、抵抗板表面21における中間領域213の第1方向X1における寸法と同一である。絶縁層6の第3方向X3における寸法は、抵抗板2の第3方向X3における寸法と同一である。絶縁層6の最大厚さ(厚さ方向Z1における最大寸法)は、たとえば、20〜40μmである。絶縁層6は、抵抗板2にて発生した熱をチップ抵抗器101の外部に放出しやすくするため、絶縁層6を構成する材料としては熱伝導率が大きいものを用いることが好ましい。更には、熱伝導率の向上のためには、絶縁層6に熱伝導性のフィラーが混入されていることが好ましい。このようなフィラーとしては、たとえばアルミナが挙げられる。絶縁層6の熱伝導率は、抵抗板2を構成する材料の熱伝導率よりも、大きいことが好ましい。絶縁層6の熱伝導率は、たとえば、1.0W/(m・K)〜5.0W/(m・K)であることが好ましい。
絶縁層6は、絶縁層表面61と、絶縁層主面62と、を有する。
絶縁層表面61は、主として、抵抗板2の位置する側とは反対側(すなわち、図1の下方向)を向いている。絶縁層表面61には、第1電極4および第2電極5が形成されている。絶縁層表面61の一部(絶縁層表面61のうち第1電極4と第2電極5とに挟まれた領域)は、第1電極4および第2電極5から露出している。
絶縁層主面62は、抵抗板主面22の向く方向と同一方向(すなわち、図1の上方向)を向いている。本実施形態では、絶縁層主面62は、抵抗板2に接している。具体的には、絶縁層主面62は、抵抗板表面21に接している。
第1電極4は抵抗板2に導通している。第1電極4は、チップ抵抗器101を実装する実装基板893から抵抗板2へと電力を供給するためのものである。第1電極4は、抵抗板2と絶縁層6とに接している。本実施形態においては、第1電極4は、抵抗板2における抵抗板表面21に接している。本実施形態では、第1電極4と抵抗板2との間に介在する部位を、絶縁層6が有している。図1に示すように、実装構造891においては、第1電極4は、導電性接合部895に接しており、導電性接合部895を介して、実装基板893における配線パターン(図示略)と導通している。
第1電極4は、第1下地層41と、第1メッキ層43と、を含む。
図7は、図6から、第1メッキ層および第2メッキ層を省略した図である。
図1、図7に示すように、第1下地層41は抵抗板2に接している。第1下地層41は、絶縁層6上にメッキによって第1メッキ層43を形成するために、形成されている。第1下地層41は抵抗板表面21のうち、絶縁層6から露出した部位に接している。第1下地層41は、厚さ方向Z1において抵抗板2から離間した部位を有している。第1下地層41は、厚さ方向Z1において、第1メッキ層43および絶縁層6の間に介在している。第1下地層41および抵抗板2の間には、絶縁層6が介在している。第1下地層41は、厚さ方向Z1視において、第1領域211および中間領域213に重なっている部分を有する。また、本実施形態では、第1下地層41は、第1領域211に接している。
図1〜図3に示すように、第1下地層41の側面は露出している。すなわち、チップ抵抗器101において、第1下地層41は第1方向X1と、第3方向X3と、第4方向X4とに露出している。
チップ抵抗器101の放熱性向上の観点からは、第1下地層41の第1方向X1における寸法が大きい方が好ましい。好ましくは、第1下地層41の第1方向X1における寸法は、抵抗板2の第1方向X1における寸法の4分の1以上であり、更に好ましくは、抵抗板2の第1方向X1における寸法の3分の1以上である。第1下地層41の厚さは、絶縁層6の厚さ、および、第1メッキ層43の厚さのいずれの厚さよりも薄い。第1下地層41は、PVD(Physical Vapor Deposition)、CVD(Chemical Vapor Deposition)、あるいは印刷によって形成するとよい。本実施形態では、第1下地層41は、PVDのうちのスパッタリングにより形成される。第1下地層41の厚さは、たとえば、100〜500nmである。第1下地層41は、たとえば、NiやCrを含む。
第1メッキ層43は、第1下地層41を直接覆っている。第1メッキ層43は、抵抗板2に形成されている。第1メッキ層43の一部は、絶縁層6に接している。第1メッキ層43は、絶縁層6のうち、第1下地層41よりも第2方向X2側に位置する部位に、接している。実装基板893に実装される前のチップ抵抗器101においては、第1メッキ層43は外部に露出している。そのため、図1に示すように、実装構造891においては、第1メッキ層43は、導電性接合部895に接しており、導電性接合部895を介して、実装基板893における配線パターン(図示略)と導通している。
第1メッキ層43は、第1内側メッキ膜43aおよび第1外側メッキ膜43cを含む。
第1内側メッキ膜43aは、たとえば、Cu、Ag、あるいはAuである。第1内側メッキ膜43aは、第1下地層41を直接覆っている。第1外側メッキ膜43cは、第1内側メッキ膜43aに積層されている。チップ抵抗器101の実装の際には、第1外側メッキ膜43cにはハンダ(導電性接合部895)が付着する。第1外側メッキ膜43cは、たとえば、Snである。
本実施形態においては、第1メッキ層43は、第1中間メッキ膜43bを含む。第1中間メッキ膜43bは、第1内側メッキ膜43aと第1外側メッキ膜43cとの間に介在している。第1中間メッキ膜43bは、たとえば、Niである。本実施形態とは異なり第1メッキ層43が第1中間メッキ膜43bを含んでおらず、第1内側メッキ膜43aと第1外側メッキ膜43cとが直接接していてもよい。
第1内側メッキ膜43aの厚さは、たとえば10〜50μmであり、第1中間メッキ膜43bの厚さは、たとえば1〜10μmであり、第1外側メッキ膜43cの厚さは、たとえば1〜10μmである。
図8は、図1に示したチップ抵抗器101の一部を拡大して示す部分拡大図である。
図1〜図3、図6〜図8に示すように、第1電極4は、第1電極表面471と、電極側面473と、電極端面475(第1電極端面)と、電極端面476(第2電極端面)と、第1曲面49(図8参照)と、を有している。なお、図6、図8以外では、第1曲面49の図示を省略している。
第1電極表面471は、抵抗板表面21の向く方向と同一方向(すなわち、図1の下方向)を向いている。第1電極表面471は、第1メッキ層43によって構成されており、より具体的には第1外側メッキ膜43cによって構成されている。
電極側面473は第1方向X1を向いている。本実施形態では、電極側面473は、第1抵抗板側面23と面一になっている。図2、図3に示すように、電極端面475は、第3方向X3を向いている。電極端面475は、第1抵抗板端面25と面一になっている。電極端面476は、第4方向X4を向いている。電極端面476は、第2抵抗板端面26と面一になっている。電極側面473と電極端面475と電極端面476は、第1下地層41および第1メッキ層43によって構成されており、より具体的には、第1下地層41と、第1内側メッキ膜43aと、第1中間メッキ膜43bと、第1外側メッキ膜43cと、によって構成されている。
図8に示すように、第1曲面49は、厚さ方向Z1視における端部に形成されている。図6には、第1曲面49が形成されている箇所を、砂模様を付して示している。第1曲面49は、第1電極表面471と、電極側面473と、電極端面475と、電極端面476とにつながっている。第1曲面49は、チップ抵抗器101を形成する際にパンチングを用いたために形成されている。
第2電極5は、第1電極4に対して、第2方向X2側に位置している。第2電極5は第1電極4から離間している。第2電極5は抵抗板2に導通している。第2電極5は、チップ抵抗器101を実装する実装基板893から抵抗板2へと電力を供給するためのものである。第2電極5は、抵抗板2と絶縁層6とに接している。本実施形態においては、第2電極5は、抵抗板2における抵抗板表面21に接している。本実施形態では、第2電極5と抵抗板2との間に介在する部位を、絶縁層6が有している。図1に示すように、実装構造891においては、第2電極5は、導電性接合部895に接しており、導電性接合部895を介して、実装基板893における配線パターン(図示略)と導通している。
第2電極5は、第2下地層51と、第2メッキ層53と、を含む。
第2下地層51は抵抗板2に接している。第2下地層51は、絶縁層6上にメッキによって第2メッキ層53を形成するために、形成されている。第2下地層51は抵抗板表面21のうち、絶縁層6から露出した部位に接している。第2下地層51は、厚さ方向Z1において抵抗板2から離間した部位を有している。第2下地層51は、厚さ方向Z1において、第2メッキ層53および絶縁層6の間に介在している。第2下地層51および抵抗板2の間には、絶縁層6が介在している。第2下地層51は、厚さ方向Z1視において、第2領域212および中間領域213に重なっている部分を有する。また、本実施形態では、第2下地層51は、第2領域212に接している。
図1、図4、図5に示すように、第2下地層51の側面は露出している。すなわち、チップ抵抗器101において、第2下地層51は第2方向X2と、第3方向X3と、第4方向X4とに露出している。
チップ抵抗器101の放熱性向上の観点からは、第2下地層51の第2方向X2における寸法が大きい方が好ましい。好ましくは、第2下地層51の第2方向X2における寸法は、抵抗板2の第2方向X2における寸法の4分の1以上であり、更に好ましくは、抵抗板2の第2方向X2における寸法の3分の1以上である。第2下地層51の厚さは、絶縁層6の厚さ、および、第2メッキ層53の厚さのいずれの厚さよりも薄い。第2下地層51は、PVD(Physical Vapor Deposition)、CVD(Chemical Vapor Deposition)、あるいは印刷によって形成するとよい。本実施形態では、第2下地層51は、PVDのうちのスパッタリングにより形成される。第2下地層51の厚さは、たとえば、100〜500nmである。第2下地層51は、たとえば、NiやCrを含む。
第2メッキ層53は、第2下地層51を直接覆っている。第2メッキ層53は、抵抗板2に形成されている。第2メッキ層53の一部は、絶縁層6に接している。第2メッキ層53は、絶縁層6のうち、第2下地層51よりも第1方向X1側に位置する部位に、接している。実装基板893に実装される前のチップ抵抗器101においては、第2メッキ層53は外部に露出している。そのため、図1に示すように、実装構造891においては、第2メッキ層53は、導電性接合部895に接しており、導電性接合部895を介して、実装基板893における配線パターン(図示略)と導通している。
第2メッキ層53は、第2内側メッキ膜53aおよび第2外側メッキ膜53cを含む。
第2内側メッキ膜53aは、たとえば、Cu、Ag、あるいはAuである。第2内側メッキ膜53aは、第2下地層51を直接覆っている。第2外側メッキ膜53cは、第2内側メッキ膜53aに積層されている。チップ抵抗器101の実装の際には、第2外側メッキ膜53cにはハンダ(導電性接合部895)が付着する。第2外側メッキ膜53cは、たとえば、Snである。
本実施形態においては、第2メッキ層53は、第2中間メッキ膜53bを含む。第2中間メッキ膜53bは、第2内側メッキ膜53aと第2外側メッキ膜53cとの間に介在している。第2中間メッキ膜53bは、たとえば、Niである。本実施形態とは異なり第2メッキ層53が第2中間メッキ膜53bを含んでおらず、第2内側メッキ膜53aと第2外側メッキ膜53cとが直接接していてもよい。
第2内側メッキ膜53aの厚さは、たとえば10〜50μmであり、第2中間メッキ膜53bの厚さは、たとえば1〜10μmであり、第2外側メッキ膜53cの厚さは、たとえば1〜10μmである。
図9は、図1に示したチップ抵抗器101の一部を拡大して示す部分拡大図である。
図1、図4〜図7、図9に示すように、第2電極5は、第2電極表面571と、電極側面574と、電極端面575と、電極端面576と、第2曲面59(図9参照)と、を有している。なお、図6、図9以外の図では、第2曲面59の図示を省略している。
第2電極表面571は、抵抗板表面21の向く方向と同一方向(すなわち、図1の下方向)を向いている。第2電極表面571は、第2メッキ層53によって構成されており、より具体的には第2外側メッキ膜53cによって構成されている。
電極側面574は第2方向X2を向いている。本実施形態では、電極側面574は、第2抵抗板側面24と面一になっている。図4、図5に示すように、電極端面575は、第3方向X3を向いている。電極端面575は、第1抵抗板端面25と面一になっている。電極端面576は、第4方向X4を向いている。電極端面576は、第2抵抗板端面26と面一になっている。電極側面574と電極端面575と電極端面576は、第2下地層51および第2メッキ層53によって構成されており、より具体的には、第2下地層51と、第2内側メッキ膜53aと、第2中間メッキ膜53bと、第2外側メッキ膜53cと、によって構成されている。
第2曲面59は、厚さ方向Z1視における端部に形成されている。図6には、第2曲面59が形成されている箇所を、砂模様を付して示している。第2曲面59は、第2電極表面571と、電極側面574と、電極端面575と、電極端面576とにつながっている。第2曲面59は、チップ抵抗器101を形成する際にパンチングを用いたために形成されている。
保護層7は、抵抗板2の抵抗板主面22に形成されている。保護層7は、絶縁性の材料よりなり、このような材料としてはエポキシ系の材料よりなる。保護層7は抵抗板2を保護するために形成されている。保護層7の厚さは、たとえば、20〜40μmである。なお、保護層7が形成されている必要は必ずしもない。
次に、チップ抵抗器101の製造方法について簡単に説明する。
まず、図10に示すように、抵抗板820を用意する。抵抗板820は上述の抵抗板2になるものである。
次に、図11、図12に示すように、抵抗板820の抵抗板表面821に絶縁層860を形成する。絶縁層860は、上述の絶縁層6になるものである。絶縁層860は、一方向に沿って延びる複数の帯状に形成される。絶縁層860は、たとえば印刷あるいは塗布によって形成される。
次に、図13、図14に示すように、抵抗板820上に下地層841を形成する。下地層841は、上述の第1下地層41あるいは第2下地層51になるものである。下地層841を形成する工程は、PVDあるいはCVDが用いられる。下地層841を形成するために用いるPVDとしては、たとえばスパッタリングが挙げられる。本実施形態においては、下地層841を形成する工程では、下地層841を、絶縁層860の延びる方向に沿って帯状となるように形成する。そして、形成された下地層841からは、絶縁層860の一部が露出している。なお、下地層841を帯状となるように形成させるには、たとえば、マスキングを行うとよい。下地層841は、たとえば、NiやCrよりなる。
次に、図15、図16に示すように、メッキ層843を形成する。メッキ層843は、上述の、第1メッキ層43(第1内側メッキ膜43a、第1中間メッキ膜43b、および第1外側メッキ膜43c)、および、第2メッキ層53(第2内側メッキ膜53a、第2中間メッキ膜53b、および第2外側メッキ膜53c)になるものである。メッキ層843を形成するには、たとえば電解メッキ(バレルメッキ)を用いる。また、抵抗板820における抵抗板主面822に、保護層870を形成する。なお、保護層870の形成は、抵抗板表面821に絶縁層860を形成する工程より前に行ってもよい。
次に、図17、図18に示すように、図15、図16に示した中間品を切断する。この切断には、たとえば、パンチングを用いる。パンチングを行うことにより、上述の第1曲面49および第2曲面59が形成される。また、この切断により、第1抵抗板側面23と電極側面473とが面一となり、第2抵抗板側面24と電極側面574とが面一となり、第1抵抗板端面25と電極端面475と電極端面575とが面一となり、第2抵抗板端面26と電極端面476と電極端面576とが面一となる。以上の工程を経ることにより、チップ抵抗器101の製造が完成する。
次に、本実施形態の作用効果について説明する。
本実施形態においては、チップ抵抗器101は、絶縁層6を備える。抵抗板表面21は、第1電極4が接する第1領域211と、第2電極5が接する第2領域212と、絶縁層6が接する中間領域213と、を含む。中間領域213は、第1方向X1において、第1領域211および第2領域212の間に位置している。このような構成によると、中間領域213の第1方向X1の寸法が、チップ抵抗器101の抵抗値を規定する。よって、チップ抵抗器101の抵抗値に依らずに、第1電極4および第2電極5の第1方向X1の寸法を決定することができる。更に、チップ抵抗器101においては、第1下地層41は、厚さ方向Z1において、第1メッキ層43および絶縁層6との間に介在している。このような構成は、第1メッキ層43の第1方向X1における寸法を大きくするのに適する。第1メッキ層43の第1方向X1における寸法を大きくできると、チップ抵抗器101の放熱性の向上を図ることができる。
同様に、チップ抵抗器101においては、第2下地層51は、厚さ方向Z1において、第2メッキ層53および絶縁層6との間に介在している。このような構成は、第2メッキ層53の第2方向X2における寸法を大きくするのに適する。第2メッキ層53の第2方向X2における寸法を大きくできると、チップ抵抗器101の放熱性の向上を図ることができる。
<第2実施形態>
図19〜図25を用いて、本発明の第2実施形態について説明する。
なお、以下の説明では、上記と同一もしくは類似の構成については上記と同一の符号を付し、説明を適宜省略する。
図19は、本発明の第2実施形態にかかるチップ抵抗器の実装構造の断面図である。
同図に示すチップ抵抗器の実装構造892は、チップ抵抗器102と、実装基板893と、導電性接合部895とを備える。
実装基板893および導電性接合部895は、第1実施形態で述べた説明を適用できるから、本実施形態では説明を省略する。
図20は、図19のXX−XX線に沿う、チップ抵抗器の断面図である。図21は、図19のXXI−XXI線に沿う、チップ抵抗器の矢視図である。図22は、図19のXXII−XXII線に沿う、チップ抵抗器の断面図である。図23は、図19のXXIII−XXIII線に沿う、チップ抵抗器の矢視図である。図24は、図19に示したチップ抵抗器の一部を拡大して示す部分拡大図である。図25は、図19に示したチップ抵抗器の一部を拡大して示す部分拡大図である。
これらの図に示すチップ抵抗器102は、抵抗板2と、第1電極4と、第2電極5と、絶縁層6と、保護層7と、を備える。
抵抗板2と、絶縁層6と、保護層7は、第1実施形態で述べた説明を適用できるから、本実施形態では説明を省略する。
第1電極4は抵抗板2に導通している。第1電極4は、チップ抵抗器102を実装する実装基板893から抵抗板2へと電力を供給するためのものである。第1電極4は、抵抗板2と絶縁層6とに接している。本実施形態においては、第1電極4は、抵抗板2における抵抗板表面21に接している。本実施形態では、第1電極4と抵抗板2との間に介在する部位を、絶縁層6が有している。図19に示すように、実装構造892においては、第1電極4は、導電性接合部895に接しており、導電性接合部895を介して、実装基板893における配線パターン(図示略)と導通している。
第1電極4は、第1下地層41と、第1メッキ層43と、第1導電層48と、を含む。
第1導電層48は抵抗板2に接している。第1導電層48は、抵抗板表面21のうち、絶縁層6から露出した部位に接している。具体的には、第1導電層48は、抵抗板表面21における第1領域211に接している。本実施形態では、第1導電層48は、メッキ(ラックメッキ)により形成されている。第1導電層48はたとえばCuよりなる。第1導電層48の厚さは、第1下地層41の厚さよりも厚い。図19〜図21に示すように、第1導電層48は第1方向X1と、第3方向X3と、第4方向X4とに向かって露出している。
第1下地層41は、絶縁層6上にメッキによって第1メッキ層43を形成するために、形成されている。第1下地層41は、厚さ方向Z1において抵抗板2から離間した部位を有している。第1下地層41は、厚さ方向Z1において、第1メッキ層43および絶縁層6の間に介在している。第1下地層41および抵抗板2の間には、絶縁層6が介在している。第1下地層41は、厚さ方向Z1視において、第1領域211および中間領域213に重なっている部分を有する。
図19〜図21に示すように、第1下地層41の側面は露出している。すなわち、チップ抵抗器102において、第1下地層41は第1方向X1と、第3方向X3と、第4方向X4とに露出している。
チップ抵抗器102の放熱性向上の観点からは、第1下地層41の第1方向X1における寸法が大きい方が好ましい。好ましくは、第1下地層41の第1方向X1における寸法は、抵抗板2の第1方向X1における寸法の4分の1以上であり、更に好ましくは、抵抗板2の第1方向X1における寸法の3分の1以上である。第1下地層41の厚さは、絶縁層6の厚さ、および、第1メッキ層43の厚さのいずれの厚さよりも薄い。第1下地層41は、PVD(Physical Vapor Deposition)、CVD(Chemical Vapor Deposition)、あるいは印刷によって形成するとよい。本実施形態では、第1下地層41は、PVDのうちのスパッタリングにより形成される。第1下地層41の厚さは、たとえば、100〜500nmである。第1下地層41は、たとえば、NiやCrを含む。
第1メッキ層43は、第1実施形態で述べた説明を適用できるから、本実施形態では説明を省略する。
図19〜図21、図24に示すように、第1電極4は、第1電極表面471と、電極側面473と、電極端面475(第1電極端面)と、電極端面476(第2電極端面)と、第1曲面49と、を有している。
第1電極表面471は、抵抗板表面21の向く方向と同一方向(すなわち、図19の下方向)を向いている。第1電極表面471は、第1メッキ層43によって構成されており、より具体的には第1外側メッキ膜43cによって構成されている。
電極側面473は第1方向X1を向いている。本実施形態では、電極側面473は、第1抵抗板側面23と面一になっている。図20、図21に示すように、電極端面475は、第3方向X3を向いている。電極端面475は、第1抵抗板端面25と面一になっている。電極端面476は、第4方向X4を向いている。電極端面476は、第2抵抗板端面26と面一になっている。電極側面473と電極端面475と電極端面476は、第1下地層41と、第1メッキ層43と、第1導電層48とによって構成されており、より具体的には、第1下地層41と、第1内側メッキ膜43aと、第1中間メッキ膜43bと、第1外側メッキ膜43cと、第1導電層48と、によって構成されている。
第1曲面49は、厚さ方向Z1視における端部に形成されている。第1曲面49は、第1電極表面471と、電極側面473と、電極端面475と、電極端面476とにつながっている。第1曲面49は、チップ抵抗器102を形成する際にパンチングを用いたために形成されている。
第2電極5は、第1電極4に対して、第2方向X2側に位置している。第2電極5は抵抗板2に導通している。第2電極5は、チップ抵抗器102を実装する実装基板893から抵抗板2へと電力を供給するためのものである。第2電極5は、抵抗板2と絶縁層6とに接している。本実施形態においては、第2電極5は、抵抗板2における抵抗板表面21に接している。本実施形態では、第2電極5と抵抗板2との間に介在する部位を、絶縁層6が有している。図19に示すように、実装構造892においては、第2電極5は、導電性接合部895に接しており、導電性接合部895を介して、実装基板893における配線パターン(図示略)と導通している。
第2電極5は、第2下地層51と、第2メッキ層53と、第2導電層58と、を含む。
第2導電層58は抵抗板2に接している。第2導電層58は、抵抗板表面21のうち、絶縁層6から露出した部位に接している。具体的には、第2導電層58は、抵抗板表面21における第2領域212に接している。本実施形態では、第2導電層58は、メッキにより形成されている。第2導電層58はたとえばCuよりなる。第2導電層58の厚さは、第2下地層51の厚さよりも厚い。第2導電層58は第2方向X2と、第3方向X3と、第4方向X4とに向かって露出している。
第2下地層51は、絶縁層6上にメッキによって第2メッキ層53を形成するために、形成されている。第2下地層51は、厚さ方向Z1において抵抗板2から離間した部位を有している。第2下地層51は、厚さ方向Z1において、第2メッキ層53および絶縁層6の間に介在している。第2下地層51および抵抗板2の間には、絶縁層6が介在している。第2下地層51は、厚さ方向Z1視において、第2領域212および中間領域213に重なっている部分を有する。
図19、図22、図23に示すように、第2下地層51の側面は露出している。すなわち、チップ抵抗器102において、第2下地層51は第2方向X2と、第3方向X3と、第4方向X4とに露出している。
チップ抵抗器102の放熱性向上の観点からは、第2下地層51の第2方向X2における寸法が大きい方が好ましい。好ましくは、第2下地層51の第2方向X2における寸法は、抵抗板2の第2方向X2における寸法の4分の1以上であり、更に好ましくは、抵抗板2の第2方向X2における寸法の3分の1以上である。第2下地層51の厚さは、絶縁層6の厚さ、および、第2メッキ層53の厚さのいずれの厚さよりも薄い。第2下地層51は、PVD(Physical Vapor Deposition)、CVD(Chemical Vapor Deposition)、あるいは印刷によって形成するとよい。本実施形態では、第2下地層51は、PVDのうちのスパッタリングにより形成される。第2下地層51の厚さは、たとえば、100〜500nmである。第2下地層51は、たとえば、NiやCrを含む。
第2メッキ層53は、第2実施形態で述べた説明を適用できるから、本実施形態では説明を省略する。
図19、図22、図23、図25に示すように、第2電極5は、第2電極表面571と、電極側面574と、電極端面575と、電極端面576と、第2曲面59と、を有している。
第2電極表面571は、抵抗板表面21の向く方向と同一方向(すなわち、図19の下方向)を向いている。第2電極表面571は、第2メッキ層53によって構成されており、より具体的には第2外側メッキ膜53cによって構成されている。
電極側面574は第2方向X2を向いている。本実施形態では、電極側面574は、第2抵抗板側面24と面一になっている。図22、図23に示すように、電極端面575は、第3方向X3を向いている。電極端面575は、第1抵抗板端面25と面一になっている。電極端面576は、第4方向X4を向いている。電極端面576は、第2抵抗板端面26と面一になっている。電極側面574と電極端面575と電極端面576は、第2下地層51と、第2メッキ層53と、第2導電層58とによって構成されており、より具体的には、第2下地層51と、第2内側メッキ膜53aと、第2中間メッキ膜53bと、第2外側メッキ膜53cと、第2導電層58と、によって構成されている。
第2曲面59は、厚さ方向Z1視における端部に形成されている。第2曲面59は、第2電極表面571と、電極側面574と、電極端面575と、電極端面576とにつながっている。第2曲面59は、チップ抵抗器102を形成する際にパンチングを用いたために形成されている。
本実施形態によると、第1実施形態で述べた作用効果に加え、以下の作用効果を奏する。
本実施形態においては、第1電極4は、第1メッキ層43および抵抗板2の間に介在する第1導電層48を含む。第1導電層48は、第1領域211に接している。このような構成によると、第1電極表面471のうち、厚さ方向Z1視において第1領域211に重なる部分を、より図19の下側に位置させることが可能となる。これにより、第1電極表面471をより平坦にすることが可能となる。第1電極表面471を平坦にできると、チップ抵抗器102を実装基板893に実装しやすい。
同様に、本実施形態においては、第2電極5は、第2メッキ層53および抵抗板2の間に介在する第2導電層58を含む。第2導電層58は、第2領域212に接している。このような構成によると、第2電極表面571のうち、厚さ方向Z1視において第2領域212に重なる部分を、より図19の下側に位置させることが可能となる。これにより、第2電極表面571をより平坦にすることが可能となる。第2電極表面571を平坦にできると、チップ抵抗器102を実装基板893に実装しやすい。
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
101 チップ抵抗器
102 チップ抵抗器
2 抵抗板
21 抵抗板表面
211 第1領域
212 第2領域
213 中間領域
22 抵抗板主面
23 第1抵抗板側面
24 第2抵抗板側面
25 第1抵抗板端面
26 第2抵抗板端面
4 第1電極
41 第1下地層
43 第1メッキ層
43a 第1内側メッキ膜
43b 第1中間メッキ膜
43c 第1外側メッキ膜
471 第1電極表面
473 電極側面
475 電極端面
476 電極端面
48 第1導電層
49 第1曲面
5 第2電極
51 第2下地層
53 第2メッキ層
53a 第2内側メッキ膜
53b 第2中間メッキ膜
53c 第2外側メッキ膜
571 第2電極表面
574 電極側面
575 電極端面
576 電極端面
58 第2導電層
59 第2曲面
6 絶縁層
61 絶縁層表面
62 絶縁層主面
7 保護層
820 抵抗板
821 抵抗板表面
822 抵抗板主面
841 下地層
843 メッキ層
860 絶縁層
870 保護層
891,892 実装構造
893 実装基板
895 導電性接合部
X1 第1方向
X2 第2方向
X3 第3方向
X4 第4方向
Z1 厚さ方向

Claims (33)

  1. 抵抗板表面を有する抵抗板と、第1電極と、第2電極と、絶縁層と、を備え、
    前記第2電極は、前記第1電極に対して、前記抵抗板の厚さ方向に直交する第1方向とは反対の第2方向に位置し、
    前記抵抗板表面は、前記第1電極が接する第1領域と、前記第2電極が接する第2領域と、前記絶縁層が接する中間領域と、を含み、
    前記中間領域は、前記第1方向において、前記第1領域および前記第2領域の間に位置しており、
    前記第1電極は、第1下地層と、第1メッキ層と、を含み、
    前記第1下地層は、前記厚さ方向において、前記第1メッキ層および前記絶縁層との間に介在しており、
    前記第1メッキ層は、第1実装面と、第2実装面と、実装傾斜面と、を有し、前記第1実装面は、前記抵抗体表面の側とは反対側を向き、且つ、前記厚さ方向視において前記第1領域に重なり、前記第2実装面は、前記抵抗体表面の側とは反対側を向き、且つ、前記厚さ方向視において前記中間領域に重なり、前記実装傾斜面は、前記第1実装面と前記第2実装面との間に位置し、且つ、前記第1実装面と前記第2実装面とにつながり、
    前記実装傾斜面は、前記第2方向に向かうにつれて前記抵抗板表面から遠ざかるように、前記第1実装面に対し傾斜しており、
    前記第1下地層は、前記第2方向に向かうにつれて前記抵抗板表面から遠ざかるように、前記抵抗板表面に対し傾斜する傾斜面を有し、前記第1下地層の前記傾斜面は、前記絶縁層に接しており、且つ、前記厚さ方向視において、前記実装傾斜面に重なる部位を有し、
    前記第1実装面と前記抵抗板表面との前記厚さ方向における距離は、前記第2実装面と前記抵抗板表面との前記厚さ方向における距離よりも、小さい、チップ抵抗器。
  2. 前記第1下地層は、前記絶縁層に接している、請求項1に記載のチップ抵抗器。
  3. 前記第1下地層および前記第1メッキ層は、前記厚さ方向視において、前記中間領域に重なっている部分を有する、請求項1または請求項2に記載のチップ抵抗器。
  4. 前記第1下地層および前記第1メッキ層は、前記厚さ方向視において、前記第1領域に重なっている部分を有する、請求項1ないし請求項3のいずれかに記載のチップ抵抗器。
  5. 前記第1メッキ層は、第1内側メッキ膜および第1外側メッキ膜を含み、
    前記第1内側メッキ膜は、前記第1外側メッキ膜および前記第1下地層の間に介在しており、
    前記第1内側メッキ膜は、Cu、Ag、あるいはAuよりなり、前記第1外側メッキ膜は、Snよりなる、請求項1ないし請求項4のいずれかに記載のチップ抵抗器。
  6. 前記第1メッキ層は、第1中間メッキ膜を含み、
    前記第1中間メッキ膜は、第1内側メッキ膜および第1外側メッキ膜の間に介在しており、第1中間メッキ膜は、Niよりなる、請求項5に記載のチップ抵抗器。
  7. 前記第1下地層は、前記第1方向に露出している、請求項1ないし請求項6のいずれかに記載のチップ抵抗器。
  8. 前記第1下地層は、NiあるいはCrよりなる、請求項1ないし請求項7のいずれかに記載のチップ抵抗器。
  9. 前記第1下地層の厚さは、前記絶縁層および前記第1メッキ層のいずれの厚さよりも薄い、請求項1ないし請求項8のいずれかに記載のチップ抵抗器。
  10. 前記第1下地層は、スパッタリングにより形成される、請求項1ないし請求項9のいずれかに記載のチップ抵抗器。
  11. 前記第1下地層は、前記第1領域に接している、請求項1ないし請求項10のいずれかに記載のチップ抵抗器。
  12. 前記第1電極は、前記第1メッキ層および前記抵抗板の間に介在する第1導電層を含み、
    前記第1導電層は、前記第1領域に接している、請求項1ないし請求項10のいずれかに記載のチップ抵抗器。
  13. 前記第1導電層は、前記第1下地層の厚さよりも厚い、請求項12に記載のチップ抵抗器。
  14. 前記第1導電層は、前記第1方向に露出している、請求項12または請求項13に記載のチップ抵抗器。
  15. 前記抵抗板は、前記第1方向を向く第1抵抗板側面を有し、
    前記第1電極は、前記第1方向を向く電極側面を有し、
    前記第1抵抗板側面および前記電極側面は、面一である、請求項1に記載のチップ抵抗器。
  16. 前記第1電極は、第1電極表面と第1曲面とを有し、
    前記第1電極表面は、前記抵抗板表面の向く方向と同一方向を向いており、
    前記第1曲面は、前記第1電極表面と前記電極側面とをつないでいる、請求項15に記載のチップ抵抗器。
  17. 前記抵抗板は、前記第1方向および前記厚さ方向のいずれにも直交する第3方向を向く第1抵抗板端面を有し、
    前記第1電極は、前記第3方向を向く第1電極端面を有し、
    前記第1抵抗板端面および前記第1電極端面は、面一である、請求項1に記載のチップ抵抗器。
  18. 前記抵抗板は、前記第3方向とは反対の第4方向を向く第2抵抗板端面を有し、
    前記第1電極は、前記第4方向を向く第2電極端面を有し、
    前記第2抵抗板端面および前記第2電極端面は、面一である、請求項17に記載のチップ抵抗器。
  19. 前記第2電極は、第2下地層と、第2メッキ層と、を含み、
    前記第2下地層は、前記厚さ方向において、前記第2メッキ層および前記絶縁層との間に介在している、請求項1に記載のチップ抵抗器。
  20. 前記第2下地層は、前記絶縁層に接している、請求項19に記載のチップ抵抗器。
  21. 前記第2下地層および前記第2メッキ層は、前記厚さ方向視において、前記中間領域に重なっている部分を有する、請求項19または請求項20に記載のチップ抵抗器。
  22. 前記第2下地層および前記第2メッキ層は、前記厚さ方向視において、前記第2領域に重なっている部分を有する、請求項19ないし請求項21のいずれかに記載のチップ抵抗器。
  23. 前記第2メッキ層は、第2内側メッキ膜および第2外側メッキ膜を含み、
    前記第2内側メッキ膜は、前記第2外側メッキ膜および前記第2下地層の間に介在しており、
    前記第2内側メッキ膜は、Cu、Ag、あるいはAuよりなり、前記第2外側メッキ膜は、Snよりなる、請求項19ないし請求項22のいずれかに記載のチップ抵抗器。
  24. 前記第2メッキ層は、第2中間メッキ膜を含み、
    前記第2中間メッキ膜は、第2内側メッキ膜および第2外側メッキ膜の間に介在しており、第2中間メッキ膜は、Niよりなる、請求項23に記載のチップ抵抗器。
  25. 前記第2下地層は、前記第1方向とは反対の第2方向に露出している、請求項19ないし請求項24のいずれかに記載のチップ抵抗器。
  26. 前記第2下地層は、NiあるいはCrよりなる、請求項19ないし請求項25のいずれかに記載のチップ抵抗器。
  27. 前記第2下地層の厚さは、前記絶縁層および前記第2メッキ層のいずれの厚さよりも薄い、請求項19ないし請求項26のいずれかに記載のチップ抵抗器。
  28. 前記第2下地層は、スパッタリングにより形成される、請求項19ないし請求項27のいずれかに記載のチップ抵抗器。
  29. 前記抵抗板は、前記抵抗板表面とは反対側を向く抵抗板主面を有し、
    前記抵抗板主面を覆う保護層を更に備える、請求項1ないし請求項28のいずれかに記載のチップ抵抗器。
  30. 前記抵抗板は、マンガニン、ゼラニン、Ni−Cr合金、Cu−Ni合金、あるいは、Fe−Cr合金よりなる、請求項1ないし請求項29のいずれかに記載のチップ抵抗器。
  31. 前記絶縁層は、前記第1電極および前記第2電極が形成された絶縁層表面を有する、請求項1ないし請求項30のいずれかに記載のチップ抵抗器。
  32. 前記絶縁層の熱伝導率は、1.0W/(m・K)〜5.0W/(m・K)である、請求項1ないし請求項31のいずれかに記載のチップ抵抗器。
  33. 請求項1ないし請求項32のいずれかに記載のチップ抵抗器と、
    前記チップ抵抗器が実装された実装基板と、
    前記実装基板と前記チップ抵抗器との間に介在する導電性接合部と、を備える、チップ抵抗器の実装構造。

JP2013148585A 2013-07-17 2013-07-17 チップ抵抗器、チップ抵抗器の実装構造 Active JP6262458B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013148585A JP6262458B2 (ja) 2013-07-17 2013-07-17 チップ抵抗器、チップ抵抗器の実装構造
US14/323,633 US9305685B2 (en) 2013-07-17 2014-07-03 Chip resistor and mounting structure thereof
US15/069,167 US9870849B2 (en) 2013-07-17 2016-03-14 Chip resistor and mounting structure thereof
US15/835,090 US10083779B2 (en) 2013-07-17 2017-12-07 Chip resistor and mounting structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013148585A JP6262458B2 (ja) 2013-07-17 2013-07-17 チップ抵抗器、チップ抵抗器の実装構造

Publications (2)

Publication Number Publication Date
JP2015023088A JP2015023088A (ja) 2015-02-02
JP6262458B2 true JP6262458B2 (ja) 2018-01-17

Family

ID=52343130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013148585A Active JP6262458B2 (ja) 2013-07-17 2013-07-17 チップ抵抗器、チップ抵抗器の実装構造

Country Status (2)

Country Link
US (3) US9305685B2 (ja)
JP (1) JP6262458B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6262458B2 (ja) 2013-07-17 2018-01-17 ローム株式会社 チップ抵抗器、チップ抵抗器の実装構造
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) * 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126204A (ja) * 1997-07-09 1999-01-29 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
KR100328255B1 (ko) * 1999-01-27 2002-03-16 이형도 칩 부품 및 그 제조방법
JP4138215B2 (ja) 2000-08-07 2008-08-27 コーア株式会社 チップ抵抗器の製造方法
JP3860515B2 (ja) * 2002-07-24 2006-12-20 ローム株式会社 チップ抵抗器
AU2002324848A1 (en) * 2002-09-03 2004-03-29 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
JP2007088161A (ja) * 2005-09-21 2007-04-05 Koa Corp チップ抵抗器
JP4460564B2 (ja) * 2006-11-20 2010-05-12 ローム株式会社 チップ抵抗器
TW200901235A (en) * 2007-06-29 2009-01-01 Feel Cherng Entpr Co Ltd Apertured fixed chip resistor and method for fabricating the same
CN102379012B (zh) * 2009-04-01 2014-05-07 釜屋电机株式会社 电流检测用金属板电阻器及其制造方法
JP5882015B2 (ja) * 2011-10-05 2016-03-09 ローム株式会社 電子部品の電極構造
KR101499716B1 (ko) * 2013-06-05 2015-03-09 삼성전기주식회사 어레이 타입 칩 저항기 및 그 제조 방법
JP6262458B2 (ja) * 2013-07-17 2018-01-17 ローム株式会社 チップ抵抗器、チップ抵抗器の実装構造

Also Published As

Publication number Publication date
US9870849B2 (en) 2018-01-16
US20160196902A1 (en) 2016-07-07
US20150022312A1 (en) 2015-01-22
JP2015023088A (ja) 2015-02-02
US20180096758A1 (en) 2018-04-05
US9305685B2 (en) 2016-04-05
US10083779B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
US9911524B2 (en) Chip resistor and method for manufacturing the same
US9859483B2 (en) Flip-chip light emitting diode and method for manufacturing the same
JP2009302494A (ja) チップ抵抗器およびその製造方法
JP2014038993A (ja) コア基板及びこれを用いたプリント回路基板
JP2013247225A5 (ja)
JP6227877B2 (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP2013532901A5 (ja)
US10102948B2 (en) Chip resistor and method for making the same
JP6262458B2 (ja) チップ抵抗器、チップ抵抗器の実装構造
JP2015002212A (ja) チップ抵抗器、チップ抵抗器の実装構造
TW201306061A (zh) 具有軟性材料層之微電阻元件及其製造方法
JP6317895B2 (ja) チップ抵抗器、チップ抵抗器の実装構造
JP6120629B2 (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP6500210B2 (ja) 金属板抵抗器
JP2009272476A (ja) チップ抵抗器およびその製造方法
JP6732996B2 (ja) チップ抵抗器
JP2014060463A (ja) チップ抵抗器およびその製造方法
JP6810095B2 (ja) チップ抵抗器、チップ抵抗器の実装構造
JP7457763B2 (ja) チップ抵抗器
JP6923615B2 (ja) 抵抗器の製造方法
JP2017163165A (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP2023011946A (ja) 抵抗器
WO2019058967A1 (ja) インダクタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171214

R150 Certificate of patent or registration of utility model

Ref document number: 6262458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250