JP3860515B2 - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP3860515B2 JP3860515B2 JP2002215746A JP2002215746A JP3860515B2 JP 3860515 B2 JP3860515 B2 JP 3860515B2 JP 2002215746 A JP2002215746 A JP 2002215746A JP 2002215746 A JP2002215746 A JP 2002215746A JP 3860515 B2 JP3860515 B2 JP 3860515B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrodes
- chip resistor
- electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【発明の属する技術分野】
本願発明は、チップ抵抗器に関する。
【0002】
【従来の技術】
従来のチップ抵抗器の一例としては、特開2002−57009号公報に所載のものがあり、これを本願の図17に示す。図示されたチップ抵抗器Bは、金属製のチップ状の抵抗体90の下面に、一対の電極91が空隙部93を介して離間して設けられた構成を有している。各電極91の下面には、ハンダ層92が設けられており、このチップ抵抗器Bを実装するときのハンダ付け性が良好となるように構成されている。
【0003】
このチップ抵抗器Bは、図18に示すような方法により製造される。まず、同図(a)に示すように、抵抗体90および電極91のそれぞれの材料として、2枚の金属板90',91’を準備し、同図(b)に示すように、金属板90’の下面に金属板91’を重ね合わせて接合する。次いで、同図(c)に示すように、金属板91’の一部を機械加工によって切削し、空隙部93を形成する。その後は、同図(d)に示すように金属板91’の下面にハンダ層92’を形成してから、同図(e)に示すように金属板90',91’を切断する。このことにより、チップ抵抗器Bが製造される。
【0004】
【発明が解決しようとする課題】
抵抗器の製造に際しては、抵抗値の誤差をできる限り小さくすることが要請される。電流検出用途などに用いられる低抵抗のチップ抵抗器の場合には、そのような要請がとくに強い。ところが、上記した従来技術においては、次に述べるように、そのような要請に的確に応えることができず、改善すべき点があった。
【0005】
すなわち、チップ抵抗器Bにおいて、その抵抗値(電極間抵抗値)の誤差を小さくするためには、一対の電極91の間隔s5を所定の正確な寸法に仕上げる必要がある。また、抵抗体90についても所定の正確なサイズに仕上げる必要がある。
【0006】
ところが、既述したとおり、一対の電極91を離間させる空隙部93は、機械加工によって金属板91’を切削することにより形成されている。このため、一対の電極91の間隔s5は、上記機械加工の精度に左右されることとなり、その寸法誤差を小さくすることは難しいものとなっていた。また、一対の電極91の間には金属板91’の一部が残存することは適切でないため、金属板91’を切削する場合には、その切削深さを少なくとも金属板91’の厚み寸法以上にしなければならない。ところが、その切削深さが金属板91’の厚みを僅かでも超えてしまうと、金属板90’も切削される。これでは、抵抗体90の一部が凹状に削り取られたチップ抵抗器Bが製造されてしまい、その抵抗値に大きな誤差が生じる。
【0007】
このように、従来においては、抵抗値の誤差を無くし、または小さくなるようにチップ抵抗器Bを製造することは難しいものとなっていた。このため、従来においては、チップ抵抗器Bを製造した後には、その抵抗値を調整するためのトリミングを行なっていた。このトリミングは、チップ抵抗器Bの実際の抵抗値を測定しながら、その抵抗値を目標抵抗値に近づけるように、抵抗体90の一部にたとえばレーザを照射するなどして行なわれる。したがって、従来においては、このトリミング作業が非常に面倒なものとなっており、これがチップ抵抗器のコストを上昇させる大きな要因となっていた。
【0008】
また、従来において、金属板91’を切削する作業は、慎重に行なう必要があり、煩雑である。このため、従来においては、トリミング前におけるチップ抵抗器の生産性自体も良好なものではなく、このこともチップ抵抗器のコストを上昇させる要因となっていた。
【0009】
本願発明は、このような事情のもとで考え出されたものであって、抵抗値調整の必要を無くすことができる程度にまで抵抗値の誤差を小さくすることができ、かつ生産性にも優れたチップ抵抗器を提供することをその課題としている。
【0010】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0011】
本願発明によって提供されるチップ抵抗器は、チップ状の抵抗体と、この抵抗体に設けられた複数の電極と、を備えているチップ抵抗器であって、上記各電極は、上記抵抗体の厚み方向に起立する面に設けられているとともに、上記抵抗体の表裏面の少なくとも一方には、上記複数の電極どうしの間の領域を覆う絶縁層が設けられており、かつ、上記各電極の一部は、上記絶縁層の表面と面一状とされ、または上記表面よりも上記抵抗体の厚み方向に突出していることを特徴としている。
【0012】
本願発明は、抵抗体の表面または裏面に電極を設けるという従来の発想を打ち破るものであり、電極を抵抗体の厚み方向に起立する面に設けている。このような面に電極を形成した場合であっても、上記電極の一部を抵抗体の表面または裏面近傍に配置させることができるために、従来技術のものと同様に所望箇所への面実装が可能である。また、抵抗体の表裏面の少なくとも一方に設けられた絶縁層は、上記複数の電極どうしの間の領域を覆っているために、チップ抵抗器をたとえば配線基板上に面実装するときに、上記抵抗体のうちの上記複数の電極どうしの間の領域が上記配線基板に直接接触しないようにして、その部分に不当な電気導通が生じないようにすることもできる。
【0013】
本願発明においては、上記抵抗体のうち、上記複数の電極が設けられる面どうしの距離を正確に規定すれば、上記複数の電極どうしの間の距離(電極間距離)も正確に規定されることとなる。ここで、上記抵抗体の厚み方向に起立する面については、後述するように、たとえば抵抗体の材料となるプレートを打ち抜くなどして、誤差の少ない所望の配置とすることが可能である。したがって、上記電極間距離を高い精度で所望の寸法に設定することができる。その一方、上記複数の電極や絶縁層は、その形成手段として切削手段を用いる必要はなく、従来技術とは異なり、抵抗体が不当に切削されるといったこともない。その結果、本願発明によれば、抵抗値調整のためのトリミングを行なうことなく、電極間抵抗値の誤差を無くし、あるいは非常に小さくし、チップ抵抗器の品質を非常に高いものにすることができる。
【0014】
このように、本願発明によれば、抵抗値調整のためのトリミングを行なう必要がないため、チップ抵抗器のコスト低減を図ることができる。また、上記したように、チップ抵抗器の製造過程において煩雑な切削作業を行なう必要がないため、チップ抵抗器の生産性が高まり、このことによってもコスト低減を図ることができる。また、上記各電極の一部は、上記絶縁層の表面と面一状とされ、または上記表面よりも上記抵抗体の厚み方向に突出していることから、上記各電極の一部にハンダを付け易くなり、チップ抵抗器を面実装する場合のハンダ接合強度を高めるのにより好適となる。
【0015】
本願発明の好ましい実施の形態においては、上記抵抗体には、切り欠き状の複数の凹部が形成されており、かつ上記各電極は、上記各凹部を規定する面に膜状に設けられ、または上記各凹部を埋めるように設けられている。このような構成によれば、上記抵抗体のサイズが不必要に大きくならないようにしつつ、上記各電極のサイズを大きくして、上記各電極へのハンダの接合面積を大きくすることが可能となる。
【0016】
本願発明の好ましい実施の形態においては、上記抵抗体には、複数の貫通孔が形成されており、かつ上記各電極は、上記各貫通孔の内壁面に膜状に設けられ、または上記各貫通孔を埋めるように設けられている。このような構成によっても、上記抵抗体のサイズが不必要に大きくならないようにしつつ、上記各電極のサイズを大きくすることが可能となる。
【0017】
本願発明の好ましい実施の形態においては、上記絶縁層は、上記抵抗体の表裏面のそれぞれの全体または略全体を覆うように設けられている。このような構成によれば、上記抵抗体が他の機器類や配線などと接触して不当な電気導通を生じるといったことがより確実に防止される。
【0018】
本願発明の好ましい実施の形態においては、上記絶縁層は、樹脂の塗装膜である。このような構成によれば、上記絶縁層の形成が容易であり、製造コストを安価にするのに好適である。また、上記絶縁層を割れや剥離などが容易に生じないものにすることも可能となる。
【0020】
本願発明の好ましい実施の形態においては、上記各電極の全体または一部を覆うハンダ層をさらに備えている。このような構成によれば、上記各電極へのハンダ付け性が良くなる。
【0021】
本願発明の好ましい実施の形態においては、上記ハンダ層の一部は、上記絶縁層の表面と面一状、または上記表面よりも突出している。このような構成によれば、チップ抵抗器を面実装する場合において、上記各電極にハンダ付けを確実に行なわせるのにより好適となる。
【0022】
本願発明の好ましい実施の形態においては、上記複数の電極としては、二対以上の電極が設けられている。このような構成によれば、たとえば上記二対以上の電極のうち、一対の電極については電流測定に利用し、また他の一対の電極については電圧測定に利用することによって、本願発明に係るチップ抵抗器を電流の精密測定を行なうための抵抗器とすることが可能となり、一対の電極を設けただけの場合には得られない用途または機能を具備させることができる。
【0031】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【0032】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【0033】
図1〜図3は、本願発明に係るチップ抵抗器の一例を示している。図1および図2によく表われているように、本実施形態のチップ抵抗器Aは、抵抗体1、絶縁層2(2a,2b)、および一対の電極3を具備している。
【0034】
抵抗体1は、各部の厚みが一定のチップ状であり、金属製である。その具体的な材質としては、Cu−Mn系合金、Ni−Cu系合金、Ni−Cr系合金などが挙げられるが、これらに限定されるものではなく、チップ抵抗器Aのサイズと目標抵抗値に見合った抵抗率をもつものを適宜選択すればよい。現実的ではないが、抵抗体1を非金属製とすることも可能である。この抵抗体1の一定方向(図1〜図3の左右方向)の両端部分には、平面視矩形状の一対の切り欠き状の凹部11が形成されている。
【0035】
絶縁層2(2a,2b)は、抵抗体1の表裏面10a,10bの全体を覆うように設けられており、電気絶縁性を有している。この絶縁層2は、エポキシ樹脂などの樹脂製の塗装膜からなる。
【0036】
一対の電極3は、抵抗体1の各凹部11を規定する複数の面11aの全体に付着形成されている。したがって、これら一対の電極3間の距離s1(最短距離)は、一対の凹部11どうしの間隔、より厳密には、各凹部11を規定する複数の面11aのうち、抵抗体1の最も中央部寄りの面11a'どうしの間の寸法と等しい。一対の電極3間の距離s1を所定の寸法に正確に規定するには、一対の凹部11どうしの間隔を上記所定の寸法に正確に規定すればよいこととなる。上記の距離s1は、目標抵抗値の大きさに応じて適宜変更される。抵抗体1の厚みや幅も同様である。本実施形態のチップ抵抗器Aは、一対の電極3間の抵抗が、1mΩ〜100mΩ程度の低抵抗のものとして構成されている。
【0037】
各電極3は、後述するように、たとえば各面11aに銅メッキを施すことにより形成されたものである。各電極3には、ハンダ付け性を良好にするためのハンダ層39が重ねて形成されている。各電極3の上下の端縁は、絶縁層2a,2bの表面と面一状、またはそれよりも上方もしくは下方に突出している。ただし、図1および図2には、各電極3の上下の端縁が絶縁層2a,2bの表面と面一状である場合の構成を示している。図4は、各電極3の上下端縁が絶縁層2a,2bの表面よりも上方もしくは下方に適当な寸法s3だけ突出している場合の参考例を示している。本実施形態のチップ抵抗器Aについては、同図に示すような構成とすることもできる。
【0038】
電極3をメッキ処理によって形成する場合、図5(a)に示すように、この電極3の膜厚が小さいときには、この電極3は抵抗体1の面11aのみに形成される。ところが、この電極3の膜厚がその後徐々に大きくなると、電極3は矢印N1方向にも成長していき、同図(b)に示すように、絶縁層2の側面に対向する部分にも電極3を形成することができる。このことにより、電極3の上下端縁を絶縁層2の表面と面一状にしたり、あるいはそれよりも突出した状態にすることができる。ハンダ層39も、電極3と同様に、その上縁部および下縁部は、絶縁層2の表面と面一状、またはそれよりも上方もしくは下方に突出している。なお、ハンダ層39は、たとえばメッキ処理によって形成される。図1および図2では省略しているが、ハンダ層39をメッキ処理によって形成する場合には、各電極3の上下端面にもハンダ層39が積層して形成されることとなる。
【0039】
次に、上記したチップ抵抗器Aの製造方法の一例について、図6および図7を参照して説明する。
【0040】
まず、図6(a)に示すように、抵抗体1の材料となる金属製のプレート1Aを準備する。このプレート1Aは、抵抗体1を複数個取り可能な縦横のサイズを有するものであり、全体にわたって厚みの均一化が図られたものである。同図(b)に示すように、このプレート1Aの表裏面10a,10bの全体または略全体には、絶縁層2Aを形成する。この絶縁層2Aは、樹脂をベタ塗り状に塗布することによって形成する。この塗布の手法としては、たとえばスピンコートの手法を用いることができる。絶縁層2Aの形成後には、この絶縁層2Aに標印を施す工程を行なってもかまわない。
【0041】
次いで、同図(c)に示すように、プレート1Aおよび絶縁層2Aには、長矩形状を有する複数の貫通孔11Aが縦横に所定の間隔を隔てて並ぶように形成する。この形成は、パンチングにより行なう。このパンチングに際しては、同図左右方向において隣り合う貫通孔11A間の寸法を所望の電極間寸法s1に一致させる。
【0042】
その後は、図7(d)に示すように、各貫通孔11Aの内壁面に、たとえば銅のメッキ処理を施し、電極3Aを形成する。このようなメッキ処理によれば、プレート1Aの表裏面10a,10bが絶縁層2Aによって覆われていることにより、各貫通孔11Aの内壁面のみを露出金属面として、この部分への電極3Aの形成が容易となる。図7(d),(e)においては、ハンダ層の図示を省略しているが、電極3Aの表面にはハンダ層をメッキ処理によって形成する。
【0043】
上記したメッキ処理後には、図7(e)に示すように、プレート1Aに打ち抜き加工(ブランキング)を繰り返して施し、プレート1Aを複数のチップ状の抵抗体1に分割していく。このような打ち抜き作業を繰り返して行なう場合、1つの打ち抜き用型(図示略)を繰り返して使用する。
【0044】
上記打ち抜き作業においては、図7(e)の左右方向において隣り合う2つの電極3Aおよびハンダ層のそれぞれが2分割されるように、プレート1Aを打ち抜く。このことによって、チップ状の抵抗体1の両端部には、凹部11、電極3、およびハンダ層39が形成されることとなり、上記したチップ抵抗器Aが得られることとなる。プレート1Aからは、チップ抵抗器Aを適切に複数個取りすることができる。プレート1Aの打ち抜きは、同図の仮想線で示す複数の打ち抜き領域が微小な間隔s2を隔ててマトリクス状に並んでいくように進めればよい。
【0045】
プレート1Aを複数の抵抗体1に分割する手段として打ち抜き手段を採用すれば、抵抗体1の縦横の寸法を殆ど誤差の無い正確な寸法に仕上げることができる。上記打ち抜き作業は1つの打ち抜き用型を繰り返して用いて行なっているために、たとえば複数の打ち抜き用型を交互に用いる場合とは異なり、複数の打ち抜き用型の寸法のバラツキに起因して複数のチップ抵抗器間に寸法のバラツキが生じるといった不具合も無くすことができる。
【0046】
本実施形態のチップ抵抗器Aは、所望の実装対象物に対し、たとえばハンダリフローの手法を用いて面実装される。ハンダ層39および電極3の下端縁は、絶縁層2bの表面と面一状とされ、またはその表面よりも下方に突出した状態に形成されているために、面実装時のハンダ付け性を良くすることができる。とくに、各電極3自体が絶縁層2bの表面と面一状、またはそれよりも下方に突出していることにより、各電極3へのハンダ付け性をより良くすることができる。
【0047】
抵抗体1の表裏面10a,10bの全体は絶縁層2によって覆われているために、この抵抗体1と他の部材や機器との間に不当な電気導通が生じることも回避される。とくに、絶縁層2bは、抵抗体1の裏面10bのうち、一対の電極3間の領域を覆っているために、その部分に通電がなされることによってチップ抵抗器Aの抵抗値が本来の電極間抵抗値とは大きく異なったものになるといった不具合を生じないようにすることができる。一方、電極3は、各凹部11を規定する平面視コ字状の複数の面11aに形成されているために、たとえばそれらのうちの1つの面11aのみに電極3が形成されている場合と比べると、電極3の下端面のサイズが大きくなる。したがって、実装対象物の端子に対する電極3の接触面積を比較的大きくすることもできる。
【0048】
このチップ抵抗器Aにおいては、既述したとおり、抵抗体1の縦横の寸法は、打ち抜き加工によって所望の寸法に高い精度に仕上げることが可能である。抵抗体1の厚みについては、プレート1Aの段階から正確に仕上げることができる。また、一対の電極3間の寸法s1は、図6(c)に示した複数の貫通孔11Aの形成工程において規定することが可能であり、各貫通孔11Aをパンチングにより形成するために、その寸法精度を高めることも容易に達成することが可能である。
【0049】
このように、抵抗体1のサイズおよび一対の電極3間の寸法s1が高い精度に仕上げられていれば、このチップ抵抗器Aの電極間抵抗値の誤差が無くなり、あるいは誤差があったとしてもその誤差は非常に小さくなる。したがって、このチップ抵抗器Aにおいては、従来技術とは異なり、その製造後に抵抗値調整を行なうためのトリミングを行なう必要がなく、その作業を省略することができる分だけチップ抵抗器Aのコストを下げることができる。
【0050】
なお、本願発明者は、上述した製造方法を用いてチップ抵抗器Aと同一構造のチップ抵抗器を複数個製造し、その抵抗値の誤差を測定した。この測定の結果、その誤差のバラツキは、図17を参照して説明した従来技術と同一構造を有する市販のチップ抵抗器(抵抗値調整のためのトリミング済み)のそれと同等であることが確認された。
【0051】
本実施形態のチップ抵抗器Aの製造に際しては、従来技術とは異なり、金属板の一部に切削加工を施すことによって一対の電極を形成するといった必要はないため、製造作業の効率も良い。したがって、チップ抵抗器Aのコストをより低減することができる。
【0052】
図8〜図16は、本願発明の他の実施形態を示している。これらの図において、上記実施形態と同一または類似の要素には、同一の符号を付している。また、上記実施形態のハンダ層39に相当する部分の図示は省略している。
【0053】
図8は、プレート1Aを複数に分割する手段として、このプレート1Aを同図の仮想線で示す複数ずつの縦横の切断線L1,L2に沿って切断する場合を示している。この場合の具体的な切断方法としては、たとえばプレート1Aをシャー(せん断機)を用いて切断する方法を適用可能である。このように、上記切断線L1,L2に沿って切断する方法を用いれば、図7(e)に示した間隔s2を設ける必要がなくなるため、チップ抵抗器Aを効率良く複数個取りするのにより好適となる。プレート1Aの切断手段としては、ロータリ式カッターを用いた切断方法やその他の種々の方法を適用することが可能であるが、作業の容易化ならびに抵抗体1の寸法精度を高める観点からすれば、図7(e)に示したようにプレート1Aを打ち抜くことによってチップ化を図るのが好ましい。
【0054】
図9(a)に示すチップ抵抗器Aaは、一対の凹部11の各一端部が半円状などの丸みを有する形状とされている。このチップ抵抗器Aaを製造する場合には、同図(b)に示すように、プレート1Aに形成される複数の貫通孔11Aをその両端部に丸みをもつものとしている。各貫通孔11Aの形成後には、上記実施形態と同様に、各貫通孔11Aの内壁面に電極3Aを形成してから、同図仮想線で示す位置においてそれらを切断し、チップ化を図る。もちろん、切断に代えて、打ち抜きによるチップ化を行なってもよく、この点については、後述する他の実施形態においても同様である。
【0055】
このチップ抵抗器Aaにおいては、凹部11の形状が、先に説明したチップ抵抗器Aとは相違するものの、その基本的な機能はチップ抵抗器Aと同様である。凹部11の一端を丸みを有する形状にするか否かは、プレート1Aに貫通孔11Aを形成するときの加工のし易さなどを考慮して適宜選択すればよい。本願発明においては、凹部11の具体的な形状としては、上記以外としても、略半円状、三角形状、台形状など、種々の形状にすることができる。
【0056】
図10(a),(b)に示すチップ抵抗器Abは、抵抗体1にたとえば矩形状の一対の貫通孔12が形成され、かつ各貫通孔12の内壁面12aには電極3が形成された構成を有している。このチップ抵抗器Abを製造するには、同図(c)に示すように、プレート1Aを分割するときに、貫通孔12や電極3が分断されないように、同図仮想線で示す箇所においてプレート1Aを切断すればよい。
【0057】
このチップ抵抗器Abにおいても、上述した実施形態のチップ抵抗器A,Aaと同様な作用が得られる。また、電極3は、各貫通孔12Aの内壁面12aの全体に形成されているために、この電極3の下端面の面積を比較的大きくとって、このチップ抵抗器Abを面実装する際の電極3に対するハンダ接触面積をも比較的大きくとることが可能である。このように、本願発明においては、電極3が形成されている面は、非切り欠き状の貫通孔の内壁面である構成とすることもできる。
【0058】
図11(a)に示すチップ抵抗器Acは、抵抗体1に4つの凹部11および4つの電極3が形成されている。このチップ抵抗器Acの製造に際しては、同図(b)に示すように、プレート1Aを分割するときに、4つの貫通孔11Aが一つの矩形状のチップ化領域に跨がって位置するように、同図の仮想線で示す箇所においてプレート1Aを切断すればよい。
【0059】
このチップ抵抗器Acにおいては、4つの電極3を有しているために、たとえば次のような使用が可能となる。すなわち、4つの電極3のうち、2つの電極3を一対の電流用電極として用いるとともに、残りの2つの電極3を一対の電圧用電極として用いる。電気回路の電流検出を行なう場合、一対の電流用電極3については上記電気回路の電流が流れるように上記電気回路との電気接続を図る。一対の電圧用電極3には電圧計を接続する。チップ抵抗器Aの抵抗値は既知であるため、このチップ抵抗器Aの抵抗体1における電圧降下を上記電圧計を利用して測定すると、この測定値をオームの式にあてはめることにより、抵抗体1に流れる電流の値を正確に知ることが可能となる。また、上記した4つの電極3の配置は対称であるから、チップ抵抗器Abを上下反転させて実装しても不具合を生じないようにすることができる。
【0060】
図12(a)に示すチップ抵抗器Adは、抵抗体1の四つの隅部13が切り欠かれた形状に形成されており、かつその部分の面13aに電極3が形成された構成を有している。このチップ抵抗器Adは、同図(b)に示すように、複数の貫通孔11Aおよび電極3が形成されているプレート1Aを、同図仮想線で示す箇所において切断することにより製造することができる。
【0061】
このチップ抵抗器Adにおいても、先に説明したチップ抵抗器Acと同様に、4つの電極3が設けられているために、チップ抵抗器Acと同様な機能が得られる。抵抗体1の各面13aが、図12(a)に示すように円弧状に湾曲していれば、たとえば各面13aが単なる平面状に形成されている場合と比較すると、電極3の面積を大きくすることができる利点が得られる。ただし、各面13aを平面状にしてもかまわない。このように、本願発明においては、抵抗体1の隅部に電極3を設けた構成とすることもできる。また、上記実施形態から理解されるように、本願発明においては、電極3は、一対(2つ)または二対(4つ)のいずれでもいことは勿論のこと、それ以上の数の電極3を設けた構成とすることもできる。電極の総数を多くした場合、たとえばそれらのうちの一部の電極のみを使用するといった使用法も可能である。
【0062】
図13(a)〜(c)に示すチップ抵抗器Ae〜Agは、いずれもその電極3が、抵抗体1の凹部11または貫通孔12の内部を埋めつくすようにして形成されている。同様に、同図(d)に示すチップ抵抗器Ahにおいては、電極3が抵抗体1の隅部13の切り欠き部分を埋めるようにして形成されている。このような構成は、たとえば電極3をメッキ処理によって形成する場合に、そのメッキ処理によって形成される金属膜の膜厚を大きくすることによって実現することができる。
【0063】
このような構成によれば、電極3の面積を大きくすることができるため、この電極3に対するハンダの接合強度を高めたり、あるいは電極3自体の電気抵抗を小さくしたりするのに好ましいものとなる。なお、このような構成において、電極3にハンダ層を積層して形成する場合、電極3のハンダ接合対象となる面のみにハンダ層を形成することとなる。
【0064】
図14(a),(b)に示すチップ抵抗器Aiは、抵抗体1の一対の電極3が形成されていない2つの側縁部に一対の切り欠き凹部14が形成された構成を有している。これらの凹部14内には、絶縁層2と同材質の樹脂20が充填されている。
【0065】
このチップ抵抗器Aiを製造するには、図15(a)に示すように、まずプレート1Aに複数の貫通孔14Aをパンチングにより形成する。次いで、同図(b)に示すように、プレート1Aの表裏両面に樹脂を塗布して絶縁層2を形成するが、その際には上記樹脂を各貫通孔14A内に充填する。その後は、同図(c)および図16(d)に示すように、プレート1Aに貫通孔11Aを形成してから、その内壁面に電極3Aを形成する。同図(e)に示すように、その後プレート1Aを分割するときには、仮想線で示す箇所においてプレート1Aを切断する。このような工程により、チップ抵抗器Aiが製造される。
【0066】
このチップ抵抗器Aiにおいては、抵抗体1に切り欠き凹部14が形成されているために、切り欠き凹部14を有しない場合と比較すると、抵抗体1の一対の電極3間部分の断面積が小さくなり、電極間抵抗値が大きくなる。一方、抵抗体1は、見かけ上は、切り欠き凹部14が目立たない略矩形状である。したがって、このチップ抵抗器Aiにおいては、見かけ上のサイズや形状の変更を生じさせることなく、切り欠き凹部14の寸法を種々に選択することによって、電極間抵抗値を所望の目標抵抗値に設定することができる。
【0067】
本願発明は、上述した実施形態の内容に限定されない。本願発明に係るチップ抵抗器の各部の具体的な構成は、種々に設計変更自在である。
【0068】
本願発明においては、電極は抵抗体の厚み方向に起立する面に設けられていればよく、抵抗体に凹部、貫通孔、あるいは切り欠き部などを設けることなく、電極を設けた構成とすることもできる。たとえば、抵抗体を凹部、貫通孔、切り欠き部などを有しない矩形のチップ状に形成し、かつこの抵抗体が有する4つの側面のいずれかに電極が形成された構成も、本願発明の技術的範囲に包摂される。
【0069】
絶縁層については、抵抗体の表裏面のそれぞれに形成することが好ましいが、いずれか一方のみに設けられている構成とすることもできる。この場合には、絶縁層が設けられている一方の面を実装対象物に対面させるようにして実装することとなる。また、絶縁層は、少なくとも抵抗体のうちの電極間領域の絶縁を図るように設けられていればよい。したがって、実際にはあまり好ましくはないが、たとえば抵抗体の裏面に絶縁層を形成する場合にその裏面の電極間領域以外の箇所に絶縁層が形成されていない箇所が存在していてもかまわない。
【0070】
電極は、メッキ処理以外の手法によって形成することも可能である。本願発明に係るチップ抵抗器は、低抵抗のものとして製造するのに好適であるが、その抵抗値の具体的な値も限定されるものではない。
【図面の簡単な説明】
【図1】本願発明に係るチップ抵抗器の一例を示す斜視図である。
【図2】図1のII−II断面図である。
【図3】図1のIII −III 断面図である。
【図4】電極の一部が絶縁層よりも突出した構成の一例を示す断面図である。
【図5】(a),(b)は、電極をメッキ処理によって形成する際の状態を示す要部断面図である。
【図6】(a)〜(c)は、図1に示すチップ抵抗器の製造工程の一部を示す斜視図である。
【図7】(d),(e)は、図1に示すチップ抵抗器の製造工程の一部を示す斜視図である。
【図8】本願発明に係るチップ抵抗器の製造方法の他の例を示す概略平面図である。
【図9】(a)は、本願発明に係るチップ抵抗器の他の例を示す平面図であり、(b)は、(a)に示すチップ抵抗器を製造する際の工程例を示す要部平面図である。
【図10】(a)は、本願発明に係るチップ抵抗器の他の例を示す平面図であり、(b)は、(a)のX−X断面図であり、(c)は、(a)に示すチップ抵抗器を製造する際の工程例を示す要部平面図である。
【図11】(a)は、本願発明に係るチップ抵抗器の他の例を示す平面図であり、(b)は、(a)に示すチップ抵抗器を製造する際の工程例を示す要部平面図である。
【図12】(a)は、本願発明に係るチップ抵抗器の他の例を示す平面図であり、(b)は、(a)に示すチップ抵抗器を製造する際の工程例を示す要部平面図である。
【図13】(a)〜(d)は、本願発明に係るチップ抵抗器の他の例を示す断面図である。
【図14】(a)は、本願発明に係るチップ抵抗器の他の例を示す平面図であり、(b)は、その断面図である。
【図15】(a)〜(c)は、図14(a),(b)に示すチップ抵抗器の製造工程の一部を示す要部平面図である。
【図16】(d),(e)は、図14(a),(b)に示すチップ抵抗器の製造工程の一部を示す要部平面図である。
【図17】従来のチップ抵抗器の一例を示す斜視図である。
【図18】(a)〜(e)は、従来のチップ抵抗器の製造方法の一例を示す説明図である。
【符号の説明】
A,Aa〜Ai チップ抵抗器
1 抵抗体
1A プレート
2 絶縁層
3 電極
3A 電極
10a 表面(抵抗体の)
10b 裏面(抵抗体の)
11 凹部
11a 面(凹部の)
11A 貫通孔
12 貫通孔
12a 内壁面(貫通孔の)
39 ハンダ層
Claims (8)
- チップ状の抵抗体と、この抵抗体に設けられた複数の電極と、を備えているチップ抵抗器であって、
上記各電極は、上記抵抗体の厚み方向に起立する面に設けられているとともに、上記抵抗体の表裏面の少なくとも一方には、上記複数の電極どうしの間の領域を覆う絶縁層が設けられており、かつ、上記各電極の一部は、上記絶縁層の表面と面一状とされ、または上記表面よりも上記抵抗体の厚み方向に突出していることを特徴とする、チップ抵抗器。 - 上記抵抗体には、切り欠き状の複数の凹部が形成されており、かつ上記各電極は、上記各凹部を規定する面に膜状に設けられ、または上記各凹部を埋めるように設けられている、請求項1に記載のチップ抵抗器。
- 上記抵抗体には、複数の貫通孔が形成されており、かつ上記各電極は、上記各貫通孔の内壁面に膜状に設けられ、または上記各貫通孔を埋めるように設けられている、請求項1に記載のチップ抵抗器。
- 上記絶縁層は、上記抵抗体の表裏面のそれぞれの全体または略全体を覆うように設けられている、請求項1または2に記載のチップ抵抗器。
- 上記絶縁層は、樹脂の塗装膜である、請求項1ないし4のいずれかに記載のチップ抵抗器。
- 上記各電極の全体または一部を覆うハンダ層をさらに備えている、請求項1ないし5のいずれかに記載のチップ抵抗器。
- 上記ハンダ層の一部は、上記絶縁層の表面と面一状、または上記表面よりも突出している、請求項6に記載のチップ抵抗器。
- 上記複数の電極としては、二対以上の電極が設けられている、請求項1ないし7のいずれかに記載のチップ抵抗器。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002215746A JP3860515B2 (ja) | 2002-07-24 | 2002-07-24 | チップ抵抗器 |
CN038174731A CN1672222B (zh) | 2002-07-24 | 2003-07-22 | 芯片电阻器及其制造方法 |
PCT/JP2003/009292 WO2004010440A1 (ja) | 2002-07-24 | 2003-07-22 | チップ抵抗器およびその製造方法 |
KR1020057001218A KR100764617B1 (ko) | 2002-07-24 | 2003-07-22 | 칩 저항기 및 그 제조 방법 |
US10/521,908 US7330099B2 (en) | 2002-07-24 | 2003-07-22 | Chip resistor and manufacturing method therefor |
US12/002,751 US7755468B2 (en) | 2002-07-24 | 2007-12-18 | Chip resistor and manufacturing method therefor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002215746A JP3860515B2 (ja) | 2002-07-24 | 2002-07-24 | チップ抵抗器 |
JP2002215747A JP3930390B2 (ja) | 2002-07-24 | 2002-07-24 | チップ抵抗器の製造方法 |
PCT/JP2003/009292 WO2004010440A1 (ja) | 2002-07-24 | 2003-07-22 | チップ抵抗器およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063502A JP2004063502A (ja) | 2004-02-26 |
JP3860515B2 true JP3860515B2 (ja) | 2006-12-20 |
Family
ID=30772251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002215746A Expired - Fee Related JP3860515B2 (ja) | 2002-07-24 | 2002-07-24 | チップ抵抗器 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7330099B2 (ja) |
JP (1) | JP3860515B2 (ja) |
KR (1) | KR100764617B1 (ja) |
CN (1) | CN1672222B (ja) |
WO (1) | WO2004010440A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4358664B2 (ja) | 2004-03-24 | 2009-11-04 | ローム株式会社 | チップ抵抗器およびその製造方法 |
JP4537465B2 (ja) * | 2008-02-18 | 2010-09-01 | 釜屋電機株式会社 | 抵抗金属板低抵抗チップ抵抗器の製造方法 |
JP5464829B2 (ja) * | 2008-04-28 | 2014-04-09 | ローム株式会社 | チップ抵抗器およびその製造方法 |
US8242878B2 (en) | 2008-09-05 | 2012-08-14 | Vishay Dale Electronics, Inc. | Resistor and method for making same |
KR101112567B1 (ko) * | 2009-03-25 | 2012-02-16 | 한국생산기술연구원 | 전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판 |
WO2014171087A1 (ja) | 2013-04-18 | 2014-10-23 | パナソニック株式会社 | 抵抗器とその製造方法 |
JP6262458B2 (ja) | 2013-07-17 | 2018-01-17 | ローム株式会社 | チップ抵抗器、チップ抵抗器の実装構造 |
JP6476417B2 (ja) * | 2013-08-07 | 2019-03-06 | パナソニックIpマネジメント株式会社 | 抵抗器の製造方法 |
CN104376938B (zh) * | 2013-08-13 | 2018-03-13 | 乾坤科技股份有限公司 | 电阻装置 |
JP6258116B2 (ja) * | 2014-04-25 | 2018-01-10 | Koa株式会社 | 抵抗器の製造方法 |
US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
RU2636654C2 (ru) * | 2015-11-26 | 2017-11-27 | Акционерное общество "Концерн радиостроения "Вега" | Способ изготовления резистора на кристаллической или поликристаллической подложке |
RU2645810C1 (ru) * | 2016-10-18 | 2018-03-01 | Акционерное общество "Омский научно-исследовательский институт приборостроения" (АО "ОНИИП") | Способ изготовления тонкопленочного чип резистивного высокочастотного аттенюатора |
KR20180057831A (ko) * | 2016-11-23 | 2018-05-31 | 삼성전기주식회사 | 저항 소자 |
US10438730B2 (en) * | 2017-10-31 | 2019-10-08 | Cyntec Co., Ltd. | Current sensing resistor and fabrication method thereof |
JP7113202B2 (ja) * | 2017-11-07 | 2022-08-05 | パナソニックIpマネジメント株式会社 | チップ抵抗器およびその製造方法 |
US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
JP6573956B2 (ja) * | 2017-12-12 | 2019-09-11 | Koa株式会社 | 抵抗器の製造方法 |
CN111739703B (zh) * | 2020-07-07 | 2022-10-21 | 钧崴电子科技股份有限公司 | 金属块贴片电阻器及制作方法、集成电路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5473260A (en) * | 1977-11-24 | 1979-06-12 | Tdk Electronics Co Ltd | Chipplike resistor parts and their preparation |
JPS6049611A (ja) * | 1983-08-27 | 1985-03-18 | コーア株式会社 | チツプ状ソリツド抵抗器の製造方法 |
KR880001472A (ko) * | 1986-07-24 | 1988-04-23 | 정영철 | 차량충돌 완충범퍼 |
JPH05225892A (ja) * | 1992-02-18 | 1993-09-03 | Rohm Co Ltd | チップ形過電流保護素子 |
US5852397A (en) * | 1992-07-09 | 1998-12-22 | Raychem Corporation | Electrical devices |
JP3190120B2 (ja) | 1992-07-15 | 2001-07-23 | コーア株式会社 | 計測用抵抗器およびその製造方法 |
JP3147134B2 (ja) | 1992-11-30 | 2001-03-19 | 三菱マテリアル株式会社 | チップ型サーミスタ及びその製造方法 |
JP3109700B2 (ja) | 1993-07-09 | 2000-11-20 | 三菱マテリアル株式会社 | チップ型サーミスタ及びその製造方法 |
JP3358070B2 (ja) * | 1993-11-17 | 2002-12-16 | ローム株式会社 | チップ抵抗器およびその抵抗値調整方法 |
JP3594974B2 (ja) * | 1996-12-26 | 2004-12-02 | 松下電器産業株式会社 | Ptcサーミスタおよびその製造方法 |
JP3758331B2 (ja) | 1997-09-18 | 2006-03-22 | 富士電機デバイステクノロジー株式会社 | 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置 |
US6172591B1 (en) * | 1998-03-05 | 2001-01-09 | Bourns, Inc. | Multilayer conductive polymer device and method of manufacturing same |
JPH11260601A (ja) * | 1998-03-12 | 1999-09-24 | Hokuriku Electric Ind Co Ltd | チップ電子部品とその製造方法 |
US6261927B1 (en) * | 1999-04-30 | 2001-07-17 | International Business Machines Corporation | Method of forming defect-free ceramic structures using thermally depolymerizable surface layer |
US6854176B2 (en) * | 1999-09-14 | 2005-02-15 | Tyco Electronics Corporation | Process for manufacturing a composite polymeric circuit protection device |
JP2002184601A (ja) | 2000-12-14 | 2002-06-28 | Koa Corp | 抵抗器 |
JP4138215B2 (ja) * | 2000-08-07 | 2008-08-27 | コーア株式会社 | チップ抵抗器の製造方法 |
-
2002
- 2002-07-24 JP JP2002215746A patent/JP3860515B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-22 WO PCT/JP2003/009292 patent/WO2004010440A1/ja active Application Filing
- 2003-07-22 US US10/521,908 patent/US7330099B2/en not_active Expired - Lifetime
- 2003-07-22 KR KR1020057001218A patent/KR100764617B1/ko active IP Right Grant
- 2003-07-22 CN CN038174731A patent/CN1672222B/zh not_active Expired - Fee Related
-
2007
- 2007-12-18 US US12/002,751 patent/US7755468B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20050266615A1 (en) | 2005-12-01 |
CN1672222A (zh) | 2005-09-21 |
JP2004063502A (ja) | 2004-02-26 |
KR100764617B1 (ko) | 2007-10-08 |
CN1672222B (zh) | 2010-05-05 |
US20080272879A1 (en) | 2008-11-06 |
WO2004010440A1 (ja) | 2004-01-29 |
US7330099B2 (en) | 2008-02-12 |
US7755468B2 (en) | 2010-07-13 |
KR20050021557A (ko) | 2005-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3860515B2 (ja) | チップ抵抗器 | |
JP4047760B2 (ja) | チップ抵抗器およびその製造方法 | |
US7782174B2 (en) | Chip resistor | |
KR100857961B1 (ko) | 칩 저항기 및 그 제조 방법 | |
JP3848286B2 (ja) | チップ抵抗器 | |
JP4057462B2 (ja) | チップ抵抗器およびその製造方法 | |
JP4460564B2 (ja) | チップ抵抗器 | |
JP5544839B2 (ja) | 抵抗器の抵抗値調整方法 | |
JP2004311747A (ja) | チップ抵抗器およびその製造方法 | |
JP3930390B2 (ja) | チップ抵抗器の製造方法 | |
JP3848247B2 (ja) | チップ抵抗器およびその製造方法 | |
JP3848245B2 (ja) | チップ抵抗器 | |
JP5037288B2 (ja) | チップ抵抗器およびその製造方法 | |
JP2017195405A (ja) | 抵抗器 | |
US6297722B1 (en) | Surface mountable electrical device | |
JP5242614B2 (ja) | チップ抵抗器およびその製造方法 | |
JP2004134559A (ja) | チップ型電子部品およびその製造方法 | |
JP2004153160A (ja) | チップ抵抗器およびその製造方法 | |
JP3838560B2 (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
JP5490861B2 (ja) | チップ抵抗器およびその製造方法 | |
JP2004319874A (ja) | チップ抵抗器およびその製造方法 | |
TWI242817B (en) | Manufacturing method of multi-circuit component chip having trench electrode and finish product thereof | |
JP2004022920A (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
JP2006157064A (ja) | チップ抵抗器およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060921 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |