KR20180057831A - 저항 소자 - Google Patents

저항 소자 Download PDF

Info

Publication number
KR20180057831A
KR20180057831A KR1020160156152A KR20160156152A KR20180057831A KR 20180057831 A KR20180057831 A KR 20180057831A KR 1020160156152 A KR1020160156152 A KR 1020160156152A KR 20160156152 A KR20160156152 A KR 20160156152A KR 20180057831 A KR20180057831 A KR 20180057831A
Authority
KR
South Korea
Prior art keywords
electrode layer
terminal
side surfaces
layer
substrate
Prior art date
Application number
KR1020160156152A
Other languages
English (en)
Inventor
이종필
송승우
박지현
임종봉
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160156152A priority Critical patent/KR20180057831A/ko
Priority to US15/680,663 priority patent/US10332660B2/en
Priority to CN201711087747.5A priority patent/CN108091460B/zh
Publication of KR20180057831A publication Critical patent/KR20180057831A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06526—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

본 발명의 실시예에 따른 이미지 센서는, 일 방향을 따라 연장되는 복수의 로우 라인들, 복수의 제1 칼럼 라인들 및 복수의 제2 칼럼 라인들을 포함하며, 상기 로우 라인들과 교차하는 복수의 칼럼 라인들, 및 상기 로우 라인들 및 상기 칼럼 라인들을 따라 배치되며, 제1 광전 소자, 제2 광전 소자, 제1 광전 소자에 연결되는 제1 픽셀 회로 및 제2 광전 소자에 연결되는 제2 픽셀 회로를 각각 포함하는 복수의 픽셀들을 포함하고, 상기 제1 칼럼 라인들 각각은 둘 이상의 상기 제1 픽셀 회로들에 의해 공유되며, 상기 제2 칼럼 라인들 각각은 둘 이상의 상기 제2 픽셀 회로들에 의해 공유된다.

Description

저항 소자{RESISTOR ELEMENT}
본 발명은 저항 소자에 관한 것이다.
칩 저항 소자는 정밀 저항을 구현하기 위한 칩 부품으로서, 전자 회로 내에서 전류를 조절하고, 전압을 강하시키는 역할을 한다.
최근 전자기기가 점차 소형화 및 정밀화됨에 따라, 전자기기에 채용되는 전자회로의 크기도 점점 소형화되고 있으며, 그에 따라 저항 소자의 크기도 점점 소형화되고 있다. 최근에는 저항 소자의 생산 비용과 시간을 절감하기 위하여 제조 공정 단계의 개수를 줄이기 위한 다양한 방안이 제시되고 있다.
일본공개특허공보 제1995-183108호
본 발명의 일 실시예의 목적은, 제조 공정 단계의 개수를 줄여 효율적으로 생산할 수 있는 저항 소자를 제공하는 데에 있다.
본 발명의 일 실시예에 따른 저항 소자는, 서로 마주보는 제1면과 제2면, 및 상기 제1면과 상기 제2면을 연결하는 복수의 측면들을 갖는 기판, 상기 제1면 및 상기 제2면 중 적어도 하나에 형성되는 저항층, 및 상기 저항층에 연결되며 상기 제1면에 형성되는 상부 전극층, 상기 제2면에 형성되는 하부 전극층, 및 상기 복수의 측면들 중 적어도 일부에 형성되는 복수의 측면 전극층들을 각각 포함하는 제1 단자와 제2 단자를 포함하며, 상기 제1 단자에 포함되는 상기 측면 전극층들 사이에서 상기 측면들 중 적어도 일부가 외부로 노출된다.
본 발명의 일 실시예에 따른 저항 소자는, 서로 마주보는 제1면과 제2면, 및 상기 제1면과 제2면을 연결하는 복수의 측면들을 갖는 기판, 상기 제1면에 형성되는 상부 전극층, 상기 제2면에 형성되는 하부 전극층, 및 상기 측면들 중 곡면 형상을 갖는 제1 측면들에만 형성되어 상기 상부 전극층과 상기 하부 전극층을 전기적으로 연결하는 측면 전극층들을 각각 포함하는 제1 단자와 제2 단자, 및 상기 제1 단자 및 상기 제2 단자에 연결되도록 상기 제1면 및 상기 제2면 중 적어도 하나에 형성되는 저항층을 포함한다.
본 발명의 다양한 실시예에 따르면, 생산 과정에서 제조 공정 단계의 개수를 줄이면서 성능을 확보할 수 있는 저항 소자를 제공할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 저항 소자를 나타낸 사시도이다.
도 2는 도 1에 도시한 실시예에 따른 저항 소자에 포함되는 기판을 나타낸 사시도이다.
도 3은 도 1에 도시한 실시예에 따른 저항 소자를 나타낸 평면도이다.
도 4는 도 1에 도시한 실시예에 따른 저항 소자를 나타낸 측면도이다.
도 5는 도 1에 도시한 실시예에 따른 저항 소자의 I-I` 방향의 단면을 나타낸 단면도이다.
도 6은 도 1에 도시한 실시예에 따른 저항 소자를 나타낸 정면도이다.
도 7은 도 1에 도시한 실시예에 따른 저항 소자의 II-II` 방향의 단면을 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 저항 소자를 나타낸 사시도이다.
도 9는 도 8에 도시한 실시예에 따른 저항 소자를 나타낸 평면도이다.
도 10은 도 8에 도시한 실시예에 따른 저항 소자를 나타낸 정면도이다.
도 11은 본 발명의 일 실시예에 따른 저항 소자가 실장된 회로 기판을 구비한 저항 소자 어셈블리를 나타낸 사시도이다.
도 12 내지 도 18은 본 발명의 일 실시예에 따른 저항 소자의 제조 방법을 설명하기 위해 제공되는 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 소자를 나타낸 사시도이며, 도 2는 도 1에 도시한 실시예에 따른 저항 소자에 포함되는 기판을 나타낸 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 저항 소자(100)는 기판(105), 저항층(110), 제1 및 제2 단자(120, 130) 등을 포함할 수 있다.
기판(105)을 자세히 나타낸 도 2를 참조하면, 기판(105)은 서로 마주보는 제1면(105A)과 제2면(105B), 및 복수의 측면들(105C, 105D, 105E)을 포함할 수 있다. 복수의 측면들(105C, 105D, 105E)은 곡면 형상을 갖는 제1 측면들(105C)과, 평면 형상을 갖는 제2 측면들(105D) 및 제3 측면들(105E)을 포함할 수 있다. 도 2에 도시한 실시예에서, 제1 측면들(105C)은 기판(105)의 내측으로 만입되는 곡면 형상을 갖는 것으로 도시되었으나, 반드시 이와 같은 형태로 한정되는 것은 아니다.
제2 측면들(105D)과 제3 측면들(105E) 각각은 제1 측면들(105C) 사이에 배치될 수 있다. 즉, 제2 측면들(105D)은 그 양단에서 제1 측면들(105C)과 연결되며, 제3 측면들(105E) 역시 그 양단에서 제1 측면들(105C)과 연결될 수 있다. 또한, 제1 측면들(105C)은 제2 측면들(105D) 및 제3 측면들(105E)보다 상대적으로 작은 면적을 가질 수 있다. 제2 측면들(105D)은 제3 측면들(105E)과 서로 다른 면적을 가질 수 있으며, 도 2에 도시한 실시예에서는 제2 측면들(105D)의 면적이 제3 측면들(105E)의 면적보다 작을 수 있다.
기판(105)은 소정의 두께를 갖는 판형으로 제공될 수 있으며, 저항층(110)에서 발생하는 열을 효율적으로 방출할 수 있는 물질을 포함할 수 있다. 일 실시예에서 기판(105)은 알루미나(Al2O3)와 같은 세라믹 또는 폴리머 재료를 포함할 수 있다. 일 실시예에서, 기판(105)은 알루미늄의 표면을 아노다이징(anodizing) 처리하여 얻은 알루미나 기판일 수 있다.
본 발명의 일 실시예에 따른 저항 소자(100)에서는, 제1면(105A) 및 제2면(105B) 중 적어도 하나에 저항층(110)이 마련될 수 있다. 도 1에 도시한 실시예에서는 저항층(110)이 제1면(105A)에 마련되는 것으로 나타내었으나, 저항층(110)은 제2면(105B)에만 형성되거나, 또는 제1면(105A) 및 제2면(105B)에 모두 형성될 수도 있다. 저항층(110)은 제1 방향(X축 방향)에서 기판(105)의 양 끝에 마련되는 제1 단자(120) 및 제2 단자(130)와 전기적으로 연결될 수 있다. 일 실시예에서, 저항층(110)은 제1 방향(X축 방향)의 양 끝에서 제1 단자(120) 및 제2 단자(130)와 중첩되는 영역을 가질 수도 있다.
저항층(110)은 금속, 금속 합금 또는 금속 산화물 등을 포함할 수 있다. 일 실시예로 저항층(110)은 Cu-Ni계 합금, Ni-Cr계 합금, Ru 산화물, Si 산화물, Mn계 합금 중 적어도 하나를 포함할 수 있다. 저항층(110)은 기판(105)의 제1면(105A) 또는 제2면(105B)에 금속, 금속 합금 또는 금속 산화물 등이 포함된 페이스크를 스크린 인쇄 등의 방법으로 도포하고, 이를 소성시킴으로써 형성될 수 있다.
제1 단자(120)와 제2 단자(130)는 제1 방향(X축 방향)에서 서로 마주보도록 배치될 수 있다. 제1 단자(120)와 제2 단자(130)은 저항층(110)과 연결되며, 니켈, 은, 구리, 백금, 주석, 크롬 등의 금속으로 형성될 수 있다. 제1 단자(120)는 제1면(105A)에 형성되는 제1 전극층(121), 제2면(105B)에 형성되는 제2 전극층(122) 및 측면 전극층들(123)을 포함할 수 있다.
도 1을 참조하면, 제1 단자(120)에 포함되는 측면 전극층들(123) 사이에서 제2 측면(105D)이 외부로 노출될 수 있다. 즉, 제1 단자(120)에 포함되는 측면 전극층들(123)은 제2 측면(105D) 및 제3 측면(105E)를 제외한 제1 측면들(105C)에만 형성될 수 있으며, 따라서 제1 단자(120)를 통해 제2 측면(105D)이 외부로 노출될 수 있다. 제1 전극층(121)과 제2 전극층(122)은 그 사이에서 제2 측면(105D)을 노출시키며 측면 전극층들(123)에 의해 서로 전기적으로 연결될 수 있다. 이는 제1 전극층(121) 및 제2 전극층(122)을 측면 전극층들(123)과 함께 형성하는 제조 공정에 의해 나타나는 구조일 수 있으며, 이에 대해서는 후술하기로 한다. 한편, 일 실시예에서 제1 단자(120)는 제2 측면(105D)보다 외측으로 돌출되도록 형성될 수 있다.
도 3은 도 1에 도시한 실시예에 따른 저항 소자를 나타낸 평면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 저항 소자(100)에서 저항층(110)은 실질적으로 제1면(105A) 전체를 덮도록 형성될 수 있다. 저항층(110)은 제1 방향(X축 방향)의 양단에서 제1 단자(120)의 제1 전극층(121) 및 제2 단자(130)의 제2 전극층(131)과 직접 접촉할 수 있다. 따라서, 제1 단자(120)와 제2 단자(130) 사이의 전위 차이에 의해 생성되는 전류가 저항층(110)을 통해 흐를 수 있다.
도 4는 도 1에 도시한 실시예에 따른 저항 소자를 나타낸 측면도이며, 도 5는 도 1에 도시한 실시예에 따른 저항 소자의 I-I` 방향의 단면을 나타낸 단면도이다.
도 4 및 도 5를 참조하면, 저항층(110)은 기판(105)의 제1면(105A)에 형성될 수 있다. 이 경우, 저항 소자(100)가 회로 기판에 실장될 때, 제2면(105B)이 제1면(105A)보다 상기 회로 기판에 더 가깝게 배치될 수 있다. 즉, 상기 회로 기판의 패드와 저항 소자(100)의 제2 전극층들(122, 132)이 솔더 범프 등으로 직접 연결될 수 있다.
한편 본 발명의 실시예에서 제1 단자(120)와 제2 단자(130) 각각은 내부 전극층과 외부 전극층을 포함할 수 있다. 도 5를 참조하면, 제1 단자(120)의 제1 전극층(121)은 제1 내부 전극층(121A)과 제1 외부 전극층(121B)을 포함할 수 있다. 제1 단자(120)의 제2 전극층(122) 역시 제2 내부 전극층(122A)과 제2 외부 전극층(122B)을 포함할 수 있다. 유사하게, 제2 단자(130)의 제1 전극층(131)은 제1 내부 전극층(131A)과 제1 외부 전극층(131B)을 포함하며, 제2 전극층(132)은 제2 내부 전극층(132A)과 제2 외부 전극층(132B)을 포함할 수 있다.
내부 전극층들(121A, 122A, 131A, 132A)은 외부 전극층들(121B, 122B, 131B, 132B)을 형성하기 위한 시드(seed) 층으로 제공될 수 있다. 일 실시예에서, 스퍼터링 공정을 이용하여 내부 전극층들(121A, 122A, 131A, 132A)이 형성될 수 있다. 외부 전극층들(121B, 122B, 131B, 132B)은 내부 전극층들(121A, 122A, 131A, 132A)을 시드(seed) 층으로 이용하는 도금 공정에 의해 형성될 수 있다. 이때, 외부 전극층들(121B, 122B, 131B, 132B) 중 적어도 일부는 서로 다른 금속 물질로 형성되는 복수의 층들을 가질 수도 있다.
도 6은 도 1에 도시한 실시예에 따른 저항 소자를 나타낸 정면도이며, 도 7은 도 1에 도시한 실시예에 따른 저항 소자의 II-II` 방향의 단면을 나타낸 단면도이다.
도 6 및 도 7을 참조하면, 제1 단자(120) 내에서 기판(105)의 일부가 외부로 노출될 수 있다. 제1 단자(120)는 제1면(105A)에 형성되는 제1 전극층(121), 제2면(105B)에 형성되는 제2 전극층(122) 및 제1 전극층(121)과 제2 전극층(122)을 서로 전기적으로 연결하는 측면 전극층들(123)을 포함할 수 있다. 도 6을 참조하면, 측면 전극층들(123) 사이에서 기판(105)의 일부가 외부로 노출될 수 있다.
도 7을 참조하면, 제1 단자(120)에 포함되는 제1 전극층(121), 제2 전극층(122) 및 측면 전극층들(123)은, 각각 내부 전극층(120A)과 외부 전극층(120B)을 포함할 수 있다. 내부 전극층(120A)은 기판(105) 상에 형성되며, 스퍼터링 공정 등으로 형성될 수 있다. 특히, 내부 전극층(120A)을 형성함에 있어서, 제1 내부 전극층(121A) 또는 제2 내부 전극층(122A)을 형성하는 과정에서, 측면 내부 전극층(123A)이 동시에 형성될 수 있다. 외부 전극층(120B)은 내부 전극층(120A)을 시드 층으로 이용하는 도금 공정에 의해 형성될 수 있다.
도 8은 본 발명의 일 실시예에 따른 저항 소자를 나타낸 사시도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 저항 소자(200)는 기판(205), 저항층(210), 제1 및 제2 단자(220, 230) 등을 포함할 수 있다.
도 8에 도시한 실시예에 따른 저항 소자(200)에서, 제1 단자(220)는 제1 전극층(221), 제2 전극층(222) 및 제1 전극층(221)과 제2 전극층(222)을 서로 연결하는 측면 전극층들(223)을 포함할 수 있다. 측면 전극층들(223)은 서로 직접 접촉하지 않으며, 측면 전극층들(223) 사이에서 기판(205)의 일부가 외부로 노출될 수 있다. 도 8에 도시한 실시예에서, 제1 단자(220)는 3개의 측면 전극층들(223)을 포함하며, 따라서 제1 전극층(221)과 제2 전극층(222) 사이의 전류 전달 경로를 효율적으로 확보할 수 있다. 한편, 3개의 측면 전극층들(223)이 존재하므로, 제1 단자(220)에 의해 서로 분리되는 두 개의 영역에서 기판(205)이 외부로 노출될 수 있다.
도 9는 도 8에 도시한 실시예에 따른 저항 소자를 나타낸 평면도이며, 도 10은 도 8에 도시한 실시예에 따른 저항 소자를 나타낸 정면도이다.
도 9 및 도 10을 참조하면, 본 발명의 일 실시예에 따른 저항 소자(200)에서 제1 단자(220)는 기판(205)의 제1면(205A)에 형성되는 제1 전극층(221)과, 제2면(205B)에 형성되는 제2 전극층(222)을 포함할 수 있다. 제1 전극층(221)과 제2 전극층(222)은 서로 마주보며 평행하도록 형성되며, 측면 전극층들(223)에 의해 제1 전극층(221)과 제2 전극층(222)이 서로 연결될 수 있다.
측면 전극층들(223)은 제2 방향(Y축 방향)에서 서로 분리되도록 배치될 수 있으며, 측면 전극층들(223) 사이에서 기판(205)의 일부가 외부로 노출될 수 있다. 따라서, 동작 중에 저항 소자(200)에서 발생하는 열이 효율적으로 방출될 수 있다.
도 11은 본 발명의 일 실시예에 따른 저항 소자가 실장된 회로 기판을 구비한 저항 소자 어셈블리를 나타낸 사시도이다. 도 11에 도시한 실시예에서 저항 소자 어셈블리는 도 1 내지 도 7을 참조하여 설명한 실시예에 따른 저항 소자(100)를 포함하는 것으로 도시되었으나, 반드시 이와 같은 형태로 한정되는 것은 아니다.
도 11을 참조하면 저항 소자 어셈블리는 저항 소자(100)가 실장되는 회로 기판(10)을 포함하며, 회로 기판(10)은 제1 및 제2 전극 패드(40, 50)를 포함할 수 있다. 제1 및 제2 전극 패드(40, 50)는 솔더 범프(20, 30)에 의해 저항 소자(100)의 제1 단자(120) 및 제2 단자(130)와 각각 연결될 수 있다. 솔더 범프(20, 30)와의 결합력을 높이기 위해, 제1 단자(120) 및 제2 단자(130)는 주석(Sn) 도금층을 포함할 수 있다.
도 12 내지 도 18은 본 발명의 일 실시예에 따른 저항 소자의 제조 방법을 설명하기 위해 제공되는 도면들이다.
도 12를 참조하면, 베이스 기판(101)이 마련될 수 있다. 베이스 기판(101)은 제1면(101A) 및 제1면(101A)과 마주하는 제2면(101B)을 가질 수 있으며, 베이스 기판(101)을 관통하는 복수의 관통 홀(H)이 형성될 수 있다. 복수의 관통 홀(H)의 단면은 원, 타원, 다각형 등의 다양한 형상을 가질 수 있으며, 복수의 관통 홀(H)은 베이스 기판(101)의 제1면(101A)에서 볼 때 행렬 형태로 배치될 수 있다.
다음으로 도 13을 참조하면, 베이스 기판(101) 상에 보호층(103)이 형성될 수 있다. 보호층(103)은 복수의 관통 홀(H)을 제외한 베이스 기판(101)의 표면 전체에 형성될 수 있다. 도 13을 참조하면, 베이스 기판(101)에서 보호층(103)이 형성되지 않은 영역을 제1 영역(102)으로 정의할 수 있다. 제1 영역(102)은 베이스 기판(101)의 제1면(101A)과 제2면(101B)의 일부 영역 및 복수의 관통 홀(H)의 내면을 포함할 수 있다.
도 14를 참조하면, 보호층(103)이 형성되지 않은 제1 영역(102)에 금속, 금속 화합물 또는 금속 산화물 등으로 시드 금속층(140)을 형성할 수 있다. 시드 금속층(140)은 은, 구리, 니켈, 백금 등의 금속 중 적어도 하나를 포함할 수 있으며, 스퍼터링 공정으로 형성될 수 있다. 시드 금속층(140)은 베이스 기판(101)의 제1면(101A)과 제2면(101B)은 물론, 보호층(103)이 형성되지 않은 복수의 관통 홀(H) 내면에도 형성될 수 있다. 특히, 제1면(101A) 및 제2면(101B)에 스퍼터링 공정으로 시드 금속층(140)을 형성하는 과정에서, 복수의 관통 홀(H) 내에 시드 금속층(140)이 동시에 형성될 수 있다. 시드 금속층(140) 형성이 완료되면, 도 15에 도시한 바와 같이 보호층(103)이 제거될 수 있다.
다음으로 도 16을 참조하면, 보호층(103)이 제거된 영역의 적어도 일부에 저항층(110)이 형성될 수 있다. 저항층(110)은 Cu-Ni계 합금, Ni-Cr계 합금, Ru 산화물, Si 산화물, Mn 및 Mn계 합금 중 적어도 하나로 형성될 수 있으며, 상기 물질을 포함하는 페이스트를 스크린 인쇄 등으로 도포하고 이를 소성시킴으로써 형성될 수 있다.
저항층(110)은 베이스 기판(101)의 제1면(101A)과 제2면(101B)에만 형성될 수 있다. 즉, 베이스 기판(101)의 측면에도 형성되었던 보호층(103)과 달리, 저항층(110)은 베이스 기판(101)의 상면 및 하면에 해당하는 제1면(101A)과 제2면(101B)에만 형성될 수 있다. 저항층(110)은 제1면(101A)과 제2면(101B)에서 내부 금속층(140)과 연결되도록 형성될 수 있다.
도 17을 참조하면, 복수의 관통 홀(H)을 서로 연결하는 가상의 분할선(C)을 따라 베이스 기판(101)을 복수 개의 단위 소자로 분할할 수 있다. 도 17에 도시한 분할 공정에 의해 베이스 기판(101)과 저항층(110) 및 시드 금속층(140)이 복수 개의 단위 소자로 구분될 수 있다. 도 18을 참조하면, 하나의 단위 소자는 기판(105), 저항층(110), 제1 내부 전극(120A) 및 제2 내부 전극(130A)을 포함할 수 있다. 제1 내부 전극(120A) 및 제2 내부 전극(130A)은 분할 공정에 의해 시드 금속층(140)이 분리되면서 형성될 수 있다.
도 18을 참조하면, 제1 내부 전극(120A)은 제1 내부 전극층(121A), 제2 내부 전극층(122A) 및 측면 내부 전극층(123A)을 포함할 수 있다. 제1 내부 전극층(121A)과 제2 내부 전극층(122A)은 기판(105)의 제1면(105A) 및 제2면(105B)에 각각 형성될 수 있으며, 측면 내부 전극층(123A)은 기판(105)의 측면 일부 영역에 형성될 수 있다. 기판(105)의 측면 일부에만 측면 내부 전극층(123A)이 형성됨으로써, 측면 내부 전극층(123A)과 제1 및 제2 내부 금속층(121A, 122A) 사이에서 기판(105)의 측면 일부가 외부로 노출될 수 있다.
일 실시예에서 측면 내부 금속층(123A)은, 도 14를 참조하여 설명한 내부 금속층(140) 형성 공정에서, 복수의 관통 홀(H) 내부에 형성된 영역일 수 있다. 즉, 제1 내부 금속층(141) 및 제2 내부 금속층(142)을 서로 연결하기 위해 기판(105)의 측면에 금속층을 형성하는 공정이 본 발명의 실시예에서는 생략될 수 있다. 따라서, 전체 공정 단계의 개수가 줄어들어 제조 비용을 절감하고, 동시에 제조 공정의 효율성을 높일 수 있다.
측면 내부 금속층(123A)의 형상은, 도 12에 도시한 실시예에서 베이스 기판(101)에 형성되는 복수의 관통 홀(H)의 형상에 따라 정의될 수 있다. 즉, 복수의 관통 홀(H)의 단면이 원 또는 타원 형상인 경우, 측면 내부 금속층(123A)은 기판(105)의 굴곡진 측면에 형성될 수 있다. 한편, 복수의 관통 홀(H)이 다각형 형상인 경우, 측면 내부 금속층(123A)은 평면 형상의 측면에 형성될 수도 있다.
도 17에 도시한 분할 공정이 완료되면, 제1 내부 전극(120A)과 제2 내부 전극(130A)을 시드 층으로 이용하여 도금 공정을 진행함으로써 도 1에 도시한 실시예와 같은 제1 단자(120) 및 제2 단자(130)를 형성할 수 있다. 즉, 제1 단자(120)와 제2 단자(130)의 형상은 제1 내부 전극(120A)과 제2 내부 전극(130A)에 의해 결정될 수 있다. 따라서, 제1 단자(120) 및 제2 단자(130) 각각에서 기판(105)의 측면 일부가 외부로 노출될 수 있다. 이때, 제1 단자(120) 및 제2 단자(130) 각각에서 외부로 노출되는 기판(105)의 측면은, 제1 단자(120)와 제2 단자(130) 사이에서 외부로 노출되는 기판(105)의 다른 측면보다 더 작은 면적을 가질 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
105: 기판
110: 저항층
120: 제1 단자
130: 제2 단자
121, 131: 제1 전극층
122, 132: 제2 전극층
123, 133: 측면 전극층
120A: 제1 내부 전극
120B: 제1 외부 전극
130A: 제2 내부 전극
130B: 제2 외부 전극

Claims (16)

  1. 서로 마주보는 제1면과 제2면, 및 상기 제1면과 상기 제2면을 연결하는 복수의 측면들을 갖는 기판;
    상기 제1면 및 상기 제2면 중 적어도 하나에 형성되는 저항층; 및
    상기 저항층에 연결되며 상기 제1면에 형성되는 제1 전극층, 상기 제2면에 형성되는 제2 전극층, 및 상기 복수의 측면들 중 적어도 일부에 형성되는 복수의 측면 전극층들을 각각 포함하는 제1 단자와 제2 단자; 를 포함하며,
    상기 제1 단자에 포함되는 상기 측면 전극층들 사이에서 상기 측면들 중 적어도 일부가 외부로 노출되는 저항 소자.
  2. 제1항에 있어서,
    상기 제1 전극층, 상기 제2 전극층, 및 상기 측면 전극층들 각각은 상기 기판 상에 형성되는 내부 전극층 및 상기 내부 전극층 상에 형성되는 외부 전극층을 포함하는 저항 소자.
  3. 제1항에 있어서,
    상기 측면들은 곡면 형상을 갖는 제1 측면들, 평면 형상을 갖는 제2 측면들 및 제3 측면들을 포함하는 저항 소자.
  4. 제3항에 있어서,
    상기 제2 측면들과 상기 제3 측면들 각각은 상기 제1 측면들 사이에 배치되는 저항 소자.
  5. 제3항에 있어서,
    상기 제1 측면들 각각은 상기 제2 측면들 및 상기 제3 측면들보다 작은 면적을 갖는 저항 소자.
  6. 제3항에 있어서,
    상기 제2 측면들은 상기 제3 측면들과 서로 다른 면적을 갖는 저항 소자.
  7. 제3항에 있어서,
    상기 제2 측면들 각각은 상기 제1 단자에 포함되는 상기 측면 전극층들 사이에서 외부로 노출되는 저항 소자.
  8. 제3항에 있어서,
    상기 제3 측면들 각각은 상기 제1 단자와 상기 제2 단자 사이에서 외부로 노출되는 저항 소자.
  9. 제3항에 있어서,
    상기 측면 전극층들은 상기 제1 측면들에만 형성되는 저항 소자.
  10. 서로 마주보는 제1면과 제2면, 및 상기 제1면과 제2면을 연결하는 복수의 측면들을 갖는 기판;
    상기 제1면에 형성되는 제1 전극층, 상기 제2면에 형성되는 제2 전극층, 및 상기 측면들 중 곡면 형상을 갖는 제1 측면들에만 형성되어 상기 제1 전극층과 상기 제2 전극층을 전기적으로 연결하는 측면 전극층들을 각각 포함하는 제1 단자와 제2 단자; 및
    상기 제1 단자 및 상기 제2 단자에 연결되도록 상기 제1면 및 상기 제2면 중 적어도 하나에 형성되는 저항층; 을 포함하는 저항 소자.
  11. 제10항에 있어서,
    상기 제1 단자에 포함되는 상기 측면 전극층들 사이에서 상기 측면들 중 적어도 하나가 외부로 노출되는 저항 소자.
  12. 제10항에 있어서,
    상기 제1 단자는 상기 기판 상에 형성되는 내부 전극층 및 상기 내부 전극층 상에 형성되는 외부 전극층을 포함하는 저항 소자.
  13. 제12항에 있어서,
    상기 내부 전극층은 상기 외부 전극층을 형성하기 위한 시드(seed) 층으로 제공되는 저항 소자.
  14. 제10항에 있어서,
    상기 측면들은, 평면 형상을 갖는 제2 측면들을 포함하는 저항 소자.
  15. 제14항에 있어서,
    상기 제2 측면들은 외부로 노출되는 저항 소자.
  16. 제14항에 있어서,
    상기 제2 측면들 각각은 상기 제1 측면들보다 큰 면적을 갖는 저항 소자.

KR1020160156152A 2016-11-23 2016-11-23 저항 소자 KR20180057831A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160156152A KR20180057831A (ko) 2016-11-23 2016-11-23 저항 소자
US15/680,663 US10332660B2 (en) 2016-11-23 2017-08-18 Resistor element
CN201711087747.5A CN108091460B (zh) 2016-11-23 2017-11-08 电阻器元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160156152A KR20180057831A (ko) 2016-11-23 2016-11-23 저항 소자

Publications (1)

Publication Number Publication Date
KR20180057831A true KR20180057831A (ko) 2018-05-31

Family

ID=62147171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160156152A KR20180057831A (ko) 2016-11-23 2016-11-23 저항 소자

Country Status (3)

Country Link
US (1) US10332660B2 (ko)
KR (1) KR20180057831A (ko)
CN (1) CN108091460B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153129A (ja) * 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
TWI682407B (zh) * 2019-04-02 2020-01-11 光頡科技股份有限公司 四端子電阻器
KR20210074612A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 저항 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142202A (ja) * 1993-11-17 1995-06-02 Rohm Co Ltd チップ抵抗器およびその抵抗値調整方法
JPH11195531A (ja) * 1997-12-29 1999-07-21 Taiyosha Denki Kk チップ部品、チップネットワーク部品
JP2002289463A (ja) * 2001-03-27 2002-10-04 Tdk Corp 電子部品
KR20120048353A (ko) * 2010-11-05 2012-05-15 삼성전기주식회사 칩 저항기 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486738A (en) * 1982-02-16 1984-12-04 General Electric Ceramics, Inc. High reliability electrical components
JPH02135702A (ja) 1988-11-16 1990-05-24 Murata Mfg Co Ltd 積層型バリスタ
EP0509582B1 (en) * 1991-04-16 1996-09-04 Koninklijke Philips Electronics N.V. SMD-resistor
JP2527881B2 (ja) * 1992-06-01 1996-08-28 ローム株式会社 チップネットワ―ク抵抗器
JPH0653004A (ja) 1992-07-30 1994-02-25 Matsushita Electric Ind Co Ltd 角形チップ抵抗器およびその製造方法
JPH07183108A (ja) 1993-12-24 1995-07-21 Rohm Co Ltd チップ抵抗器の製造方法
US5844468A (en) * 1996-05-13 1998-12-01 Rohm Co. Ltd. Chip network electronic component
JPH10189318A (ja) * 1996-12-27 1998-07-21 Hokuriku Electric Ind Co Ltd ネットワーク抵抗器の製造方法
DE29909889U1 (de) 1998-09-10 1999-12-02 Siemens Matsushita Components Mehrschicht-Thermistor
WO2003081611A1 (fr) * 2002-03-25 2003-10-02 K-Tech Devices Corp. Composant de reseau a puce monte en surface
JP3860515B2 (ja) 2002-07-24 2006-12-20 ローム株式会社 チップ抵抗器
TW547866U (en) 2002-07-31 2003-08-11 Polytronics Technology Corp Over-current protection device
US7609143B2 (en) * 2008-01-11 2009-10-27 Inpaq Technology Co., Ltd. Multi-layer type over-current and over-temperature protection structure and method for manufacturing the same
CN102013297B (zh) * 2009-09-04 2013-08-28 三星电机株式会社 阵列式片状电阻器
CN102623115A (zh) 2011-01-28 2012-08-01 国巨股份有限公司 芯片电阻器及其制造方法
TWI449061B (zh) 2012-07-31 2014-08-11 Polytronics Technology Corp 過電流保護元件
CN202816523U (zh) 2012-08-06 2013-03-20 成都默一科技有限公司 双电阻层片式电阻器
TWI493576B (zh) * 2013-11-25 2015-07-21 Polytronics Technology Corp 過電流保護元件及其保護電路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142202A (ja) * 1993-11-17 1995-06-02 Rohm Co Ltd チップ抵抗器およびその抵抗値調整方法
JPH11195531A (ja) * 1997-12-29 1999-07-21 Taiyosha Denki Kk チップ部品、チップネットワーク部品
JP2002289463A (ja) * 2001-03-27 2002-10-04 Tdk Corp 電子部品
KR20120048353A (ko) * 2010-11-05 2012-05-15 삼성전기주식회사 칩 저항기 및 그 제조 방법

Also Published As

Publication number Publication date
CN108091460A (zh) 2018-05-29
US10332660B2 (en) 2019-06-25
CN108091460B (zh) 2020-04-28
US20180144848A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
JP5198733B2 (ja) デュアルヒューズリンク薄膜ヒューズ
US7782173B2 (en) Chip resistor
US10886203B2 (en) Packaging structure with recessed outer and inner lead surfaces
JP7382451B2 (ja) チップ抵抗器
US20070029570A1 (en) LED package and method for fabricating the same
JP2006210353A5 (ko)
JP2007043155A (ja) Ｌｅｄパッケージおよびその製造方法、それを用いたｌｅｄアレイモジュール
US10290402B2 (en) Chip resistor and method of making the same
CN108091460B (zh) 电阻器元件及其制造方法
JP6423141B2 (ja) 発光素子搭載用部品および発光装置
TWI452659B (zh) 電路板及其製作方法與封裝結構
KR101883038B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
US20030136582A1 (en) Substrate board structure
CN106298710B (zh) 基板结构及其制法暨导电结构
JP2018006726A (ja) 抵抗素子及びその実装基板
US10178768B2 (en) Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component
CN108074690B (zh) 片式电阻器以及片式电阻器组件
JP7117116B2 (ja) チップ抵抗器
US8168537B2 (en) Semiconductor component and assumbly with projecting electrode
KR101771822B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101771836B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP7430988B2 (ja) 電子装置
JP2019153712A (ja) チップ抵抗器
JP4110421B2 (ja) 半導体装置の製造方法
KR20210074612A (ko) 저항 부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application