KR20210074612A - 저항 부품 - Google Patents

저항 부품 Download PDF

Info

Publication number
KR20210074612A
KR20210074612A KR1020190165450A KR20190165450A KR20210074612A KR 20210074612 A KR20210074612 A KR 20210074612A KR 1020190165450 A KR1020190165450 A KR 1020190165450A KR 20190165450 A KR20190165450 A KR 20190165450A KR 20210074612 A KR20210074612 A KR 20210074612A
Authority
KR
South Korea
Prior art keywords
insulating substrate
end surface
slit
resistance
electrode layer
Prior art date
Application number
KR1020190165450A
Other languages
English (en)
Inventor
류흥복
신연희
윤지숙
김동우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190165450A priority Critical patent/KR20210074612A/ko
Priority to US16/900,328 priority patent/US11017923B1/en
Priority to CN202010781473.5A priority patent/CN112992444A/zh
Publication of KR20210074612A publication Critical patent/KR20210074612A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • H01C1/012Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

본 발명의 일 측면에 따른 저항 부품은, 서로 마주한 일면과 타면, 각각 상기 일면과 타면을 연결하고 서로 마주한 일단면과 타단면을 가지는 절연기판, 상기 절연기판의 일단면과 타단면에 각각 형성되어 상기 절연기판의 상기 일면과 타면까지 연장된 슬릿부, 상기 절연기판의 일면에 배치된 저항층, 및 상기 저항층과 각각 연결되는 제1 단자와 제2 단자를 포함하고, 상기 제1 및 제2 단자 각각은, 상기 절연기판의 일면에 배치된 상부전극, 상기 절연기판의 타면에 배치된 하부전극, 및 상기 슬릿부의 내벽에 배치되어 상기 상부전극과 상기 하부전극을 서로 연결하는 슬릿전극을 포함하는 내층전극층과, 상기 슬릿전극을 커버하도록 상기 절연기판의 일단면, 상기 절연기판의 타단면 및 상기 슬릿부의 내벽 상에 배치되고, 두께가 상기 내층전극층의 두께보다 얇은 외층전극층을 포함한다.

Description

저항 부품{RESISTOR COMPONENT}
본 발명은 저항 부품에 관한 것이다.
저항 부품은 정밀 저항을 구현하기 위한 수동 전자 부품으로서, 전자 회로 내에서 전류를 조절하고, 전압을 강하시키는 역할을 한다.
최근 전자기기가 점차 소형화 및 정밀화됨에 따라, 전자기기에 채용되는 전자회로의 크기도 점점 소형화되고 있으며, 그에 따라 저항 부품의 크기도 점점 소형화되고 있다. 최근에는 저항 부품의 생산 비용과 시간을 절감하기 위하여 제조 공정 단계의 개수를 줄이기 위한 다양한 방안이 제시되고 있다.
일본공개특허 제1995-183108호
본 발명의 목적은, 실장기판과의 결합 신뢰성이 향상된 저항 부품을 제공하는 데에 있다.
본 발명의 다른 목적은, 제조 공정의 효율성을 향상시킬 수 있는 저항 부품의 제조 방법을 제공하는 데에 있다.
본 발명의 일 측면에 따르면, 서로 마주한 일면과 타면, 각각 상기 일면과 타면을 연결하고 서로 마주한 일단면과 타단면을 가지는 절연기판, 상기 절연기판의 일단면과 타단면에 각각 형성되어 상기 절연기판의 상기 일면과 타면까지 연장된 슬릿부, 상기 절연기판의 일면에 배치된 저항층, 및 상기 저항층과 각각 연결되는 제1 단자와 제2 단자를 포함하고, 상기 제1 및 제2 단자 각각은, 상기 절연기판의 일면에 배치된 상부전극, 상기 절연기판의 타면에 배치된 하부전극, 및 상기 슬릿부의 내벽에 배치되어 상기 상부전극과 상기 하부전극을 서로 연결하는 슬릿전극을 포함하는 내층전극층과, 상기 슬릿전극을 커버하도록 상기 절연기판의 일단면, 상기 절연기판의 타단면 및 상기 슬릿부의 내벽 상에 배치되고, 두께가 상기 내층전극층의 두께보다 얇은 외층전극층을 포함하는, 저항 부품이 제공된다.
본 발명에 따르면, 저항 부품의 실장기판과의 결합 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 저항 부품의 제조 방법의 효율성을 향상시킬 수 있다.
도 1 및 도 2 각각은 본 발명의 일 실시예에 따른 저항 부품을 개략적으로 나타내는 도면.
도 3은 본 발명의 일 실시예에 적용되는 절연기판을 개략적으로 나타내는 도면.
도 4는 도 1의 I-I' 선을 따른 단면을 개략적으로 나타내는 도면.
도 5는 도 1의 II-II' 선을 따른 단면을 개략적으로 나타내는 도면.
도 6 내지 도 12는 본 발명의 일 실시예에 따른 저항 부품의 제조 방법을 순차적으로 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서, L 방향은 제1 방향 또는 길이 방향, W 방향은 제2 방향 또는 폭 방향, T 방향은 제3 방향 또는 두께 방향으로 정의될 수 있다.
이하, 본 발명의 실시예에 따른 저항 부품을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1 및 도 2 각각은 본 발명의 일 실시예에 따른 저항 부품을 개략적으로 나타내는 도면이다. 도 3은 본 발명의 일 실시예에 적용되는 절연기판을 개략적으로 나타내는 도면이다. 도 4는 도 1의 I-I' 선을 따른 단면을 개략적으로 나타내는 도면이다. 도 5는 도 1의 II-II' 선을 따른 단면을 개략적으로 나타내는 도면이다. 한편, 이해를 돕도록, 도 2는 도 1에서 일부 구성을 생략한 것을 도시하고 있다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 저항 부품(1000)는 절연기판(100), 슬릿부(S1, S2), 저항층(200), 제1 및 제2 단자(300, 400)를 포함한다.
도 3을 참조하면, 절연기판(100)은, 서로 마주한 일면(101)과 타면(102), 각각 일면(101)과 타면(102)을 연결하고 서로 마주한 일단면(103)과 타단면(104)을 가진다.
절연기판(100)은 소정의 두께를 갖는 판형으로 제공될 수 있으며, 후술할 저항층(200)에서 발생하는 열을 효율적으로 방출할 수 있는 물질을 포함할 수 있다. 절연기판(100)은 알루미나(Al2O3)와 같은 세라믹 재료를 포함할 수 있으나, 이에 제한되는 것은 아니고, 절연기판(100)은 폴리머 재료를 포함할 수도 있다. 본 실시예에서, 절연기판(100)은 알루미늄의 표면을 아노다이징(anodizing) 처리하여 얻은 알루미나 절연기판일 수 있다.
도 3을 참조하면, 슬릿부(S1, S2)는 절연기판(100)의 일단면(103)과 타단면(104)에 각각 형성되어 절연기판(100)의 일면(101)과 타면(102)까지 연장된다. 구체적으로, 제1 슬릿부(S1)는 절연기판(100)의 일단면(103)에 형성되고, 제2 슬릿부(S2)는 절연기판(100)의 타단면(104)에 형성된다. 슬릿부(S1, S2)의 양단은 각각 절연기판(100)의 일면(101)과 타면(102)까지 연장된다. 한편, 슬릿부(S1, S2)의 내벽은 절연기판(100)의 일단면(103)과 타단면(104) 각각의 일부를 구성하나, 이하에서는 설명의 편의를 위해, 슬릿부(S1, S2)의 내벽과, 절연기판(100)의 일단면(103)과 타단면(104)을 서로 구별하기로 한다.
슬릿부(S1, S2) 각각은 절연기판(100)의 일단면(103)과 타단면(104) 각각의 폭 방향(W) 중앙부에 형성될 수 있다. 슬릿부(S1, S2) 각각이 절연기판(100)의 일단면(103)과 타단면(104) 각각의 폭 방향(W) 중앙부에 형성되면, 본 실시예에 따른 저항 부품(1000)을 인쇄회로기판 등에 실장할 때 사용되는 솔더 등이 본 실시예에 따른 저항 부품에 보다 안정적으로 결합될 수 있다.
슬릿부(S1, S2)는 절연기판(100)의 일면(101)과 평행한 단면을 기준으로, 반원 형상일 수 있다. 후술하겠지만, 슬릿부(S1, S2)는, 대단위 기판 중 단위 기판 간의 경계에 해당하는 다이싱 라인에 단면 형상이 원형인 관통홀을 가공하고, 다이싱 라인을 따라 대단위 기판을 절단하여 복수의 단위 기판을 분리함으로써 형성된다. 따라서, 각 단위 기판의 일단면(103)과 타단면(104)에 형성되는 슬릿부(S1, S2)의 단면 형상은 반원 형태일 수 있다. 다만, 본 발명이 범위가 이에 제한되는 것은 아니고, 슬릿부(S1, S2)의 형상은 대단위 기판에 형성되는 홀의 단면 형상에 의해 다양하게 변형될 수 있다.
저항층(200)은, 절연기판(100)의 일면(101)에 배치된다. 저항층(200)은, 절연기판(100)의 길이 방향(L) 양 단부에 배치되는 후술할 제1 및 제2 단자(300, 400)와 각각 연결되어 본 실시예에 따른 저항 부품(1000)의 기능을 발휘한다. 저항층(200)은 제1 단자(300) 및 제2 단자(400)와 중첩되는 영역을 가질 수 있다.
저항층(200)은 금속, 금속 합금 또는 금속 산화물 등을 포함할 수 있다. 일 실시예로 저항층(200)은 Cu-Ni계 합금, Ni-Cr계 합금, Ru 산화물, Si 산화물, Mn계 합금 중 적어도 하나를 포함할 수 있다. 저항층(200)은 절연기판(100)의 일면(101)에 금속, 금속 합금 또는 금속 산화물 등이 포함된 도전성 페이스트를 스크린 인쇄 등의 방법으로 도포하고, 이를 소결시킴으로써 형성될 수 있다.
한편, 도 4 및 도 5에는 저항층(200)이 절연기판(100)의 일면(101)에만 배치된 것을 도시하고 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다. 제한되지 않는 예로서, 저항층(200)은 절연기판(100)의 타면(102)에만 배치되거나, 저항층(200)은 절연기판(100)의 일면(101)과 타면(102)에 모두 배치될 수 있다. 후자의 경우, 절연기판(100)의 일면(101)에 배치된 저항층과 절연기판(100)의 타면(102)에 배치된 저항층이 절연기판(100)을 관통하는 비아에 의해 서로 연결될 수 있으나, 이에 제한되는 것은 아니다.
제1 단자(300)와 제2 단자(400)는 길이 방향(L)으로 서로 마주보도록 절연기판(100)에 배치될 수 있다. 제1 단자(300)와 제2 단자(400)은 각각 저항층(200)과 연결된다.
제1 단자(300)와 제2 단자(400) 각각은, 절연기판(100)의 일면(101)에 배치된 상부전극(311, 411), 절연기판(100)의 타면(102)에 배치된 하부전극(312, 412), 및 슬릿부(S1, S2)의 내벽에 배치되어 상부전극(311, 411)과 하부전극(312, 412)을 서로 연결하는 슬릿전극(313, 413)을 포함하는 내층전극층(310, 410)과, 슬릿전극(313, 413)을 커버하도록 절연기판(100)의 일단면(103), 절연기판(100)의 타단면(104) 및 슬릿부(S1, S2)의 내벽 상에 배치되고, 두께가 내층전극층(310, 410)의 두께보다 얇은 외층전극층(320, 420)을 포함한다.
구체적으로, 제1 단자(300)는, 절연기판(100)의 일면(101)에 배치된 제1 상부전극(311), 절연기판(100)의 타면(102)에 배치된 제1 하부전극(312) 및 제1 슬릿부(S1)의 내벽에 배치된 제1 슬릿전극(313)을 포함하는 제1 내층전극층(310)과, 절연기판(100)의 일단면(103) 및 제1 슬릿부(S1)의 내벽 상에 배치된 제1 외층전극층(320)을 포함한다. 제2 단자(400)는, 절연기판(100)의 일면(101)에 배치된 제2 상부전극(411), 절연기판(100)의 타면(102)에 배치된 제2 하부전극(412) 및 제2 슬릿부(S2)의 내벽에 배치된 제2 슬릿전극(413)을 포함하는 제2 내층전극층(410)과, 절연기판(100)의 타단면(104) 및 제2 슬릿부(S2)의 내벽 상에 배치된 제2 외층전극층(420)을 포함한다.
내층전극층(310, 410)은, 절연기판(100)의 일면(101), 절연기판의 타면(102) 및 슬릿부(S1, S2)의 내벽에 도전성 페이스트를 도포한 후 이를 소결함으로써 형성될 수 있다. 따라서, 제1 내층전극층(310)에 포함되는 제1 상부전극(311), 제1 하부전극(312) 및 제1 슬릿전극(313)은, 절연기판(100)의 일면(101), 절연기판(100)의 타면(102) 및 제1 슬릿부(S1)의 내벽을 따라 서로 일체로 형성될 수 있다. 또한, 제2 내층전극층(410)에 포함되는 제2 상부전극(411), 제2 하부전극(412) 및 제2 슬릿전극(413)은, 절연기판(100)의 일면(101), 절연기판(100)의 타면(102) 및 제2 슬릿부(S2)의 내벽을 따라 서로 일체로 형성될 수 있다. 내층전극층(310, 410) 형성을 위한 도전성 페이스트는, 구리(Cu), 은(Ag), 니켈(Ni) 등의 금속 분말, 바인더 및 글래스 성분을 포함할 수 있다. 따라서, 내층전극층(310, 410)은 글래스 및 금속 성분을 포함한다.
내층전극층(310, 410)의 두께(d1)는 3㎛ 이상 6㎛ 이하일 수 있다. 내층전극층(310, 410)의 두께(d1)가 3㎛ 미만인 경우, 슬릿부(S1, S2) 내벽에 슬릿전극(313, 413)을 형성하는 것이 용이하지 않을 수 있다. 내층전극층(310, 410)의 두께(d1)가 6㎛ 초과하는 경우, 단자(300, 400) 전체 두께가 두꺼워져 부품의 박형화에 불리할 수 있다.
내층전극층(310, 410)은 각각 절연기판(100)의 일단면(103)과 타단면(104)을 노출할 수 있다. 내층전극층(310, 410)은, 전술한 관통홀이 형성된 대단위 기판 상태에서 형성될 수 있으므로, 대단위 기판을 절단한 복수의 단위 기판의 복수의 측면들에는 내층전극층(310, 410)이 형성되지 않는다. 결과, 본 실시예에 적용되는 절연기판(100)의 일단면(103)과 타단면(104)에는 내층전극층(310, 410)이 형성되지 않는다.
외층전극층(320, 420)은, 예로서, 스터퍼링 등의 기상증착법으로 형성되어 금속으로 구성될 수 있다. 외층전극층(320, 420)은 절연기판(100)의 일단면(103) 및 타단면(104)에 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo) 및 이들의 합금 중 적어도 하나를 포함하는 금속층을 형성함으로써 형성될 수 있다. 따라서, 외층전극층(320, 420)은 절연기판(100)의 일단면(103)과 타단면(104) 전체를 각각 커버할 수 있다.
외층전극층(320, 420)의 두께(d2)는 0.07㎛ 이상 0.15㎛ 이하일 수 있다. 외층전극층(320, 420)의 두께(d2)가 0.07㎛ 미만인 경우, 외층전극층(320, 420)과 절연기판(100)의 일단면(103) 및 타단면(104) 간의 결합력이 약할 수 있고, 외층전극층(320, 420)에 전해도금으로 도금전극을 형성하기 곤란할 수 있다. 외층전극층(320, 420)의 두께(d2)가 0.15㎛ 초과인 경우, 공정 시간 및 제조 비용이 증가할 수 있다.
한편, 도시하지 않았으나, 제1 및 제2 단자(300, 400) 각각은, 상부전극(311, 411), 하부전극(312, 412) 및 외층전극층(320, 420) 상에 배치된 도금전극을 더 포함할 수 있다. 도금전극은, 상부전극(311, 411), 하부전극(312, 412) 및 외층전극층(320, 420)을 시드층으로 하여 전해도금으로 형성될 수 있다. 도금전극은, 구리 도금액, 니켈 도금액 및 주석 도금액 중 적어도 하나를 이용한 전해도금으로 형성됨으로써, 구리(Cu), 니켈(Ni) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 제한되지 않는 예로서, 도금전극 각각은, 니켈(Ni) 도금층인 제1 층과, 주석(Sn) 도금층인 제2 층응ㄹ 포함할 수 있다.
보호층(G)은, 저항층(200)을 외부 충격으로부터 보호하기 위해, 제1 및 제2 단자(300, 400)가 배치되지 않은 저항층(200)의 표면에 배치될 수 있다. 이에 제한되는 것은 아니나 보호층(140)은 실리콘(SiO2)이나 글라스(glass) 재질로 구성될 수 있다.
본 실시예에 따른 저항 부품(1000)은 제1 및 제2 단자(300, 400)의 두께를 상대적으로 얇게 하면서도, 진동 및 열 등의 외부충격에 대한 신뢰성이 향상되어 실장기판과의 연결신뢰성을 확보할 수 있다. 구체적으로, 제1 및 제2 단자(300, 400)를, 절연기판(100)의 표면에 소결 공정을 통해 형성된 내층전극층(310, 410)과, 내층전극층(310, 410)과 절연기판(100)의 표면에 스퍼터링 등의 기상증착으로 형성된 외층전극층(320, 420)을 포함하도록 구성한다. 내층전극층(310, 410)은 소결 시 글래스 성분이 절연기판(100)과 화학적으로 결합하므로 제1 및 제2 단자(300, 400)와 절연기판(100) 간의 결합력을 향상시킨다. 외층전극층(320, 420)은 스터퍼링 등의 기상증착 공정으로 형성되므로 상대적으로 얇은 두께로, 내층전극층(310, 410)이 형성되지 않은 절연기판(100)의 일단면(103)과 타단면(104)과, 내층전극층(310, 410)의 슬릿전극(313, 413)에 형성되어, 그 상에 전해도금층이 형성될 수 있도록 한다. 결과, 절연기판(100)의 일단면(103), 절연기판(100)의 타단면(104) 및 슬릿부(S1, S2)의 내벽을 따라 전해도금층이 형성되어 실장기판과의 연결을 위한 솔더 등이 절연기판(100)의 일단면(103)과 타단면(104) 측 모두에 형성될 수 있도록 한다.
또한, 본 실시예에 따른 저항 부품(1000)은, 제조 공정을 보다 효율적으로 할 수 있다. 구체적으로, 관통홀이 형성된 대면적 기판에 일괄적으로 내층전극층(310, 410)을 형성함으로써, 종래 절단 공정 후 상부전극과 하부전극을 연결하기 위해 단위 기판의 측면에 별도로 수행해야하는 측면 공정 형성 공정을 생략할 수 있다. 또한, 대면적 기판을 1차 절단하여 형성된 복수의 바(bra) 형태의 기판의 노출면에 일괄적으로 외층전극층(320, 420)을 형성함으로써 종래의 단위 기판 형태로 2차 절단까지 수행한 후 외층전극층을 형성하는 것에 비하여 보다 효율적으로 외층전극층을 형성할 수 있다.
한편, 절연기판의 일단면과 타단면에 슬릿부가 형성되지 않은 종래의 기술과 본 실시예를 비교하면, 본 실시예는, 슬릿부(S1, S2)의 내벽을 따라 소결전극인 슬릿전극(313, 413)이 형성되고, 외층전극층(320, 420)이 슬릿전극(313, 413)에 접촉된다는 차이점이 있다. 종래 기술의 경우, 외층전극층(320, 420)은 절연기판과만 접촉하는데, 이종재료 간의 상대적으로 낮은 결합력으로 인해 양자 간의 결합력이 상대적으로 약할 수 있다. 본 실시예는, 외층전극층(320, 420)이 절연기판(100)뿐 아니라(구체적으로, 절연기판(100)의 일단면(103)과 타단면(104)), 동종재료를 포함하는 슬릿전극(313, 413)과도 접촉하므로, 내층전극층(310, 410) 및 절연기판(100) 각각과 외층전극층(320, 420) 간의 결합력이 상대적으로 우수할 수 있다.
도 6 내지 도 12는 본 발명의 일 실시예에 따른 저항 부품의 제조 방법을 순차적으로 나타내는 도면이다.
도 6을 참조하면, 베이스 절연기판(100A)이 마련될 수 있다. 베이스 절연기판(100A)은 서로 마주하는 일면(100A-1)과 타면(100A-2)을 가질 수 있으며, 베이스 절연기판(100A)에는 일면(100A-1)과 타면(100A-2)을 관통하는 복수의 관통홀(H)이 형성될 수 있다. 복수의 관통홀(H)의 단면은 원, 타원, 다각형 등의 다양한 형상을 가질 수 있으며, 복수의 관통홀(H)은 베이스 절연기판(100A)의 일면(100A-1)에서 볼 때 행렬 형태로 배치될 수 있다.
다음으로 도 7을 참조하면, 베이스 절연기판(100A)의 일면(100A-1)과 타면(100A-2)에 제1 도전층(10)을 형성한다. 제1 도전층(10)은 베이스 절연기판(100A)의 일면(100A-1)과 타면(100A-2)에 도전성 페이스트를 인쇄하고 이를 소결함으로써 형성될 수 있다. 한편, 제1 도전층(10) 형성을 위해 도전성 페이스트를 베이스 절연기판(100A)의 일면(100A-1)과 타면(100A-2)에 도포함에 있어, 도전성 페이스트의 흐름성(fluidity)으로 인해 도전성 페이스트는 복수의 관통홀(H) 내벽에도 형성될 수 있다. 결과, 도전성 페이스트를 소결함으로써 형성한 제1 도전층(10)은 베이스 절연기판(100A)의 일면(100A-1)과 타면(100A-2), 및 복수의 관통홀(H)의 내벽을 따라 일체로 형성될 수 있다.
다음으로 도 8을 참조하면, 베이스 절연기판(100A)의 일면(100A-1)에 저항층(200)을 형성한다. 저항층(200)은 Cu-Ni계 합금, Ni-Cr계 합금, Ru 산화물, Si 산화물, Mn 및 Mn계 합금 중 적어도 하나로 형성될 수 있으며, 상기 물질을 포함하는 페이스트를 스크린 인쇄 등으로 도포하고 이를 소성시킴으로써 형성될 수 있다. 저항층(200)은 일부가 제1 도전층(10)과 중첩되도록 형성된다.
다음으로, 도 9 및 도 10을 참조하면, 복수의 관통홀(H)을 서로 연결하는 가상의 분할선(C1)을 따라 베이스 절연기판(100A)을 복수 개의 바(bar) 형태의 기판(100B)으로 분할하고, 복수의 바 기판(100B)을 서로 적층한다. 가상의 분할선(C1)은 도 9의 폭 방향(W)을 따르므로, 바 기판(100B)은 개별 부품에 대응되는 단위 기판이 단위 기판의 폭 방향(W)으로 서로 연결된 상태가 된다. 따라서, 바 기판(100B)의 레벨에서, 단위 기판의 길이 방향(L)으로 서로 마주한 일단면과 타단면은 외부로 노출된다.
다음으로 도 11을 참조하면, 적층된 복수의 바 기판(100B)의 일단면과 타단면에 제2 도전층(20)을 형성한다. 제2 도전층(20)은 적층된 상태의 복수의 바 기판(100B)을 일괄적으로 핸들링하여, 복수의 바 기판(100B)의 일단면과 타단면에 일괄적으로 스퍼터링 등의 기상증착 공정을 수행하여 형성될 수 있다.
다음으로, 도 12를 참조하면, 복수의 바 기판(100B)을 가상의 분할선(C2)을 따라 분할하여 개별 부품을 제조한다.
한편, 도시하지 않았으나, 베이스 절연기판(100A)에 제1 도전층(10)을 형성하기 전에, 도 9 및 도 12에 도시된 분할선(C1, C2)을 따라 베이스 절연기판(100A)에 비관통 형태의 스크라이브 라인을 형성하는 공정이 추가될 수 있다. 또한, 도 8에는 제1 도전층(10)이 베이스 절연기판(100A)의 일면(100A-1)에 폭 방향(W)을 따라 연속적으로 형성되는 것을 도시하고 있으나, 이와 달리 도 12의 분할선(C2)에 대응되는 영역에서 절단된 형태로 형성될 수도 있다. 또한, 도시하지 않았으나, 베이스 절연기판(100A)에 저항층(200)을 형성하는 공정과, 베이스 절연기판(100A)을 분할선(C1)을 따라 절단하여 복수의 바 기판(100B)을 형성하는 공정 사이에 저항값을 조정하는 트리밍 공정이 수행될 수 있고, 이 후 저항층(200)을 보호하는 보호층(G)을 형성하는 공정이 추가될 수도 있다. 트리밍 공정은 레이저를 이용해 저항층(200)의 일부를 제거함으로써 저항층(200)의 저항값을 정밀하게 제어하는 것일 수 있다. 보호층(G)은 저항층(200)을 덮도록 글래스를 포함하는 페이스트를 베이스 절연기판(100A)의 일면(100A-1)에 도포한 후 이를 소결하여 형성될 수 있다.
이상, 본 발명의 실시예 및 변형예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 절연기판
100A: 베이스 기판
100B: 바 기판
200: 저항층
300, 400: 단자
310, 410: 내층전극층
320, 420: 외층전극층
311, 411: 상부전극
312, 412: 하부전극
313, 413: 슬릿전극
S1, S2: 슬릿부
G: 보호층
1000: 저항 부품

Claims (11)

  1. 서로 마주한 일면과 타면, 각각 상기 일면과 타면을 연결하고 서로 마주한 일단면과 타단면을 가지는 절연기판;
    상기 절연기판의 일단면과 타단면에 각각 형성되어 상기 절연기판의 상기 일면과 타면까지 연장된 슬릿부;
    상기 절연기판의 일면에 배치된 저항층; 및
    상기 저항층과 각각 연결되는 제1 단자와 제2 단자를 포함하고,
    상기 제1 및 제2 단자 각각은,
    상기 절연기판의 일면에 배치된 상부전극, 상기 절연기판의 타면에 배치된 하부전극, 및 상기 슬릿부의 내벽에 배치되어 상기 상부전극과 상기 하부전극을 서로 연결하는 슬릿전극을 포함하는 내층전극층과,
    상기 절연기판의 일단면, 상기 절연기판의 타단면 및 상기 슬릿부의 내벽 상에 배치되어 상기 슬릿전극과 접하고, 두께가 상기 내층전극층의 두께보다 얇은 외층전극층을 포함하는,
    저항 부품.
  2. 제1항에 있어서,
    상기 내층전극층은, 글래스 및 제1 금속을 포함하고,
    상기 외층전극층은 제2 금속으로 구성된,
    저항 부품.
  3. 제2항에 있어서,
    상기 제2 금속은, 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo) 및 이들의 합금 중 적어도 하나를 포함하는,
    저항 부품.
  4. 제1항에 있어서,
    상기 외층전극층의 두께는 0.07㎛ 이상 0.15㎛ 이하인, 저항 부품.
  5. 제1항에 있어서,
    상기 외층전극층은 상기 절연기판의 일단면과 상기 절연기판의 타단면 각각을 커버하는,
    저항 부품.
  6. 제1항에 있어서,
    상기 상부전극, 상기 하부전극 및 상기 슬릿전극은,
    상기 절연기판의 일면, 상기 절연기판의 타면, 및 상기 슬릿부의 내벽을 따라 일체로 형성되는,
    저항 부품.
  7. 제1항에 있어서,
    상기 내층전극층은,
    상기 절연기판의 일단면 및 상기 절연기판의 타단면 각각을 노출하는,
    저항 부품.
  8. 제1항에 있어서,
    상기 슬릿부는 상기 절연기판의 일단면과 타단면 각각의 폭 방향 중앙부에 형성된,
    저항 부품.
  9. 제1항에 있어서,
    상기 절연기판의 일면과 평행한 단면을 기준으로, 상기 슬릿부는 반원 형상인,
    저항 부품.
  10. 서로 마주한 일면과 타면, 각각 상기 일면과 타면을 연결하고 서로 마주한 일단면과 타단면을 가지는 절연기판;
    상기 절연기판의 일단면과 타단면에 각각 형성되어 상기 절연기판의 상기 일면과 타면까지 연장된 슬릿부;
    상기 절연기판의 일면에 배치된 저항층; 및
    상기 저항층과 각각 연결되는 제1 단자와 제2 단자를 포함하고,
    상기 제1 및 제2 단자 각각은,
    상기 절연기판의 일면, 상기 절연기판의 타면, 및 상기 슬릿부의 내벽에 배치되어 상기 절연기판의 일단면과 타단면을 노출하고, 글래스와 도체를 포함하는 내층전극층과,
    상기 절연기판의 일단면, 상기 절연기판의 타단면 및 상기 슬릿전극과 접촉하고, 금속으로 구성된 외층전극층을 포함하는,
    저항 부품.
  11. 제10항에 있어서,
    상기 외층전극층의 두께는 상기 내층전극층의 두께보다 얇은,
    저항 부품.
KR1020190165450A 2019-12-12 2019-12-12 저항 부품 KR20210074612A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190165450A KR20210074612A (ko) 2019-12-12 2019-12-12 저항 부품
US16/900,328 US11017923B1 (en) 2019-12-12 2020-06-12 Resistor component
CN202010781473.5A CN112992444A (zh) 2019-12-12 2020-08-06 电阻器组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190165450A KR20210074612A (ko) 2019-12-12 2019-12-12 저항 부품

Publications (1)

Publication Number Publication Date
KR20210074612A true KR20210074612A (ko) 2021-06-22

Family

ID=75982042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190165450A KR20210074612A (ko) 2019-12-12 2019-12-12 저항 부품

Country Status (3)

Country Link
US (1) US11017923B1 (ko)
KR (1) KR20210074612A (ko)
CN (1) CN112992444A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183108A (ja) 1993-12-24 1995-07-21 Rohm Co Ltd チップ抵抗器の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964087A (en) * 1975-05-15 1976-06-15 Interdyne Company Resistor network for integrated circuit
US4486738A (en) * 1982-02-16 1984-12-04 General Electric Ceramics, Inc. High reliability electrical components
US4788523A (en) * 1987-12-10 1988-11-29 United States Of America Viad chip resistor
JP3019567B2 (ja) * 1991-12-22 2000-03-13 株式会社村田製作所 チップ型セラミック電子部品の製造方法
JPH10189318A (ja) * 1996-12-27 1998-07-21 Hokuriku Electric Ind Co Ltd ネットワーク抵抗器の製造方法
JP3608569B2 (ja) * 2000-01-17 2005-01-12 松下電器産業株式会社 抵抗器の製造方法
JP4547781B2 (ja) * 2000-07-28 2010-09-22 パナソニック株式会社 多連チップ抵抗器の製造方法
JP4078042B2 (ja) * 2001-06-12 2008-04-23 ローム株式会社 複数の素子を有するチップ型電子部品の製造方法
JP2004253636A (ja) * 2003-02-20 2004-09-09 Koa Corp チップ抵抗器の製造方法
JP2006019323A (ja) 2004-06-30 2006-01-19 Koa Corp 抵抗組成物、チップ抵抗器及びその製造方法
US20060132277A1 (en) * 2004-12-22 2006-06-22 Tyco Electronics Corporation Electrical devices and process for making such devices
CN101916635B (zh) * 2009-09-18 2012-04-18 昆山厚声电子工业有限公司 贴片凹式电极网络电阻的制造方法及其制品
US9396849B1 (en) * 2014-03-10 2016-07-19 Vishay Dale Electronics Llc Resistor and method of manufacture
KR20180057831A (ko) * 2016-11-23 2018-05-31 삼성전기주식회사 저항 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183108A (ja) 1993-12-24 1995-07-21 Rohm Co Ltd チップ抵抗器の製造方法

Also Published As

Publication number Publication date
US20210183542A1 (en) 2021-06-17
CN112992444A (zh) 2021-06-18
US11017923B1 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
JP4632358B2 (ja) チップ型ヒューズ
JP7385358B2 (ja) チップ抵抗器
JPWO2019087725A1 (ja) チップ抵抗器
CN108091460B (zh) 电阻器元件及其制造方法
JP2018074143A (ja) 抵抗素子及び抵抗素子アセンブリ
WO2014109224A1 (ja) チップ抵抗器
JP2018006726A (ja) 抵抗素子及びその実装基板
KR20230042242A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR20210074612A (ko) 저항 부품
JP7407132B2 (ja) 抵抗器
WO2020189217A1 (ja) チップ抵抗器
KR20180054276A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP6969159B2 (ja) チップ抵抗素子及びチップ抵抗素子アセンブリー
KR102231104B1 (ko) 저항 부품
KR101771836B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101883042B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR102300015B1 (ko) 저항 부품
JP4442353B2 (ja) 配線基板の製造方法
JP7187223B2 (ja) 多数個取り基板及び多数個取り基板の製造方法
CN113130155B (zh) 电阻器组件
WO2020230713A1 (ja) 抵抗器
KR102127806B1 (ko) 전자 부품 및 이의 제작 방법
JP2006196840A (ja) 配線基板およびその製造方法
JP6175435B2 (ja) ジャンパチップ部品の製造方法
JP2023099275A (ja) セラミック電子部品

Legal Events

Date Code Title Description
E902 Notification of reason for refusal