JP2004253636A

JP2004253636A - チップ抵抗器の製造方法

Info

Publication number: JP2004253636A
Application number: JP2003042791A
Authority: JP
Inventors: Toshihiro Hanaoka; 敏博花岡; Takayuki Maruyama; 尊之丸山
Original assignee: Koa Corp
Current assignee: Koa Corp
Priority date: 2003-02-20
Filing date: 2003-02-20
Publication date: 2004-09-09

Abstract

【課題】長手方向両端部のどの外表面にも外部電極を有する所望のチップ抵抗器を効率よく安価に得られる製造方法を提供すること。
【解決手段】予め大判基板３０に複数のスリット３３と分割溝３１，３２とを設けておき、この大判基板３０に上面電極２４、下面電極、抵抗体２３等を形成した後、一次分割溝３１に沿って大判基板３０を短冊状分割片３４に分割する。そして、この分割工程で露出する短冊状分割片３４の側端面に対してスパッタリングを行って、該側端面に端面電極２６を形成すると共に、該側端面に臨出する二分割されたスリット３３の内壁面に側部端面電極２７を形成する。そして、短冊状分割片３４を二次分割溝３２に沿って分割して個々のチップ単体２０を得た後、このチップ単体２０をめっき処理することにより、長手方向両端部のどの外表面にも外部電極を有するチップ抵抗器２１の完成品を得る。
【選択図】図６

Description

【０００１】
【発明の属する技術分野】
本発明は、大判基板から多数個取りされるチップ抵抗器の製造方法に係り、特に、セラミック基体の長手方向両端部の外表面すべてに外部電極を有するチップ抵抗器の製造方法に関する。
【０００２】
【従来の技術】
図７は従来の一般的なチップ抵抗器の外観図、図８はその断面図である。これらの図に示すチップ抵抗器１において、アルミナ等からなるセラミック基体２の上面には、抵抗体３と該抵抗体３の両端部に重なり合う一対の上面電極４とが形成されていると共に、保護膜として、抵抗体３を覆うガラスコート層５と該ガラスコート層５を覆うオーバーコート層６とが形成されている。セラミック基体２の下面には、上面電極４と対応する領域に一対の下面電極７が形成されており、また、セラミック基体２の長手方向両端面にはそれぞれ、上面電極４と下面電極７とを橋絡する端面電極８が形成されている。上面電極４と下面電極７および端面電極８はチップ抵抗器１の下地電極層を構成しており、この下地電極層はニッケルめっき層９と半田めっき層（または錫めっき層）１０という２層のめっき層によって被覆されている。
【０００３】
このように構成されるチップ抵抗器１の製造方法について説明すると、まず、シート状のセラミック基板である大判基板を準備し、この大判基板の上面（または上下両面）に縦横に延びる多数本の分割溝を刻設する。これらの分割溝は、大判基板の焼成前にプレスにより形成してもよいし、大判基板の焼成後にスクライブにより形成してもよい。次に、この大判基板の上下両面にＡｇやＡｇ−Ｐｄ等のペーストをスクリーン印刷して焼成することにより、多数個のチップ抵抗器１に対応する上面電極４と下面電極７を形成すると共に、大判基板の上面に抵抗ペーストをスクリーン印刷して焼成することにより、両端部が上面電極４に接続される抵抗体３を多数形成する。そして、各抵抗体３上にガラスコート層５とエポキシ系樹脂等からなるオーバーコート層６とを順次形成した後、大判基板を一方の分割溝に沿ってブレイクすることにより複数の短冊状分割片を得る。次に、これらの短冊状分割片を板厚方向に重ね合わせた状態で、各短冊状分割片の長手方向に沿う側端面それぞれにＮｉ−Ｃｒ等をスパッタリングして端面電極８を形成する。そして、各短冊状分割片を他方の分割溝に沿って個々のチップ単体にブレイクした後、これらのチップ単体をめっき処理してニッケルめっき層９と半田めっき層１０を形成することにより、図７，８に示すようなチップ抵抗器１が多数個取りされる。なお、この種の技術に関連する従来例としては、例えば特許文献１が挙げられる。
【０００４】
また、他の従来例として、図９に示すようなチップ抵抗器とその製造方法とが提案されている（例えば特許文献２参照）。図９に示すチップ抵抗器１１の長手方向両端部には、該長手方向に沿うセラミック基体１２の一方の側端面と他方の側端面に端面電極１３，１４が形成されており、これらの端面電極１３，１４を上面側の金属膜１５および下面側の金属膜１６が橋絡している。金属膜１５，１６はスパッタにより端面電極１３，１４と一括形成されたものであり、金属膜１５が上面電極１７を覆い金属膜１６が図示せぬ下面電極を覆っている。そして、図示せぬめっき層によって端面電極１３，１４および金属膜１５，１６が被覆されているので、セラミック基体１２の長手方向両端部は、露出端面１２ａを除く外周面がすべて外部電極として機能することになる。すなわち、このチップ抵抗器１１は、端面電極１３あるいは端面電極１４の形成されている面を底面として回路基板のランド部上へ面実装された場合にも、該ランド部上に半田付けすることが可能な構成になっている。なお、前記従来例と同様に、セラミック基体１２の上面には両端部が上面電極１７に接続された抵抗体１８と、この抵抗体１８を覆う保護膜１９とが形成されている。
【０００５】
図９に示すチップ抵抗器１１を製造する際には、まず、縦横に延びる分割溝を刻設した多数個取り用の大判基板に、上面電極１７、下面電極、抵抗体１８、および保護膜１９を形成した後、個々のセラミック基体１２の長手方向と平行な一方の分割溝に沿ってブレイクすることにより複数の短冊状分割片を得る。次に、これらの短冊状分割片を専用の治具に装着して、マスキングを行った後、個々のセラミック基体１２の長手方向に沿う側端面にＮｉ−Ｃｒ等をスパッタすることにより、端面電極１３，１４および金属膜１５，１６を形成する。そして、マスキング材を除去した短冊状分割片を他方の分割溝に沿って個々のチップ単体にブレイクした後、これらのチップ単体をめっき処理することにより、図９に示すようなチップ抵抗器１１（ただし、めっき層は図示省略）が多数個取りされる。
【０００６】
【特許文献１】
特開平６−１２００１３号公報（第２−３頁、図１）
【０００７】
【特許文献２】
特開２００２−２０８５０２公報（第２−３頁、図１）
【０００８】
【発明が解決しようとする課題】
ところで、図７に示す従来の一般的なチップ抵抗器１を自動実装する際には、セラミック基体２の上面や下面を実装機が吸着することによって、回路基板のランド部上に該チップ抵抗器１が面実装できるようになっている。しかし、この種のチップ抵抗器１はセラミック基体２の上下両面と長手方向両端面にしか外部電極が存在しないので、実装機が誤って端面電極８の形成されていない面、つまりセラミック基体２の長手方向に沿う側端面を吸着した場合、チップ抵抗器１は外部電極の存しない面を底面としてランド部上に搭載されてしまい、半田付けが不能な実装不良となる。このような実装不良は、特にチップ抵抗器１の小型化が促進されると多く発生する。
【０００９】
これに対して、図９に示すチップ抵抗器１１では、セラミック基体１２の長手方向に沿う側端面に端面電極１３あるいは端面電極１４が形成されているため、実装機がセラミック基体１２の上下面を吸着した場合はもちろん、該側端面を吸着した場合でも、チップ抵抗器１１は外部電極の存する面を底面として回路基板のランド部上に面実装されることになり、実装不良が発生しにくくなる。しかし、この種のチップ抵抗器１１はセラミック基体１２の露出端面１２ａに外部電極が存在しないため、ランド部上の半田が該露出端面１２ａに付着せず、それゆえ実装時の半田付け強度が弱くなるという難点があった。また、かかるチップ抵抗器１１は、製造時に短冊状分割片にマスキングを施してからスパッタリングを行って端面電極１３，１４や金属膜１５，１６を形成するが、このマスキング工程は煩雑であるのみならず、外部電極となる端面電極１３，１４や金属膜１５，１６の形状にばらつきを生じる要因となりやすかった。
【００１０】
つまり、小型化が促進されても実装不良を起こしにくく半田付け強度も確保しやすいチップ抵抗器を得るためには、セラミック基体の長手方向両端部のどの外表面（上下両面と幅方向両端面と長手方向一端面の計５面）にも外部電極が存在するような電極構造を採用することが最も好ましいと考えられる。しかしながら、チップ抵抗器等のチップ状電子部品において、セラミック基体の長手方向両端部の５面すべてに外部電極を形成するための従来の手法は、個々のチップ単体の所定領域に電極材を塗着させて焼成するというものなので、極めて生産性が悪く、大幅なコストアップを余儀なくされるという問題があった。
【００１１】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、長手方向両端部のどの外表面にも外部電極を有する所望のチップ抵抗器を効率よく安価に得られる製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上述した目的を達成するために、本発明によるチップ抵抗器の製造方法では、大判基板に長手方向および幅方向に所定の間隔を存して分散配置される複数のスリットを設けるスリット形成工程と、前記大判基板の上下両面にそれぞれ幅方向に隣接する前記スリットどうしの間に位置する電極を形成する上下電極形成工程と、前記大判基板の上面に両端部が前記電極に接続される抵抗体を形成する抵抗体形成工程と、前記スリットと前記電極を二分割する直線に沿って前記大判基板を短冊状分割片に分割する一次分割工程と、前記一次分割工程によって露出した前記短冊状分割片の側端面および該側端面に臨出する二分割された前記スリットの内壁面に、スパッタにより端面電極を形成する端面電極形成工程と、前記端面電極形成工程の後、前記スリットの長手方向に延びて一部が該スリットと重なり合う直線に沿って前記短冊状分割片を個々のチップ単体に分割する二次分割工程とを含むこととした。
【００１３】
このように予め大判基板に複数のスリットを設けておき、上面電極および下面電極や抵抗体等を形成した後、一次分割工程によって露出する短冊状分割片の側端面と、該側端面に臨出する二分割されたスリットの内壁面とに、それぞれスパッタにより端面電極を形成すれば、二次分割工程で短冊状分割片を分割してなる各チップ単体の長手方向両端部のどの外表面にも電極が存在することになるので、このチップ単体をめっき処理することによって、長手方向両端部のどの外表面にも外部電極を有するチップ抵抗器が効率よく安価に製造できる。こうして得られたチップ抵抗器は、小型化が促進されても実装不良を起こしにくく、半田付け強度も確保しやすい。
【００１４】
なお、一次分割工程や二次分割工程では、支持台上に固定した大判基板や短冊状分割片をダイシングすることも可能であるが、予め大判基板に、該大判基板を短冊状分割片に分割するためのブレイク溝としての複数の一次分割溝と、短冊状分割片を個々のチップ単体に分割するためのブレイク溝としての複数の二次分割溝とを刻設しておけば、これらの分割溝に沿ってブレイクするという一般的な手法が採用できるため好ましい。その場合、端面電極形成工程で短冊状分割片を板厚方向に重ね合わせた状態でスパッタを行えば、煩雑なマスキングを行う必要がなくなるので好ましい。
【００１５】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明すると、図１は実施形態例に係るチップ単体の外観図、図２は該チップ単体をめっき処理したチップ抵抗器の完成品を示す外観図、図３は該チップ抵抗器の製造工程を示すフローチャート、図４は同実施形態例に係る大判基板を示す説明図、図５は該大判基板上に電極や抵抗体を形成した状態を示す説明図、図６は同実施形態例に係る短冊状分割片を示す説明図である。
【００１６】
図２に示すチップ抵抗器２１は、図１に示すチップ単体２０にめっき処理を施して完成したものであり、アルミナ等からなるセラミック基体２２の上面に、抵抗体２３と該抵抗体２３の両端部に重なり合う一対の上面電極２４とが形成されていると共に、抵抗体２３を覆う保護膜２５が形成されている。この保護膜２５はガラスコート層およびオーバーコート層の２層にて構成されている。セラミック基体２２の下面には、上面電極２４と対応する領域に一対の下面電極（図示せず）が形成されており、また、セラミック基体２２の長手方向両端面にはそれぞれ、上面電極２４と下面電極とを橋絡する端面電極２６が形成されている。このセラミック基体２２の四隅には切欠き部２２ａが設けられており、各切欠き部２２ａの壁面にはそれぞれ、端面電極２６に連続する側部端面電極２７が形成されている。これらの上面電極２４、下面電極、端面電極２６および側部端面電極２７はチップ抵抗器２１の下地電極層を構成しており、この下地電極層がニッケルめっき層や半田めっき層等からなるめっき層２８によって被覆されている。
【００１７】
このように構成されるチップ抵抗器２１の製造方法を図３〜図６に基づいて説明すると、まずステップＳ１として、シート状のセラミック基板である大判基板３０を準備し、この大判基板３０に縦横に延びる一次分割溝３１および二次分割溝３２を刻設すると共に、二次分割溝３２の一部と重なり合う位置に多数のスリット３３を形成する（分割溝・スリット形成工程、図４参照）。ここで、分割溝３１，３２とスリット３３はどちらを先に形成してもよく、すべてを一括して形成することも可能である。例えば、大判基板３０の焼成前のグリーンシートの段階でスリット３３をパンチにより形成した後、分割溝３１，３２をプレスにより形成してもよいし、大判基板３０の焼成後にスクライブにより分割溝３１，３２やスリット３３を形成してもよい。なお、一次分割溝３１は大判基板３０を後述する短冊状分割片３４に分割するためのブレイク溝であり、二次分割溝３２は該短冊状分割片３４をチップ単体２０に分割するためのブレイク溝である。また、スリット３３は、その長手方向および幅方向に所定の間隔を存して分散配置される。
【００１８】
次にステップＳ２として、大判基板３０の上下両面にＡｇやＡｇ−Ｐｄ等のペーストをスクリーン印刷して焼成することにより、多数個のチップ抵抗器２１に対応する上面電極２４と下面電極を形成する（上下電極形成工程）。これらの上面電極２４と下面電極はいずれも、一次分割溝３１に沿って隣接するスリット３３どうしの間で、該一次分割溝３１に二分割される位置に形成される。この後、ステップＳ３として、大判基板３０の上面に酸化ルテニウム等の抵抗ペーストをスクリーン印刷して焼成することにより、両端部が上面電極２４に接続される抵抗体２３を多数形成する（抵抗体形成工程、図５参照）。ただし、これらの上面電極２４と下面電極と抵抗体２３はいずれを先に形成してもよい。
【００１９】
次にステップＳ４として、大判基板３０の上面に並設されている各抵抗体２３を被覆する領域に、ガラスコート層およびオーバーコート層からなる保護膜２５を、スクリーン印刷、焼成により形成する（保護膜形成工程）。具体的には、まず各抵抗体２３上にガラスコート層を形成し、レーザトリミング等により抵抗値を調整した後、該ガラスコート層およびトリミング部分を被覆するオーバーコート層を形成する。この後、ステップＳ５として、大判基板３０を一次分割溝３１に沿ってブレイクすることにより、複数の短冊状分割片３４を得る（一次分割工程、図６参照）。
【００２０】
次にステップＳ６として、複数の短冊状分割片３４を板厚方向に重ね合わせた状態で、各短冊状分割片３４の長手方向に沿う側端面それぞれにＮｉ−Ｃｒ等をスパッタすることにより、該側端面に端面電極２６を形成し、かつ該側端面に臨出する二分割されたスリット３３の内壁面に側部端面電極２７を形成する（端面電極形成工程）。なお、この端面電極形成工程におけるスパッタリングの作業時間を、端面電極２６のみを形成する場合の約１．５倍に設定しておけば、スリット３３の内壁面に側部端面電極２７を確実に形成することができる。そして、次なるステップＳ７で、各短冊状分割片３４を二次分割溝３２に沿ってブレイクすることにより、図１に示す個々のチップ単体２０を得る（二次分割工程）。
【００２１】
しかる後、ステップＳ８として、チップ単体２０をめっき処理することにより、チップ抵抗器２１の下地電極層（上面電極２４、下面電極、端面電極２６および側部端面電極２７）を被覆するめっき層２８を形成する（めっき層形成工程）。その結果、図２に示すようなチップ抵抗器２１の完成品が多数個取りされる。なお、このめっき層形成工程では、セラミック基体２２の四隅の切欠き部２２ａ内に十分な厚みのめっき層２８が形成されるまでめっき作業を継続する。
【００２２】
このようにして製造されたチップ抵抗器２１は、長手方向両端部のどの外表面にも外部電極が存在する電極構造になっているため、実装機がセラミック基体２２の上下面を吸着した場合はもちろん、長手方向に沿う側端面を吸着した場合でも、チップ抵抗器２１は外部電極の存する面を底面として回路基板のランド部上に面実装されることになり、しかも該ランド部上で端面電極２６が起立するため十分な量の半田を付着させることができる。したがって、このチップ抵抗器２１は小型化が促進されても、自動実装に際して実装不良を起こしにくく、半田付け強度も確保しやすい。また、このチップ抵抗器２１は、予め大判基板３０に穿設しておいたスリット３３を一次分割工程で二分割した後、スパッタリングによって端面電極２６と側部端面電極２７とを一括形成するというものであり、このスパッタリング時に煩雑なマスキングを行う必要もないため、図７，８に示した従来の一般的なチップ抵抗器１と同様に効率よく安価に製造することができる。
【００２３】
なお、本実施形態例では、予め大判基板３０に刻設しておいた分割溝３１，３２に沿ってブレイクすることにより一次分割や二次分割を行っているが、このような分割溝を形成せず、支持台上に固定した大判基板や短冊状分割片をダイシングすることによって一次分割や二次分割を行うことも可能である
【００２４】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２５】
予め大判基板に複数のスリットを設けておき、上面電極および下面電極や抵抗体等を形成した後、一次分割工程によって露出する短冊状分割片の側端面と、該側端面に臨出する二分割されたスリットの内壁面とに、それぞれスパッタにより端面電極を形成するというチップ抵抗器の製造方法なので、長手方向両端部のどの外表面にも外部電極を有して実装不良を起こしにくく、かつ半田付け強度も確保しやすい所望のチップ抵抗器を効率よく安価に製造することができる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係るチップ単体の外観図である。
【図２】該チップ単体をめっき処理したチップ抵抗器の完成品を示す外観図である。
【図３】該チップ抵抗器の製造工程を示すフローチャートである。
【図４】同実施形態例に係る大判基板を示す説明図である。
【図５】該大判基板上に電極や抵抗体を形成した状態を示す説明図である。
【図６】同実施形態例に係る短冊状分割片を示す説明図である。
【図７】従来の一般的なチップ抵抗器の外観図である。
【図８】図７に示すチップ抵抗器の断面図である。
【図９】他の従来例に係るチップ抵抗器の外観図である。
【符号の説明】
２０チップ単体
２１チップ抵抗器
２２セラミック基体
２２ａ切欠き部
２３抵抗体
２４上面電極
２５保護膜
２６端面電極
２７側部端面電極
２８めっき層
３０大判基板
３１一次分割溝
３２二次分割溝
３３スリット
３４短冊状分割片

Claims

大判基板に長手方向および幅方向に所定の間隔を存して分散配置される複数のスリットを設けるスリット形成工程と、
前記大判基板の上下両面にそれぞれ幅方向に隣接する前記スリットどうしの間に位置する電極を形成する上下電極形成工程と、
前記大判基板の上面に両端部が前記電極に接続される抵抗体を形成する抵抗体形成工程と、
前記スリットと前記電極を二分割する直線に沿って前記大判基板を短冊状分割片に分割する一次分割工程と、
前記一次分割工程によって露出した前記短冊状分割片の側端面および該側端面に臨出する二分割された前記スリットの内壁面に、スパッタにより端面電極を形成する端面電極形成工程と、
前記端面電極形成工程の後、前記スリットの長手方向に延びて一部が該スリットと重なり合う直線に沿って前記短冊状分割片を個々のチップ単体に分割する二次分割工程と、
を含むことを特徴とするチップ抵抗器の製造方法。
請求項１の記載において、前記上下電極形成工程および前記抵抗体形成工程の前に、予め前記大判基板に、該大判基板を前記短冊状分割片に分割するためのブレイク溝としての複数の一次分割溝と、前記短冊状分割片を個々の前記チップ単体に分割するためのブレイク溝としての複数の二次分割溝とを刻設しておくことを特徴とするチップ抵抗器の製造方法。
請求項２の記載において、前記端面電極形成工程で、前記短冊状分割片を板厚方向に重ね合わせた状態でスパッタを行うことを特徴とするチップ抵抗器の製造方法。