JP2006339589A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP2006339589A
JP2006339589A JP2005165672A JP2005165672A JP2006339589A JP 2006339589 A JP2006339589 A JP 2006339589A JP 2005165672 A JP2005165672 A JP 2005165672A JP 2005165672 A JP2005165672 A JP 2005165672A JP 2006339589 A JP2006339589 A JP 2006339589A
Authority
JP
Japan
Prior art keywords
electrode
chip resistor
substrate
groove
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005165672A
Other languages
English (en)
Inventor
Toshihiro Hanaoka
敏博 花岡
Shinji Murase
真二 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2005165672A priority Critical patent/JP2006339589A/ja
Priority to US11/916,625 priority patent/US20090322468A1/en
Priority to CN200680019940.9A priority patent/CN101189688A/zh
Priority to PCT/JP2006/311017 priority patent/WO2006132131A1/ja
Publication of JP2006339589A publication Critical patent/JP2006339589A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】 横向きの姿勢で実装されても半田接続強度が確保しやすく、かつ、実装過程で位置決め用治具の収納凹所からはみ出す虞がなく、しかも、小型化の促進を妨げず外観も良好なチップ抵抗器およびその製造方法を提供すること。
【解決手段】 チップ抵抗器10を製造する際に、大判基板20の表面20aに表面電極12と抵抗体13とを形成し、かつ、大判基板20の裏面20bに裏面電極16を形成するが、この裏面電極形成時に、二次分割溝22として裏面20bに存するV字溝の傾斜面に裏面電極16を延在させ、この延在部を側面電極16aとなす。そして、大判基板20を一次分割溝21に沿って短冊状に分割し、その分割面にスパッタリングによって端面電極17を形成した後、短冊状基板24を二次分割溝22に沿って分割してメッキ処理することにより、ほぼ正四角柱状で各側面に電極を露出させたチップ抵抗器10が得られる。
【選択図】 図1

Description

本発明は、マルチマウント方式によってバルク実装される角形のチップ抵抗器と、その製造方法とに関する。
昨今、チップ抵抗器等のチップ部品をマルチマウント方式によってバルク実装するという技術が普及している。かかるマルチマウント方式では、回路基板上での配列に合わせて多数の収納凹所が設けられたテンプレートと称される位置決め用治具を使用し、この位置決め用治具の各収納凹所内にそれぞれ対応するチップ部品を搬送チューブを介して供給した後、吸着ノズルを有するマウンタによって各収納凹所内のチップ部品を一括して回路基板上へ実装するので、実装速度を著しく向上させることができる。
図9はこのようなマルチマウント方式に対応した従来の角形のチップ抵抗器を示す斜視図である(例えば、特許文献1参照)。同図に示すチップ抵抗器1は、セラミック等からなる直方体形状の絶縁性基板2と、この絶縁性基板2の図示上面の長手方向両端部に設けられた一対の表面電極3と、同じく絶縁性基板2の図示上面に設けられて両端部が一対の表面電極3と重なり合う抵抗体(図示せず)と、この抵抗体を被覆する保護層4と、絶縁性基板2の図示下面の長手方向両端部に設けられた一対の裏面電極(図示せず)と、絶縁性基板2の両端面に設けられて表面電極3および裏面電極を橋絡する一対の端面電極6とを備えており、絶縁性基板2の両側面の四隅には端面電極6から延出させた側面電極7が形成されている。なお、これらの表面電極3、裏面電極、端面電極6および側面電極7は図示せぬメッキ層に被覆されている。
図9に示すチップ抵抗器1の製造方法について簡単に述べると、まず、表裏両面に格子状の分割溝が刻設された大判基板を準備し、この大判基板に多数個分の表面電極3や裏面電極、抵抗体、保護層4等を形成する。次に、大判基板を一次分割溝に沿って短冊状に分割し、その分割面に端面電極6を形成した後、短冊状基板を二次分割溝に沿って個片に分割し、各個片をメッキ処理することにより、多数個のチップ抵抗器1が得られる。ここで、短冊状基板に端面電極6を形成する際には、一次分割溝に沿う分割面にローラ等を用いて導電ペーストを塗布するが、このとき一次分割溝と交差する二次分割溝内に若干量の導電ペーストを流れ込ませることができるので、短冊状基板を焼成することにより、該分割面に端面電極6を形成し、かつ、該二次分割溝内の両端部に側面電極7を形成することができる。したがって、この短冊状基板を二次分割溝に沿って個片に分割すると、個片の長手方向に沿う側面には四隅に側面電極7が配設された状態となる。
このようにして製造される従来のチップ抵抗器1は、マルチマウント方式による実装工程で搬送チューブから位置決め用治具(テンプレート)の収納凹所へ供給されたとき、この収納凹所内での姿勢が絶縁性基板2の側面を下に向けた横向きの姿勢であったとしても、側面電極7を回路基板の半田ランド上に搭載して半田付けできるため半田接続強度が確保しやすくなっている。すなわち、一般的な角形のチップ抵抗器では絶縁性基板の側面にほとんど電極が存在しないため、位置決め用治具の収納凹所へ供給されたときに、絶縁性基板の主面(表面電極形成面または裏面電極形成面)が下を向いた姿勢になっていれば問題ないが、該収納凹所内で絶縁性基板の側面が下を向いた姿勢になっている場合には、回路基板の半田ランド上のクリーム半田に電極を密着させにくくなって半田接続強度が不足してしまう。
特開平5−13201号公報(第2−3頁、図1)
前述した従来のチップ抵抗器1では、端面電極6を厚膜形成する際に側面電極7を形成しておくことにより、絶縁性基板2の側面を下に向けた横向きの姿勢で回路基板上に実装された場合にも半田接続強度が確保できるように意図されているが、実際の製造過程で端面電極6用の導電ペーストが側面電極7用として大判基板の分割溝内へ適量流れ込むように制御することは容易でない。したがって、横向きで実装されたときの半田接続強度を確保するには不十分な大きさの側面電極7が形成されやすく、かつ、側面電極7の大きさが不揃いになりやすいため外観も良好とは言い難かった。また、絶縁性基板2の幅寸法は厚さ寸法よりも大きいので、横向きの姿勢で位置決め用治具(テンプレート)の収納凹所内に配置されると、絶縁性基板2の一部が位置決め用治具の上方へ大きくはみ出てしまい、よって実装時に吸着ノズルやチップ抵抗器1に衝撃が加わってダメージを受けやすいという問題もあった。
また、近年はチップ抵抗器の小型化が促進され、例えば長手寸法が1mm、厚さ寸法が0.5mmという極めて小さなチップ抵抗器も普及しているが、このように超小型のチップ抵抗器の製造過程では、短冊状基板に端面電極を高精度に厚膜形成することは困難であり、スパッタリングによって端面電極を薄膜形成するという手法が一般的である。しかしながら、スパッタリングで端面電極を形成すると分割溝内に側面電極を同時形成することができないため、チップ抵抗器が横向きの姿勢で回路基板上に実装された場合には半田接続強度が不足してしまう。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、横向きの姿勢で実装されても半田接続強度が確保しやすく、かつ、実装過程で位置決め用治具の収納凹所からはみ出す虞がなく、しかも、小型化の促進を妨げず外観も良好なチップ抵抗器を提供することにある。また、本発明の第2の目的は、かかるチップ抵抗器の製造に好適な製造方法を提供することにある。
上記した第1の目的を達成するため、本発明では、大判基板の表裏両面にV字溝である一次分割溝と二次分割溝が格子状に形成されており、この大判基板を前記一次分割溝と前記二次分割溝に沿って順次分割することにより多数個分が一括して製造される角形のチップ抵抗器において、長手方向に直交する断面の形状を略正方形となした四角柱状の絶縁性基台と、この絶縁性基台の略長方形な表面の長手方向両端部に設けられた一対の表面電極と、前記絶縁性基台の表面に設けられて両端部が前記一対の表面電極と重なり合う抵抗体と、この抵抗体を被覆する保護層と、前記絶縁性基台の裏面の長手方向両端部に設けられた一対の裏面電極と、前記絶縁性基台の略正方形な両端面に設けられて前記表面電極および前記裏面電極を橋絡する一対の端面電極とを備え、前記二次分割溝の一部として前記絶縁性基台の裏面の長手方向に沿う両側縁部に形成されている傾斜面に前記裏面電極を延在させる構成とした。
このような構成によれば、二次分割溝に沿う分割面であるチップ抵抗器の側面に裏面電極が延在しているため、この延在部を側面電極と見なすことができる。そして、延在部(側面電極)を含む裏面電極は大判基板の段階で高精度に印刷できるので、この延在部は所望の大きさに形成することができ、チップ抵抗器の外観を良好に保つことができると共に、チップ抵抗器が横向きの姿勢で実装された場合に必要な半田接続強度が確保しやすくなる。また、こうして裏面電極の延在部を側面電極となしているため、端面電極はスパッタリングによって形成すればよく、それゆえチップ抵抗器の小型化が促進されても無理なく対応できる。さらにまた、このチップ抵抗器の絶縁性基台は両端面が略正方形な四角柱状なので、実装過程で位置決め用治具(テンプレート)の収納凹所内で該四角柱のどの側面が下を向いた姿勢になっていても、チップ抵抗器が該収納凹所から大きくはみ出すことはなく、それゆえ実装時に吸着ノズルやチップ抵抗器がダメージを受ける虞はない。
上記の構成において、二次分割溝の一部として絶縁性基台の裏面(裏面電極形成面)の長手方向に沿う両側縁部に形成されている傾斜面を、二次分割溝の一部として絶縁性基台の表面(表面電極形成面)の長手方向に沿う両側縁部に形成されている傾斜面よりも大きくしておけば、つまり、大判基板の表裏両面に刻設された二次分割溝のうちV字溝の溝が深い方を裏面電極形成面として採用すれば、裏面電極の延在部(側面電極)に所要の面積が確保しやすくなるため好ましい。
また、上記した第2の目的を達成するため、本発明の製造方法では、表裏両面にV字溝である一次分割溝および二次分割溝が格子状に形成された大判基板の表面に、前記一次分割溝を横切って前記二次分割溝に隣接する表面電極を多数形成すると共に、前記大判基板の裏面に前記二次分割溝を横切って前記一次分割溝に隣接する裏面電極を多数形成する電極形成工程と、前記大判基板の表面に両端部が前記表面電極と重なり合う抵抗体を多数形成する抵抗体形成工程と、前記抵抗体を被覆する保護層を形成する保護層形成工程と、前記保護層を形成した前記大判基板を前記一次分割溝に沿って短冊状に分割した後、その分割面に端面電極を形成して前記表面電極および前記裏面電極を橋絡する端面電極形成工程と、前記端面電極を形成した前記短冊状基板を前記二次分割溝に沿って四角柱状の個片に分割した後、各個片の前記表面電極と裏面電極および端面電極をメッキしてチップ抵抗器となす電極メッキ工程とを備え、前記大判基板は前記一次分割溝および二次分割溝によって区画された個々の長方形の短辺の長さと該大判基板の厚みとが略同等に設定してあり、かつ、前記電極形成工程では、前記二次分割溝として前記大判基板の前記裏面電極側の面に存するV字溝の傾斜面に該裏面電極を延在させるようにした。
このような製造方法によれば、一次分割溝および二次分割溝によって区画された個々の長方形の短辺の長さと大判基板の厚みとが略同等に設定されているため、短冊状基板を分割して多数個取りされる四角柱状の個片の長手方向に直交する断面の形状が略正方形となる。そのため、実装過程で位置決め用治具(テンプレート)の収納凹所内で該四角柱のどの側面が下を向いた姿勢になっていても、チップ抵抗器が該収納凹所から大きくはみ出すことはなく、実装時に吸着ノズルやチップ抵抗器がダメージを受ける虞がなくなる。また、二次分割溝として大判基板の裏面電極側の面に存するV字溝の傾斜面に該裏面電極を延在させ、この延在部をチップ抵抗器の側面に露出する側面電極となしているため、端面電極形成工程ではスパッタリングによって端面電極を形成でき、チップ抵抗器の小型化が促進されても無理なく対応できる。しかも、延在部(側面電極)を含む裏面電極は大判基板の段階で高精度に印刷できるので、この延在部は所望の大きさに形成することが容易であり、そのためチップ抵抗器の外観が該延在部によって損なわれる虞はなく、かつ、チップ抵抗器が横向きの姿勢で実装された場合に必要な半田接続強度を該延在部によって確保することできる。
上記の製造方法において、二次分割溝の深さは、大判基板の表面(表面電極形成面)に形成されている二次分割溝よりも裏面(裏面電極形成面)に形成されている二次分割溝の方が深いことが好ましい。これは、大判基板の表裏両面に刻設された二次分割溝のうち、深い方のV字溝が形成されている側を裏面電極形成面として採用するということであり、これにより、裏面電極の延在部(側面電極)に所要の面積が確保しやすくなる。
本発明によるチップ抵抗器は、二次分割溝に沿う分割面であるチップ抵抗器の側面に裏面電極が延在しており、この延在部(側面電極)を含む裏面電極は大判基板の段階で高精度に印刷できるので、チップ抵抗器の外観を良好に保つことができると共に、チップ抵抗器が横向きの姿勢で実装された場合に必要な半田接続強度が確保しやすくなる。また、端面電極はスパッタリングによって形成すればよいので、チップ抵抗器の小型化が促進されても無理なく対応できる。また、このチップ抵抗器の絶縁性基台は両端面が略正方形な四角柱状なので、実装過程で位置決め用治具(テンプレート)の収納凹所内で該四角柱のどの側面が下を向いた姿勢になっていても、チップ抵抗器が該収納凹所から大きくはみ出すことはなく、それゆえ実装時に吸着ノズルやチップ抵抗器がダメージを受ける虞はない。
また、本発明によるチップ抵抗器の製造方法は、一次分割溝および二次分割溝によって区画された個々の長方形の短辺の長さと大判基板の厚みとが略同等に設定されているため、短冊状基板を分割して得られる四角柱状の個片の長手方向に直交する断面の形状が略正方形となり、実装過程で位置決め用治具(テンプレート)の収納凹所内で該四角柱のどの側面が下を向いた姿勢になっていても、チップ抵抗器が該収納凹所から大きくはみ出すことはなく、実装時に吸着ノズルやチップ抵抗器がダメージを受ける虞がなくなる。また、二次分割溝として大判基板の裏面電極側の面に存するV字溝の傾斜面に該裏面電極を延在させ、この延在部をチップ抵抗器の側面に露出する側面電極となしているため、端面電極はスパッタリングによって形成すればよくなり、チップ抵抗器の小型化が促進されても無理なく対応できる。また、延在部(側面電極)を含む裏面電極は大判基板の段階で高精度に印刷できるので、チップ抵抗器の外観を良好に保つことができると共に、チップ抵抗器が横向きの姿勢で実装された場合に必要な半田接続強度が確保しやすくなる。
発明の実施の形態を図面を参照して説明すると、図1は本実施形態例に係るチップ抵抗器の斜視図、図2は該チップ抵抗器を模式的に示す断面図、図3は該チップ抵抗器の製造工程を示すフローチャート、図4〜図6は該チップ抵抗器の製造方法を工程順に示す説明図、図7は該チップ抵抗器が2通りの異なる姿勢でテンプレートに供給された状態を示す説明図、図8は該チップ抵抗器が横向きの姿勢で半田ランド上に搭載された状態を示す側面図である。
これらの図に示すチップ抵抗器10は、マルチマウント方式に対応した角形チップ抵抗器であって、図示せぬ搬送チューブから位置決め用治具であるテンプレート30の収納凹所31内へ供給された後、図示せぬ吸着ノズルによって回路基板32の半田ランド33上に多数個が一括して実装されるようになっている(図7および図8参照)。図1と図2に示すように、このチップ抵抗器10は、長手方向両端面が略正方形な四角柱状の絶縁性基台11と、絶縁性基台11の略長方形な一方の主面(表面)11aの長手方向両端部に設けられた一対の表面電極12と、絶縁性基台11の表面11aに設けられて両端部が一対の表面電極12と重なり合う抵抗体13と、抵抗体13を被覆する2層構造の保護層(ガラスコート層14およびオーバーコート層15)と、絶縁性基台11の他方の主面(裏面)11bの長手方向両端部に設けられた一対の裏面電極16と、絶縁性基台11の長手方向両端面に設けられて表面電極12および裏面電極16を橋絡する一対の端面電極17と、これら表面電極12と裏面電極16および端面電極17に被着させた2層構造のメッキ層(ニッケルメッキ層18および錫メッキ層19)とによって主に構成されており、表面電極12と端面電極17および裏面電極16が略コ字形の連続した電極として絶縁性基台11の両端部に設けられている。また、表面11aと裏面11bに対して直角な絶縁性基台11の略長方形な一対の側面11cには、その長手方向両端部で裏面11bと隣接する箇所に裏面電極16の延在部である側面電極16aが設けられている。
このチップ抵抗器10は、図4に示すような大判基板20から多数個分が一括して製造される。大判基板20の表裏両面にはV字溝である一次分割溝21および二次分割溝22が格子状に形成されており、両分割溝21,22によって区画された表裏両面の多数の長方形状領域23が個々のチップ抵抗器10に対応している。また、後述するように、チップ抵抗器10の表面電極12や裏面電極16(側面電極16aを含む)は大判基板20に対する印刷・焼成によって厚膜形成されたものであるが、端面電極17は大判基板20の分割面に対するスパッタリングによって薄膜形成されたものである。
次に、このような構成のチップ抵抗器10の製造方法を、図3のフローチャートならびに図4〜図6の工程図を参照しつつ説明する。
まずステップS1として図4(a)に示すように、セラミック等からなる多数個取り用の大判基板20を準備する。この大判基板20の表裏両面には予めV字溝である一次分割溝21および二次分割溝22が格子状に形成されており、両分割溝21,22によって多数の長方形状領域23が区画されている。この長方形状領域23の短辺の長さは大判基板20の厚みと略同等に設定されているため、各チップ抵抗器10は絶縁性基台11の長手方向両端面が略正方形となる。また、この種の大判基板20では、一般的に表面20aと裏面20bで分割溝の深さが異なったものとなるが、本実施形態例においては、分割溝が深い方の裏面20bを裏面電極形成面としている。
次にステップS2として図4(b)に示すように、大判基板20の裏面20bにAgまたはAg−Pdペーストをスクリーン印刷して焼成することにより、個々のチップ抵抗器10に対応する多数の裏面電極16を形成する。このとき、裏面電極16は二次分割溝22を横切って一次分割溝21とは隣接するように形成されるため、二次分割溝22として大判基板20の裏面20bに存するV字溝の傾斜面に裏面電極16が延在し、この延在部が側面電極16aとなる。
次にステップS3として図4(c)に示すように、大判基板20の表面20aにAgまたはAg−Pdペーストをスクリーン印刷して焼成することにより、個々のチップ抵抗器10に対応する多数の表面電極12を形成する。このとき、表面電極12は一次分割溝21を横切って二次分割溝22とは隣接するように形成される。つまり、一次分割溝21も二次分割溝22も大判基板20の表裏両面のいずれかでは内部に電極を延在させておらず、これにより一次分割溝21に沿った分割や二次分割溝22に沿った分割が支障なく行えるようになっている。なお、ステップS2の裏面電極形成工程とステップS3の表面電極形成工程は、いずれを先に行ってもよい。
次にステップS4として図5(a)に示すように、大判基板20の表面20aに酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して焼成することにより、長方形状領域23の長手方向に沿って隣接する表面電極12どうしを橋絡する多数の抵抗体13を形成する。なお、抵抗体13は両端部が表面電極12と重なり合えばよいので、ステップS4の抵抗体形成工程をステップS3の表面電極形成工程の前に行ってもよい。
次にステップS5として図5(b)に示すように、各抵抗体13を覆うようにガラスペーストをスクリーン印刷して焼成することにより、ガラスコート層14を形成し、必要に応じてレーザトリミングを行うことにより各抵抗体13の抵抗値を調整する。しかる後、ステップS6として図5(c)に示すように、ガラスコート層14上にエポキシ等の樹脂ペーストをスクリーン印刷して加熱硬化させることにより、ガラスコート層14を覆って帯状に延びるオーバーコート層15を形成する。
ここまでの工程は大判基板20に対する一括処理であるが、次なるステップS7では、大判基板20を一次分割溝21に沿って短冊状に分割する一次分割加工を行い、図6(a)に示すような短冊状基板24を得る。そして、次なるステップS8で、一次分割加工の分割面である短冊状基板24の露出面にニッケルクロム(Ni/Cr)をスパッタすることにより、図6(b)に示すように表面電極12と裏面電極16どうしを橋絡する端面電極17を薄膜形成する。
次にステップS9として、短冊状基板24を二次分割溝22に沿って個片に分割する二次分割加工を行い、図6(c)に示すようなチップ単体25を得る。そして、次なるステップS10で各チップ単体25に電解メッキを施し、2層構造のメッキ層18,19を形成する。すなわち、まずチップ単体25の表面電極12と裏面電極16(側面電極16aを含む)および端面電極17に対してニッケル(Ni)メッキ層18を被着させた後、このニッケルメッキ層18に対して錫(Sn)メッキ層19を被着させることにより、図1と図2に示すようなチップ抵抗器10が完成する。なお、これらのメッキ層18,19は電極くわれの防止や半田付けの信頼性向上を図るためのものであり、錫メッキ層の代わりに半田(Sn/Pb)メッキ層を用いることも可能である。
このようにして製造されるチップ抵抗器10は、大判基板20の一次分割溝21および二次分割溝22によって区画された個々の長方形状領域23の短辺の長さと、大判基板20の厚みとが略同等に設定されているため、短冊状基板24を分割して多数個取りされるチップ単体25の長手方向に直交する断面の形状が略正方形となり、ほぼ正四角柱状のチップ抵抗器10が得られる。そのため、マルチマウント方式の実装過程でテンプレート(位置決め用治具)30の収納凹所31内におけるチップ抵抗器10の高さ寸法は、図7(a)に示すように面11cを上に向けた横向きの姿勢のときにも、図7(b)に示すように側面11a(または側面11b)を上に向けた正規の姿勢のときと同等である。つまり、テンプレート30の収納凹所31内で正四角柱状のチップ抵抗器10のどの側面が下を向いた姿勢になっていても、このチップ抵抗器10は収納凹所31から大きくはみ出すことはなく、それゆえ回路基板32上への実装時に吸着ノズルやチップ抵抗器10がダメージを受ける虞はない。
また、このチップ抵抗器10の製造時には裏面電極形成工程で、二次分割溝22として大判基板20の裏面20bに形成されているV字溝の傾斜面に裏面電極16を延在させて、この延在部をチップ抵抗器10の側面11cに露出する側面電極16aとなしているため、端面電極形成工程ではスパッタリングによって端面電極17が形成できて、チップ抵抗器の小型化が促進されても無理なく対応できる。しかも、側面電極16a(延在部)を含む裏面電極16は大判基板20の段階で高精度に印刷できるので、この側面電極16aは所望の大きさに形成することが容易であり、そのためチップ抵抗器10の外観が側面電極16aによって損なわれる虞はなく、かつ、チップ抵抗器10が横向きの姿勢で実装された場合に必要な半田接続強度を側面電極16aによって確保することができる。すなわち、図7(a)に示す状態でテンプレート30の収納凹所31内に配置されたチップ抵抗器10は、図示せぬ吸着ノズルによって図8に示すように回路基板32の半田ランド33上に横向きの姿勢で供給されるため、表面電極12や裏面電極16の形成面ではない絶縁性基台11の側面11cがクリーム半田34上に搭載されることになるが、この側面11cの一側部には側面電極16aが露出しているので、クリーム半田34を加熱溶融することにより側面電極16aから裏面電極16へと至る良好な半田フィレットが形成され、十分な半田接続強度が確保できる。
なお、本実施形態例のように、大判基板20の表裏両面に刻設された二次分割溝22のうちV字溝の溝が深い方を裏面電極形成面として採用すると、裏面電極16の延在部として印刷形成される側面電極16aに所要の面積が確保しやすくなるため好ましい。
本発明の実施形態例に係るチップ抵抗器の斜視図である。 該チップ抵抗器を模式的に示す断面図である。 該チップ抵抗器の製造工程を示すフローチャートである。 該チップ抵抗器の製造方法を工程順に示す説明図である。 該チップ抵抗器の製造方法を工程順に示す説明図である。 該チップ抵抗器の製造方法を工程順に示す説明図である。 該チップ抵抗器が2通りの異なる姿勢でテンプレートに供給された状態を示す説明図である。 該チップ抵抗器が横向きの姿勢で半田ランド上に搭載された状態を示す側面図である。 従来例に係るチップ抵抗器の斜視図である。
符号の説明
10 チップ抵抗器
11 絶縁性基台
12 表面電極
13 抵抗体
14,15 保護層
16 裏面電極
16a 側面電極(延在部)
17 端面電極
18,19 メッキ層
20 大判基板
20a 表面
20b 裏面
21 一次分割溝
22 二次分割溝
24 短冊状基板
30 テンプレート(位置決め用治具)
31 収納凹所
32 回路基板
33 半田ランド
34 クリーム半田

Claims (5)

  1. 大判基板の表裏両面にV字溝である一次分割溝と二次分割溝が格子状に形成されており、この大判基板を前記一次分割溝と前記二次分割溝に沿って順次分割することにより多数個分が一括して製造される角形のチップ抵抗器において、
    長手方向に直交する断面の形状を略正方形となした四角柱状の絶縁性基台と、この絶縁性基台の略長方形な表面の長手方向両端部に設けられた一対の表面電極と、前記絶縁性基台の表面に設けられて両端部が前記一対の表面電極と重なり合う抵抗体と、この抵抗体を被覆する保護層と、前記絶縁性基台の裏面の長手方向両端部に設けられた一対の裏面電極と、前記絶縁性基台の略正方形な両端面に設けられて前記表面電極および前記裏面電極を橋絡する一対の端面電極とを備え、
    前記二次分割溝の一部として前記絶縁性基台の裏面の長手方向に沿う両側縁部に形成されている傾斜面に前記裏面電極を延在させたことを特徴とするチップ抵抗器。
  2. 請求項1の記載において、前記傾斜面を、前記二次分割溝の一部として前記絶縁性基台の表面の長手方向に沿う両側縁部に形成されている傾斜面よりも大きくしたことを特徴とするチップ抵抗器。
  3. 表裏両面にV字溝である一次分割溝および二次分割溝が格子状に形成された大判基板の表面に、前記一次分割溝を横切って前記二次分割溝に隣接する表面電極を多数形成すると共に、前記大判基板の裏面に前記二次分割溝を横切って前記一次分割溝に隣接する裏面電極を多数形成する電極形成工程と、
    前記大判基板の表面に両端部が前記表面電極と重なり合う抵抗体を多数形成する抵抗体形成工程と、
    前記抵抗体を被覆する保護層を形成する保護層形成工程と、
    前記保護層を形成した前記大判基板を前記一次分割溝に沿って短冊状に分割した後、その分割面に端面電極を形成して前記表面電極および前記裏面電極を橋絡する端面電極形成工程と、
    前記端面電極を形成した前記短冊状基板を前記二次分割溝に沿って四角柱状の個片に分割した後、各個片の前記表面電極と裏面電極および端面電極をメッキしてチップ抵抗器となす電極メッキ工程とを備え、
    前記大判基板は前記一次分割溝および二次分割溝によって区画された個々の長方形の短辺の長さと該大判基板の厚みとが略同等に設定してあり、かつ、前記電極形成工程では、前記二次分割溝として前記大判基板の前記裏面電極側の面に存するV字溝の傾斜面に該裏面電極を延在させるようにしたことを特徴とするチップ抵抗器の製造方法。
  4. 請求項3の記載において、前記二次分割溝の深さは、前記大判基板の表面に形成されている二次分割溝よりも裏面に形成されている二次分割溝の方が深いことを特徴とするチップ抵抗器の製造方法。
  5. 請求項3または4の記載において、前記端面電極形成工程では、前記端面電極をスパッタリングによって薄膜形成することを特徴とするチップ抵抗器の製造方法。
JP2005165672A 2005-06-06 2005-06-06 チップ抵抗器およびその製造方法 Pending JP2006339589A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005165672A JP2006339589A (ja) 2005-06-06 2005-06-06 チップ抵抗器およびその製造方法
US11/916,625 US20090322468A1 (en) 2005-06-06 2006-06-01 Chip Resistor and Manufacturing Method Thereof
CN200680019940.9A CN101189688A (zh) 2005-06-06 2006-06-01 芯片电阻器及其制造方法
PCT/JP2006/311017 WO2006132131A1 (ja) 2005-06-06 2006-06-01 チップ抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005165672A JP2006339589A (ja) 2005-06-06 2005-06-06 チップ抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006339589A true JP2006339589A (ja) 2006-12-14

Family

ID=37498332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005165672A Pending JP2006339589A (ja) 2005-06-06 2005-06-06 チップ抵抗器およびその製造方法

Country Status (4)

Country Link
US (1) US20090322468A1 (ja)
JP (1) JP2006339589A (ja)
CN (1) CN101189688A (ja)
WO (1) WO2006132131A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069441A (ja) * 2015-09-30 2017-04-06 Koa株式会社 チップ抵抗器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161135A (ja) * 2009-01-07 2010-07-22 Rohm Co Ltd チップ抵抗器およびその製造方法
CN102394164B (zh) * 2011-07-11 2014-04-16 广东风华高新科技股份有限公司 一种小型片式电阻的制造方法
TW201409493A (zh) * 2012-08-24 2014-03-01 Ralec Electronic Corp 晶片式排列電阻器及其製造方法
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
JP2017224677A (ja) * 2016-06-14 2017-12-21 Koa株式会社 チップ抵抗器およびその製造方法
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629102A (ja) * 1992-07-10 1994-02-04 Alps Electric Co Ltd チップ抵抗器およびその製造方法
KR100302677B1 (ko) * 1996-06-26 2001-11-22 사토 게니치로 칩저항기및그제조방법
JP3871917B2 (ja) * 2001-10-30 2007-01-24 釜屋電機株式会社 チップ型電子部品の製造方法
JP2004167963A (ja) * 2002-11-22 2004-06-17 Kyocera Corp 分割溝を有するセラミック基板の製造方法
JP3967272B2 (ja) * 2003-02-25 2007-08-29 ローム株式会社 チップ抵抗器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069441A (ja) * 2015-09-30 2017-04-06 Koa株式会社 チップ抵抗器
WO2017057248A1 (ja) * 2015-09-30 2017-04-06 Koa株式会社 チップ抵抗器
US10276285B2 (en) 2015-09-30 2019-04-30 Koa Corporation Chip resistor

Also Published As

Publication number Publication date
US20090322468A1 (en) 2009-12-31
CN101189688A (zh) 2008-05-28
WO2006132131A1 (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
US9859054B2 (en) Method of manufacturing inductor
JP2006339589A (ja) チップ抵抗器およびその製造方法
EP1018750A1 (en) Resistor and method of producing the same
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP5255899B2 (ja) チップ抵抗器の製造方法及びチップ抵抗器
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
WO2017057248A1 (ja) チップ抵抗器
JP2002367818A (ja) チップ形抵抗器
JP2017224677A (ja) チップ抵抗器およびその製造方法
JP6749752B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2011040612A (ja) 電子部品及びその製造方法
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4067923B2 (ja) チップ抵抗器の製造方法
JP4504577B2 (ja) チップ形抵抗器の製造方法
JP6599759B2 (ja) チップ抵抗器
JP2005268300A (ja) チップ抵抗器およびその製造方法
JP2003282303A (ja) チップ抵抗器
JP2002231505A (ja) チップ形抵抗器およびその製造方法
JP6715002B2 (ja) チップ抵抗器の実装構造
JP2002208502A (ja) チップ抵抗器及びその製造方法
JP2005276916A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JPH10321404A (ja) 抵抗器およびその製造方法
JPH11111513A (ja) チップ抵抗器の製造方法