JP2004259773A

JP2004259773A - チップ抵抗器の製造方法

Info

Publication number: JP2004259773A
Application number: JP2003046308A
Authority: JP
Inventors: Toshihiro Hanaoka; 敏博花岡; Takayuki Maruyama; 尊之丸山
Original assignee: Koa Corp
Current assignee: Koa Corp
Priority date: 2003-02-24
Filing date: 2003-02-24
Publication date: 2004-09-16

Abstract

【課題】長手方向両端部のどの外表面にも外部電極を有する所望のチップ抵抗器が効率よく安価に得られる製造方法を提供すること。
【解決手段】予め上面電極２４、下面電極２７、抵抗体２３および保護膜２５を形成した大判基板３１を支持台３２上に固定して、ダイシング等により格子状に分割する。これにより、大判基板３１は所定幅の分割溝３３を介して隣接する多数のチップ単体２０に分割される。しかる後、保護膜２５と該保護膜２５に連続する各チップ単体２０の側面中央部とをマスキングした状態でスパッタリングを行うことにより、各チップ単体２０の下面およびマスキング領域を除く外表面すべてに導電性金属膜を一括形成し、金属膜２６と端面電極２８と側部端面電極２９とを得る。そして、支持台３２から分離させた各チップ単体２０をめっき処理することにより、チップ抵抗器２１の完成品を多数個取りする。
【選択図】図７

Description

【０００１】
【発明の属する技術分野】
本発明は、大判基板から多数個取りされるチップ抵抗器の製造方法に係り、特に、セラミック基体の長手方向両端部の外表面すべてに外部電極を有するチップ抵抗器の製造方法に関する。
【０００２】
【従来の技術】
図８は従来の一般的なチップ抵抗器の外観図、図９はその断面図である。これらの図に示すチップ抵抗器１において、アルミナ等からなるセラミック基体２の上面には、抵抗体３と該抵抗体３の両端部に重なり合う一対の上面電極４とが形成されていると共に、保護膜として、抵抗体３を覆うガラスコート層５と該ガラスコート層５を覆うオーバーコート層６とが形成されている。セラミック基体２の下面には上面電極４に対応する領域に一対の下面電極７が形成されており、また、セラミック基体２の長手方向両端面にはそれぞれ上面電極４と下面電極７とを橋絡する端面電極８が形成されている。上面電極４と下面電極７および端面電極８はチップ抵抗器１の下地電極層を構成しており、この下地電極層はニッケルめっき層９と半田めっき層（または錫めっき層）１０という２層のめっき層によって被覆されている。
【０００３】
このように構成されるチップ抵抗器１の製造方法について説明すると、まず、シート状のセラミック基板である大判基板を準備し、この大判基板の上面（または上下両面）に縦横に延びる多数本の分割溝を刻設する。これらの分割溝は、大判基板の焼成前にプレスにより形成してもよいし、大判基板の焼成後にスクライブにより形成してもよい。次に、この大判基板の上下両面にＡｇやＡｇ−Ｐｄ等のペーストをスクリーン印刷して焼成することにより、多数個のチップ抵抗器１に対応する上面電極４と下面電極７を形成すると共に、大判基板の上面に抵抗ペーストをスクリーン印刷して焼成することにより、両端部が上面電極４に接続される抵抗体３を多数形成する。そして、各抵抗体３上にガラスコート層５とエポキシ系樹脂等からなるオーバーコート層６とを順次形成した後、大判基板を一方の分割溝に沿ってブレイクすることにより複数の短冊状分割片を得る。次に、これらの短冊状分割片を板厚方向に重ね合わせた状態で、各短冊状分割片の長手方向に沿う側端面それぞれにＮｉ−Ｃｒ等をスパッタリングして端面電極８を形成する。そして、各短冊状分割片を他方の分割溝に沿って個々のチップ単体にブレイクした後、これらのチップ単体をめっき処理してニッケルめっき層９と半田めっき層１０を形成することにより、図８，９に示すようなチップ抵抗器１が多数個取りされる。なお、この種の技術に関連する従来例としては、例えば特許文献１が挙げられる。
【０００４】
また、他の従来例として、図１０に示すようなチップ抵抗器とその製造方法とが提案されている（例えば特許文献２参照）。図１０に示すチップ抵抗器１１の長手方向両端部には該長手方向に沿うセラミック基体１２の一方の側面と他方の側面に端面電極１３，１４が形成されており、これらの端面電極１３，１４を上面側の金属膜１５および下面側の金属膜１６が橋絡している。金属膜１５，１６はスパッタにより端面電極１３，１４と一括形成されたものであり、金属膜１５が上面電極１７を覆い金属膜１６が図示せぬ下面電極を覆っている。そして、図示せぬめっき層によって端面電極１３，１４および金属膜１５，１６が被覆されているので、セラミック基体１２の長手方向両端部は露出端面１２ａを除く外周面がすべて外部電極として機能することになる。すなわち、このチップ抵抗器１１は、端面電極１３あるいは端面電極１４の形成されている面を底面として回路基板のランド部上へ面実装された場合にも、該ランド部上に半田付けすることが可能な構成になっている。なお、前記従来例と同様に、セラミック基体１２の上面には両端部が上面電極１７に接続された抵抗体１８と、この抵抗体１８を覆う保護膜１９とが形成されている。
【０００５】
図１０に示すチップ抵抗器１１を製造する際には、まず、縦横に延びる分割溝を刻設した多数個取り用の大判基板に、上面電極１７、下面電極、抵抗体１８、および保護膜１９を形成した後、個々のセラミック基体１２の長手方向と平行な一方の分割溝に沿ってブレイクすることにより複数の短冊状分割片を得る。次に、これらの短冊状分割片を専用の治具に装着してマスキングを行った後、個々のセラミック基体１２の長手方向に沿う側面にＮｉ−Ｃｒ等をスパッタすることにより、端面電極１３，１４および金属膜１５，１６となる導電性金属膜を形成する。そして、マスキング材を除去した短冊状分割片を他方の分割溝に沿って個々のチップ単体にブレイクした後、これらのチップ単体をめっき処理することにより、図１０に示すようなチップ抵抗器１１（ただし、めっき層は図示省略）が多数個取りされる。
【０００６】
【特許文献１】
特開平６−１２００１３号公報（第２〜３頁、図１）
【０００７】
【特許文献２】
特開２００２−２０８５０２公報（第２〜３頁、図１）
【０００８】
【発明が解決しようとする課題】
ところで、図８，９に示す従来の一般的なチップ抵抗器１を自動実装する際には、セラミック基体２の上面や下面を実装機が吸着することによって、回路基板のランド部上に該チップ抵抗器１が面実装できるようになっている。だが、この種のチップ抵抗器１はセラミック基体２の上下両面と長手方向両端面にしか外部電極が存在しないので、実装機が誤って端面電極８の形成されていない面、つまりセラミック基体２の長手方向に沿う側面を吸着した場合、チップ抵抗器１は外部電極の存しない面を底面としてランド部上に搭載されてしまい、半田付けが不能な実装不良となる。このような実装不良は、特にチップ抵抗器１の小型化が促進されると多く発生する。
【０００９】
これに対して、図１０に示すチップ抵抗器１１では、セラミック基体１２の長手方向に沿う側面に端面電極１３あるいは端面電極１４が形成されているため、実装機がセラミック基体１２の上下面を吸着した場合はもちろん、該側面を吸着した場合でも、チップ抵抗器１１は外部電極の存する面を底面として回路基板のランド部上に面実装されることになって、実装不良が発生しにくくなる。しかしながら、この種のチップ抵抗器１１はセラミック基体１２の露出面１２ａに外部電極が存在しないため、ランド部上の半田が該露出面１２ａに付着せず、それゆえ実装時の半田付け強度が弱くなるという難点があった。
【００１０】
つまり、小型化が促進されても実装不良を起こしにくく半田付け強度も確保しやすいチップ抵抗器を得るためには、セラミック基体の長手方向両端部のどの外表面（上下両面と長手方向一端面と長手方向に沿う両側面との計５面）にも外部電極が存在するような電極構造を採用することが最も好ましいと考えられる。しかしながら、チップ抵抗器等のチップ状電子部品において、セラミック基体の長手方向両端部の５面すべてに外部電極を形成するための従来の手法は、個々のチップ単体の所定領域に電極材を塗着させて焼成するというものなので、極めて生産性が悪く、大幅なコストアップを余儀なくされるという問題があった。
【００１１】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、長手方向両端部のどの外表面にも外部電極を有する所望のチップ抵抗器を効率よく安価に得られる製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上述した目的を達成するために、本発明によるチップ抵抗器の製造方法では、大判基板の上面と下面にそれぞれ上面電極と下面電極を形成する上下電極形成工程と、前記大判基板の上面に両端部が前記上面電極に接続される抵抗体を形成する抵抗体形成工程と、前記抵抗体形成工程の後に、前記抵抗体を被覆する保護膜を形成する保護膜形成工程と、前記保護膜形成工程の後に、前記大判基板を支持台上に固定する基板固定工程と、前記基板固定工程の後に、前記大判基板を格子状に分割することにより、前記支持台上の該大判基板を所定幅の分割溝を介して隣接する多数のチップ単体となす基板分割工程と、前記基板分割工程の後に、前記保護膜と該保護膜に連続する前記チップ単体の側面中央部とをマスキングした状態で、前記支持台上の各チップ単体の露出面にスパッタにより導電性金属膜を形成するスパッタリング工程と、前記スパッタリング工程の後に、前記チップ単体を前記支持台から分離させるチップ分離工程と、前記チップ分離工程の後に、前記チップ単体をめっき処理するめっき膜形成工程とを含むこととした。
【００１３】
このように上面電極、下面電極、抵抗体および保護膜を形成した大判基板を支持台上に固定して、ダイシング等により多数のチップ単体に分割すれば、各チップ単体の側面（支持台上で起立する面）はすべて分割溝内に露出することになるので、この後、保護膜と該保護膜に連続する各チップ単体の側面中央部とをマスキングしてスパッタリングを行うことにより、各チップ単体の下面およびマスキング領域を除く外表面すべてに導電性金属膜を一括形成することができる。したがって、このチップ単体を支持台から分離してめっき処理すれば、予め下面には下面電極が形成されているので、長手方向両端部のどの外表面にも外部電極を有するチップ抵抗器が効率よく安価に製造できる。こうして得られたチップ抵抗器は、小型化が促進されても実装不良を起こしにくく、半田付け強度も確保しやすい。
【００１４】
なお、前記スパッタリング作業に先立つ前記マスキング作業は、例えば粘度を適宜調整したマスキング材を印刷することによって行うことができ、その場合、前記チップ分離工程の後に該マスキング材を除去してから前記めっき膜形成工程へ移行すればよい。
【００１５】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明すると、図１は実施形態例に係るチップ抵抗器の完成品を示す外観図、図２は該チップ抵抗器の製造工程を示すフローチャート、図３は同実施形態例に係る大判基板に電極や抵抗体を形成した状態を示す説明図、図４は図３に示す大判基板に保護膜を形成した状態を示す説明図、図５は図４に示す大判基板を多数のチップ単体に分割した状態を示す説明図、図６は図５に示す各チップ単体にマスキングを施した状態を示す説明図、図７は図６に示す各チップ単体にスパッタリングを施した状態を示す説明図ある。
【００１６】
図１に示すチップ抵抗器２１の完成品は、図７に示すチップ単体２０のマスキング材３４を除去してからめっき処理して得られたものである。図１，７に基づいてチップ抵抗器２１の構成を説明すると、アルミナ等からなるセラミック基体２２の上面に、抵抗体２３と、この抵抗体２３の両端部に重なり合う一対の上面電極２４と、抵抗体２３を覆う保護膜２５と、各上面電極２４を覆う金属膜２６とが形成されている。ここで、保護膜２５はガラスコート層およびオーバーコート層の２層にて構成されており、金属膜２６は後述する端面電極２８や側部端面電極２９と同じ導電性金属材料からなる。セラミック基体２２の下面には上面電極２４と対応する領域に一対の下面電極２７が形成されており、また、セラミック基体２２の長手方向両端面にはそれぞれ上面電極２４および金属膜２６と下面電極２７とを橋絡する端面電極２８が形成されている。さらに、セラミック基体２２の長手方向に沿う両側面には、保護膜２５に連続する中央部分を除いて、計４か所に側部端面電極２９が形成されており、相対向する面に形成されている一対の側部端面電極２９どうしが金属膜２６および端面電極２８によって橋絡されている。つまり、このセラミック基体２２の長手方向両端部はいずれも、下面電極２７が形成されている面（下面）を除く外表面がすべて、同じ導電性金属材料からなる金属膜２６や端面電極２８や側部端面電極２９によって被覆されている。そして、これらの下面電極２７や上面電極２４を覆う金属膜２６と端面電極２８および側部端面電極２９がチップ抵抗器２１の下地電極層を構成しており、この下地電極層がニッケルめっき層や半田めっき層等からなるめっき層３０によって被覆されている。
【００１７】
このように構成されるチップ抵抗器２１の製造方法を図２〜図７に基づいて説明すると、まずステップＳ１として、シート状のセラミック基板である多数個取り用の大判基板３１を準備し（基板準備工程）、次なるステップＳ２で、この大判基板３１の上下両面にＡｇやＡｇ−Ｐｄ等のペーストをスクリーン印刷して焼成することにより、多数個のチップ抵抗器２１に対応する上面電極２４と下面電極２７を形成する（上下電極形成工程）。さらにステップＳ３として、大判基板３１の上面に酸化ルテニウム等の抵抗ペーストをスクリーン印刷して焼成することにより、両端部が上面電極２４に接続される抵抗体２３を多数形成する（抵抗体形成工程、図３参照）。ただし、これらの上面電極２４と下面電極２７と抵抗体２３は、いずれを先に形成してもよい。
【００１８】
次にステップＳ４として、大判基板３１の上面に並設されている各抵抗体２３を被覆する領域に、ガラスコート層およびオーバーコート層からなる保護膜２５を、スクリーン印刷、焼成により形成する（保護膜形成工程、図４参照）。具体的には、まず各抵抗体２３上にガラスコート層を形成し、レーザトリミング等により抵抗値を調整した後、該ガラスコート層およびトリミング部分を被覆するオーバーコート層を形成する。
【００１９】
次にステップＳ５として、大判基板３１をダイシング用の支持台３２上に貼り付けて固定し（基板固定工程）、次なるステップＳ６で、支持台３２上の大判基板３１をダイシングして格子状に分割する（基板分割工程、図５参照）。これにより、大判基板３１は縦横に延びる所定幅の分割溝３３を介して隣接する多数のチップ単体２０に分割され、各チップ単体２０の側面（支持台３２上で起立する面）はすべて分割溝３３内に露出することになる。
【００２０】
次にステップＳ７として、支持台３２上で並設されている各チップ単体２０の幅方向に沿ってマスキング材３４を帯状にスクリーン印刷することにより、各チップ単体２０の保護膜２５と、該保護膜２５に連続する各チップ単体２０の側面中央部とをマスキングする（マスキング工程、図６参照）。そして、次なるステップＳ８で、マスキング状態の各チップ単体２０にＮｉ−Ｃｒ等をスパッタすることにより、各チップ単体２０の下面を除く外表面すべてに導電性金属膜を形成する（スパッタリング工程、図７参照）。これにより、各チップ単体２０は、その下面およびマスキング領域を除く露出面すべてにＮｉ−Ｃｒ等の導電性金属膜が形成されることになって、一対の上面電極２４を被覆する導電性金属膜が金属膜２６となり、長手方向両端面を被覆する導電性金属膜が端面電極２８となり、長手方向に沿う両側面の４か所を被覆する導電性金属膜が側部端面電極２９となる。
【００２１】
次にステップＳ９として、支持台３２上の各チップ単体２０を該支持台３２から剥がして個片に分離させ（チップ分離工程）、次なるステップＳ１０で、個々のチップ単体２０のマスキング材３４を溶剤等により洗浄して除去する（マスキング材除去工程）。しかる後、ステップＳ１１として、各チップ単体２０をめっき処理することにより、チップ抵抗器２１の下地電極層（上面電極２４を覆う金属膜２６、下面電極２７、端面電極２８および側部端面電極２９）を被覆するめっき層３０を形成する（めっき層形成工程）。その結果、図１に示すようなチップ抵抗器２１の完成品が多数個取りされる。
【００２２】
このようにして製造されたチップ抵抗器２１は、長手方向両端部のどの外表面にも外部電極が存在する電極構造になっているため、実装機がセラミック基体２２の上下面を吸着した場合はもちろん、長手方向に沿う側面を吸着した場合でも、チップ抵抗器２１は外部電極の存する面を底面として回路基板のランド部上に面実装されることになり、しかも端面電極２８が該ランド部上で必ず起立するため十分な量の半田を付着させることができる。したがって、このチップ抵抗器２１は小型化が促進されても、自動実装に際して実装不良を起こしにくく、半田付け強度も確保しやすい。また、このチップ抵抗器２１は外部電極の下地電極層である金属膜２６と端面電極２８および側部端面電極２９がスパッタリングによって一括形成できるため、工程数が増大する心配はなく、効率よく安価に製造することができる。さらにまた、かかるスパッタリング工程に先立つマスキング作業を支持台３２から剥離する前のチップ単体２０に対して高精度に施すことができるため、このチップ抵抗器２１は外部電極の寸法精度も良好となる。
【００２３】
なお、本実施形態例の基板分割工程ではダイシングによって分割溝３３を形成しているが、レーザやウォータジェットなどによって分割溝３３を形成してもよい。また、本実施形態例のマスキング工程では、粘度を適宜調整したマスキング材３４を印刷することによってチップ単体２０の所定領域をマスキングしているが、治具等を使用してマスキングすることも可能である。
【００２４】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２５】
予め上面電極、下面電極、抵抗体および保護膜を形成した大判基板を支持台上に固定して、ダイシング等により多数のチップ単体に分割した後、保護膜と該保護膜に連続する各チップ単体の側面中央部とをマスキングしてスパッタリングを行うことにより、各チップ単体の下面およびマスキング領域を除く外表面すべてに導電性金属膜を一括形成するというチップ抵抗器の製造方法なので、長手方向両端部のどの外表面にも外部電極を有して実装不良を起こしにくく、かつ半田付け強度も確保しやすい所望のチップ抵抗器を効率よく安価に製造することができる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係るチップ抵抗器の完成品を示す外観図である。
【図２】該チップ抵抗器の製造工程を示すフローチャートである。
【図３】同実施形態例に係る大判基板に電極や抵抗体を形成した状態を示す説明図である。
【図４】図３に示す大判基板に保護膜を形成した状態を示す説明図である。
【図５】図４に示す大判基板を多数のチップ単体に分割した状態を示す説明図である。
【図６】図５に示す各チップ単体にマスキングを施した状態を示す説明図である。
【図７】図６に示す各チップ単体にスパッタリングを施した状態を示す説明図ある。
【図８】従来の一般的なチップ抵抗器の外観図である。
【図９】図８に示すチップ抵抗器の断面図である。
【図１０】他の従来例に係るチップ抵抗器の外観図である。
【符号の説明】
２０チップ単体
２１チップ抵抗器
２２セラミック基体
２３抵抗体
２４上面電極
２５保護膜
２６金属膜
２７下部電極
２８端面電極
２９側部端面電極
３０めっき層
３１大判基板
３２支持台
３３分割溝
３４マスキング材

Claims

大判基板の上面と下面にそれぞれ上面電極と下面電極を形成する上下電極形成工程と、
前記大判基板の上面に両端部が前記上面電極に接続される抵抗体を形成する抵抗体形成工程と、
前記抵抗体形成工程の後に、前記抵抗体を被覆する保護膜を形成する保護膜形成工程と、
前記保護膜形成工程の後に、前記大判基板を支持台上に固定する基板固定工程と、
前記基板固定工程の後に、前記大判基板を格子状に分割することにより、前記支持台上の該大判基板を所定幅の分割溝を介して隣接する多数のチップ単体となす基板分割工程と、
前記基板分割工程の後に、前記保護膜と該保護膜に連続する前記チップ単体の側面中央部とをマスキングした状態で、前記支持台上の各チップ単体の露出面にスパッタにより導電性金属膜を形成するスパッタリング工程と、
前記スパッタリング工程の後に、前記チップ単体を前記支持台から分離させるチップ分離工程と、
前記チップ分離工程の後に、前記チップ単体をめっき処理するめっき膜形成工程と、
を含むことを特徴とするチップ抵抗器の製造方法。
請求項１の記載において、前記スパッタリング作業に先立つ前記マスキング作業をマスキング材の印刷によって行い、このマスキング材を前記チップ分離工程の後に除去してから前記めっき膜形成工程へ移行することを特徴とするチップ抵抗器の製造方法。