JP6175435B2 - ジャンパチップ部品の製造方法 - Google Patents

ジャンパチップ部品の製造方法 Download PDF

Info

Publication number
JP6175435B2
JP6175435B2 JP2014522708A JP2014522708A JP6175435B2 JP 6175435 B2 JP6175435 B2 JP 6175435B2 JP 2014522708 A JP2014522708 A JP 2014522708A JP 2014522708 A JP2014522708 A JP 2014522708A JP 6175435 B2 JP6175435 B2 JP 6175435B2
Authority
JP
Japan
Prior art keywords
conductive layer
portions
layer
copper foil
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014522708A
Other languages
English (en)
Other versions
JPWO2014003181A1 (ja
Inventor
竹内 勝己
勝己 竹内
正樹 栗林
正樹 栗林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Publication of JPWO2014003181A1 publication Critical patent/JPWO2014003181A1/ja
Application granted granted Critical
Publication of JP6175435B2 publication Critical patent/JP6175435B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006Thin film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、ジャンパチップ部品の製造方法に関するものである。
特開2011−119569号公報(特許文献1)及び特開2005−79235号公報(特許文献2)には、アルミナ(Al23)を基材とするセラミック基板と、絶縁基板の上面に形成された導体と、導体と電気的に接続されるように絶縁基板の両端部に形成された電極とからなるジャンパチップ部品が開示されている。
特開2011−119569号公報 特開2005−79235号公報
近年、回路基板の構成が複雑化しており、プリント基板上に形成された回路において、より長い距離を接続することができるジャンパチップ部品の需要が高まっている。しかしながら、特許文献1及び特許文献2に示す従来のジャンパチップ部品の絶縁基板は、アルミナを基材とするセラミック基板である。一般的に、セラミック基板は、高い熱伝導性を有するものの、機械的強度および破壊靭性が低い。そのためセラミック基板を絶縁基板として用いた従来のジャンパチップ部品では、基板の長手方向の長さを基板の幅方向の長さの3倍よりも長くすると、ジャンパチップ部品に外力が加わった場合にジャンパチップ部品が折れてしまうという問題が生じている。
本発明の目的は、寸法を長くしても折れないジャンパチップ部品の製造方法を提供することにある。
本発明の他の目的は、絶縁基板の可撓性が高いジャンパチップ部品の製造方法を提供することにある。
本発明のさらに他の目的は、絶縁基板の機械的強度及び破壊靭性が高いジャンパチップ部品の製造方法を提供することにある。
本発明の製造方法によって製造されるジャンパチップ部品は、表面及び裏面を有する絶縁基板と、導電層と、一対の端子電極とを備える。絶縁基板の表面及び裏面の少なくとも一方には、金属箔からなる導電層を固定する。一対の端子電極を、絶縁基板の一対の端部に形成する。一対の端子電極は、金属箔からなる導電層に電気的に接続する。本発明では、絶縁基板の基材を絶縁樹脂とする。絶縁樹脂を基材とする絶縁基板は、高い曲げ弾性を有しており、従来のセラミック基板よりも可撓性が高い。そのため、絶縁基板の基材を絶縁樹脂にすると、外力が加わった場合にジャンパチップ部品が折れるといった問題が発生することを防止することができる。
具体的なジャンパチップ部品では、一対の端子電極とは重ならない金属箔からなる導電層の露出部分を、絶縁材料からなるオーバーコート層によって覆う。金属箔からなる導電層は、絶縁基板の表面及び裏面の少なくとも一方の面の対向する一対の辺の間を延びるように形成する。一対の端子電極は、金属箔からなる導電層の上に重なる重合電極部と、絶縁基板の側面上に形成される側面電極部とを備えるように形成する。そして、重合電極部及び側面電極部を、スパッタにより形成されたニクロム層の下地の上に形成されたCuのスパッタ薄膜層と、Cuのスパッタ薄膜層の上に形成されたメッキ層とから構成する。
導電層が絶縁基板の一対の辺とは異なる他の一対の辺まで形成されていると、導電層をオーバーコートで覆っても、導電層は、他の一対の辺で露出する。そのため、例えばメッキにより端子電極を形成する場合には、導電層の露出した部分にメッキが付着してしまう。導電層の露出した部分にメッキが付着すると、導体上にメッキが付着することとなる。そのため、近接する部品との短絡を生じさせる。そこで、金属箔からなる導電層は、絶縁基板の一対の辺とは異なる他の一対の辺との間に間隔をあけて形成されていることが好ましい。このように構成すると、導電層は、異なる他の一対の辺に露出することがないので、導電層にメッキが付着することがなくなる。
絶縁基板はガラスエポキシ基板であり、金属箔は銅箔であることが好ましい。ガラスエポキシ基板は、絶縁樹脂を基材とする他の絶縁基板に比べて熱伝導率及び機械強度が高い。そのため、絶縁基板をガラスエポキシ基板とすると、可撓性と、機械的強度及び破壊靭性との両方を備えたジャンパチップ部品とすることができる。また、このような構成のジャンパチップ部品であれば、市販されている既存のガラスエポキシ銅張積層板を用いて簡単に製造することができる。
従来のセラミック基板のジャンパチップ部品では、一対の辺間の長さが、他の一対の辺間の長さの3倍よりも長い場合に、一対の辺間の長さが2.0mm以上になると、外力が加わった場合にジャンパチップ部品が折れてしまうことが多くなる。本発明では、絶縁基板の一対の端子電極が位置する一対の辺間の具体的な長さは、一対の辺間の長さが、他の一対の辺間の長さの3倍よりも長い場合であっても、2.0mm以上とすることができる。なお、ジャンパチップ部品の幅寸法及び厚み寸法によっては、一対の辺間の長さを2.0mm以下とすることがきでるのは勿論である。
絶縁基板の基材を絶縁樹脂とすると、セラミック基板または金属基板等を使用した従来のジャンパチップ部品に比べて、熱伝導率が低く放熱性が劣ることとなる。そのため、導電層を流れる電流が大きいと、導電層の発熱が放出されず、ジャンパチップ部品の抵抗値が高くなってしまうことがある。そこで、絶縁基板の表面及び裏面の両面にそれぞれ金属箔からなる導電層を形成するのが好ましい。この場合には、一対の端子電極は、金属箔からなる導電層の上に重なる表面側重合電極部及び裏面側重合電極部と、絶縁基板の側面上に形成される側面電極部とを備えるように構成する。そして、表面側重合電極部及び裏面側重合電極部と側面電極部とを、スパッタにより形成されたCuのスパッタ薄膜層と、Cuのスパッタ薄膜層の上に形成されたメッキ層とから構成する。このように構成すると、絶縁基板の表面及び裏面に形成された導電層が並列に接続されるため、各導電層に流れる電流は少なくなる。そのため、導電層の発熱を抑えることができる。
メッキ層は、Niメッキ層からなる内側メッキ層と、Snメッキ層からなる外側メッキ層とから構成することが好ましい。メッキ層をこのように構成すると、ジャンパチップ部品を半田付けにより実装基板に実装する場合に、端子電極の半田食われを防止することができるとともに、実装基板への半田付けを容易に行うことが可能となる。
本発明の具体的なジャンパチップ部品の製造では、まずガラスエポキシ銅張積層板の表面及び裏面の少なくとも一方の上に形成された銅箔を所定の間隔をあけて並行に切削して複数の銅箔切削部を形成することにより、所定の間隔を空けて平行に並ぶ複数の導電層部を形成する。この複数の導電層部に跨がるように、複数の導電層部と直交し且つ複数の導電層部が延びる方向に所定の間隔を空けて平行に延びる複数のオーバーコート層部を形成する。次に、複数のオーバーコート層部の両側に位置するガラスエポキシ銅張積層板の複数の領域部分に、複数のオーバーコート層部と平行に延びる複数の貫通溝を形成する。複数の貫通溝を形成したガラスエポキシ銅張積層板の銅箔が形成された面側からCuのスパッタリングを施してCuのスパッタ薄膜層部を形成する。そして、複数の銅箔切削部に沿って、ガラスエポキシ銅張積層板を切断することにより複数のメッキ処理用ジャンパチップ部品を分離し、複数のメッキ処理用ジャンパチップ部品のCuのスパッタ薄膜層の上に、メッキ層を形成する。このように構成すると、既存のガラスエポキシ銅張積層板を用いて簡単にジャンパチップ部品を製造することができる。また、複数のジャンパチップ部品に対して、共通するオーバーコート層部及びスパッタ薄膜層部を形成しているので、高い印刷精度を必要とする工程の数が減る。そのため本発明のジャンパチップ部品を、従来の方法よりも簡単に且つ安価に製造することができる。なお、Cuの薄膜層の上のバレルメッキ層の形成は、分離したジャンパチップ部品ごとに行うことができる。
ガラスエポキシ銅張積層板の切断は、導電層部が切断面に露出しないように行うことが好ましい。このように構成すると、導電層が間に延びる一対の辺とは異なる他の一対の辺に、導電層が露出しないジャンパチップ部品とすることができる。
ガラスエポキシ銅張積層板の表面及び裏面の両方に導電層を形成する場合には、ガラスエポキシ銅張積層板として、表面及び裏面の両方に銅箔が形成されたものを準備する。複数の導電層部を形成するステップでは、表面側に形成された複数の銅箔切削部と裏面側に形成された複数の銅箔切削部とが互いに対向するように複数の銅箔切削部を形成する。複数のオーバーコート層部を形成するステップでは、貫通溝の開口部の周囲に導電層部の一部を露出させて導電層露出部を形成し、且つ表面側に形成された複数のオーバーコート層部と裏面に形成された複数のオーバーコート層部とが対向するように複数のオーバーコート層部を形成する。Cuのスパッタ薄膜層部を形成するステップでは、表面側及び裏面側からCuのスパッタリングを施すことにより、表面上の導電層露出部の上に重なる表面側薄膜層部及び裏面上の導電層露出部の上に重なる裏面側薄膜層部と、貫通溝の内面上に形成される側面薄膜層部を含むCuのスパッタ薄膜層部を形成する。
なお、複数の導電層部は、ガラスエポキシ銅張積層板の銅箔層をエッチングすることにより形成してもよい。
ガラスエポキシ銅張積層板を使用せずに、本発明のジャンパチップ部品を製造することもできる。この場合には、ガラスエポキシ製の大型絶縁基板の表面及び裏面の少なくとも一方にスパッタリングにより所定の間隔を空けて平行に並ぶ複数の導電下地層部を形成する。複数の導電下地層部に銅メッキをすることにより複数の導電層部を形成する。次に、複数の導電層部に跨がるように、複数の導電層部と直交し且つ複数の導電層部が延びる方向に所定の間隔を空けて平行に延びる複数のオーバーコート層部を形成する。この複数のオーバーコート層部の両側に位置する大型絶縁基板の複数の領域部分に、オーバーコート層部と平行に延びる複数の貫通溝を形成する。複数の貫通溝を形成した大型絶縁基板の複数の導電層部が形成された面側からCuのスパッタリングを施してCuのスパッタ薄膜層部を形成する。そして、複数の導電層部の間に位置する大型絶縁基板の複数の領域部分を導電層部沿って二つに切断することにより複数のジャンパチップ部品を分離する。
本発明の製造方法によって製造される一実施の形態のジャンパチップ部品の斜視図である。 図1の実施の形態のジャンパチップ部品の構造を概略的に示す断面図である。 図2のジャンパチップ部品の表面導電層の形成を説明するための図である。 図1乃至図3に示すジャンパチップ部品の第1の製造方法における複数の工程を示す工程図である。 図1乃至図3に示すジャンパチップ部品の第2の製造方法における複数の工程を示す工程図である。
以下図面を参照して本発明の製造方法によって製造されるジャンパチップ部品の実施の形態を詳細に説明する。図1は本実施の形態のジャンパチップ部品1の斜視図であり、図2は本実施の形態のジャンパチップ部品の構造を概略的に示す断面図である。図2は、理解を容易にするために、模式的に示した断面図であって、各部の寸法比や各層の厚み及び形状は、実際の部品のそれらとは異なる。図3は、図2のジャンパチップ部品1の表面導電層の形成を説明するための図である。
図1及び図2に示すように、本実施の形態のジャンパチップ部品1は、ガラスエポキシからなる輪郭がほぼ矩形の絶縁基板3を有している。本実施の形態の絶縁基板3は、長手方向の寸法が2.0mm、幅方向の寸法が0.5mm、厚み方向の寸法が0.3mmである。
絶縁基板3の基板表面3aには、銅箔からなる表面導電層5が形成されている。また、絶縁基板3の基板裏面3bには、銅箔からなる裏面導電層7が形成されている。本実施の形態では、表面導電層5及び裏面導電層7は、同じ形状に形成されており、絶縁基板3を挟んで対向する位置に形成されている。表面導電層5及び裏面導電層7の厚みは、12μmである。
絶縁基板3の対向する一対の端部には、一対の端子電極9及び11がそれぞれ形成されている。図1及び図2に示すように、一対の端子電極9及び11は、絶縁基板3の短辺3c側の端部及び短辺3d側の端部に、幅寸法が等しく形成されている。端子電極9は、表面導電層5の一部を覆う表面側重合電極部9aと、裏面導電層7の一部を覆う裏面側重合電極部9bと、絶縁基板3の短辺3c側の側面3eを覆う側面電極部9cとを備えおり、表面導電層5、裏面導電層7及び絶縁基板3の側面3eに跨がるように形成されている。
本実施の形態の端子電極9は、スパッタでニクロム層の下地を作り、その上に形成されたCuの薄膜層13と、Niメッキ層15と、Snメッキ層17とから構成されている。Cuの薄膜層13は、後述するようにスパッタリングにより厚さ0.4μmに形成されており、表面導電層5と重なり合う表面側薄膜層13a、裏面導電層7と重なり合う裏面側薄膜層13b及び絶縁基板3の側面3eと重なり合う側面薄膜層13cとを有している。Cuの薄膜層13は、厚さ2〜12μmのNiメッキ層15により全体的に覆われており、Niメッキ層15は、厚さ3〜12μmのSnメッキ層17により全体的に覆われている。
端子電極11は、端子電極9と同様に構成されている。即ち、端子電極11は、表面導電層5の一部を覆う表面側重合電極部11aと、裏面導電層7の一部を覆う裏面側重合電極部11bと、絶縁基板3の短辺3d側の側面3fを覆う側面電極部11cとを備えており、表面導電層5、裏面導電層7及び絶縁基板3の側面3fに跨がるように形成されている。また、端子電極11は、端子電極9と同様に、Cuの薄膜層13と、Niメッキ層15と、Snメッキ層17とを有している。
表面導電層5の端子電極9及び11により覆われていない部分は、表面側オーバーコート層19により覆われている。表面側オーバーコート層19は、エポキシ樹脂により平均厚さ20μmに形成されている。
裏面導電層7の端子電極9及び11により覆われていない部分は、裏面側オーバーコート層21により覆われている。裏面側オーバーコート層21は、表面側オーバーコート層19と同様に、エポキシ樹脂により平均厚さ20μmに形成されている。
本実施の形態のジャンパチップ部品1は、図3に示すように、絶縁基板3の一対の長辺3g及び3hに沿った部分に、表面導電層5が形成されていない導電層未形成部23を有している。導電層未形成部23の幅寸法は、0.1mmである。即ち、表面導電層5は、一対の長辺3gおよび3hとの間に0.1mmの間隔をあけて絶縁基板3の基板表面3a上に形成されている。従って、表面導電層5は、絶縁基板3の長辺3g側の側面及び長辺3h側の側面には露出していない。同様に、裏面導電層7は、絶縁基板3の一対の長辺3g及び3hに沿った部分には形成されていない。そのため、裏面導電層7は、絶縁基板3の長辺3g側の側面及び長辺3h側の側面には露出していない。
次に、本実施の形態のジャンパチップ部品の第1の製造方法を、図4を用いて説明する。図4(A)乃至(F)は、本実施の形態のジャンパチップ部品1の第1の製造方法における複数の工程を示す工程図である。まず、図4(A)に示す多数個取り用の銅張積層板101を準備する。銅張積層板101は、ガラスエポキシからなる0.3mmの厚さを有する矩形状の大型の絶縁基板層103と、絶縁基板層103の表面103aに形成された表面銅箔105及び絶縁基板層103の裏面103bに形成された裏面銅箔107とから構成されている。表面銅箔105及び裏面銅箔107は、それぞれ12μmの厚みを有している。
図4(B)の工程では、銅張積層板101の対向する1対の辺101a及び101bに沿って表面銅箔105を切削して、絶縁基板層103の表面103aが露出する複数の基板層露出部109を形成する。切削は、エッチングを用いて行う。なお銅箔はスライサのブレードを使って除去することもできる。複数の基板層露出部109は、約0.4mmの幅を有しており、0.3mmの間隔を空けて平行に並ぶように形成されている。表面銅箔105を切削して複数の基板層露出部109を形成することにより、複数の基板層露出部109の間にそれぞれ、銅箔からなる表面導電層部111が形成される。また、表面銅箔105を切削すると同時に、裏面銅箔107を切削して、複数の基板層露出部109を絶縁基板層103の裏面103b形成することにより、絶縁基板層103の裏面103bに銅箔からなる裏面導電層部113が形成される。裏面銅箔107は、表面銅箔105を切削した部分と対向する部分を切削する。そのため、表面導電層部111及び裏面導電層部113は、絶縁基板層103を間に挟んで対向するように形成される。なお、裏面銅箔107の切削は、表面銅箔105の切削に続けて行ってもよい。
図4(C)の工程ではまず、絶縁基板層103の表面103aに形成された複数の表面導電層部111を跨ぐように、エポキシからなる絶縁樹脂材料115を絶縁基板層103の表面103aにスクリーン印刷する。絶縁樹脂材料115は、複数の表面導電層部111と直交するように、0.5mmの幅で複数印刷される。また、絶縁基板層103の裏面103bに形成された複数の裏面導電層部113を跨ぐように、エポキシからなる絶縁樹脂材料を絶縁基板層103の裏面103bにスクリーン印刷する。絶縁樹脂材料は、表面103aに印刷した絶縁樹脂材料と対向するように、絶縁基板層103の裏面103bに印刷される。そして、絶縁基板層103の表面103a及び裏面103bに印刷した絶縁樹脂材料を焼成することにより、複数の表面導電層部111に跨がる複数の表面オーバーコート層部115及び複数の裏面導電層部113に跨がる複数の裏面オーバーコート層部117が形成されている。そのため、複数の表面オーバーコート層部115及び複数の裏面オーバーコート層部117は、絶縁基板層103を間に挟んで対向する位置に形成される。複数の表面オーバーコート層部115及び複数の裏面オーバーコート層部117は、それぞれ20μmの厚みを有している。
図4(D)の工程では、複数の表面オーバーコート層部115の間にある銅張積層板101の一部を、ダイシングを用いて複数の表面オーバーコート層部115に沿って切断加工することにより、複数の表面オーバーコート層部115の間に、複数の表面オーバーコート層部115と平行に延びる複数の溝119を形成する。また、複数の表面オーバーコート層部115の両端にも、溝119を形成する。溝119の幅は、表面オーバーコート層部115の間隔よりも狭く、溝119は、表面オーバーコート層部115の端部に、表面オーバーコート層部115が形成されていない銅張積層板101の一部が露出するように形成される。なお、複数の表面オーバーコート層部115及び複数の裏面オーバーコート層部117は、絶縁基板層103を間に挟んで対向する位置に形成されているので、複数の溝119は、複数の裏面オーバーコート層部117に、複数の裏面オーバーコート層部117と平行に延びるように形成される。
図4(E)の工程では、溝119に隣接し、表面オーバーコート層部115が形成されていない銅張積層板101の一部を覆うように、スパッタリングによりCuの薄膜層121を形成する。具体的には、Cuの薄膜層121は、表面オーバーコート層部115の端部に露出する銅張積層板101の一部における表面導電層部111、裏面導電層部113及び溝119により形成された銅張積層板101の側面にそれぞれ重なる、表面側薄膜層部121a、裏面側薄膜層部121b及び側面薄膜層部121cを備えるように形成される。
そしてCuの薄膜層121を形成した後は、図4(F)に示すように、表面銅箔105を切削した部分に、ダイシングを用いて表面導電層部111に沿って溝123を形成して切断加工を施す。このダイシングによる切断加工によって、銅張積層板101から、導電層及びオーバーコートを備えたガラスエポキシ樹脂からなる絶縁基板3が分離される。
本実施の形態では、表面銅箔105を切削した部分の幅よりも狭い幅で、表面銅箔105を切削した部分の中央に溝123を形成している。そのため、溝123と表面導電層部111及び裏面導電層部113との間に、表面銅箔105及び裏面銅箔107を切削した部分が存在している。
最後に、分離した絶縁基板3の薄膜層121の上に、無電解メッキによりNiメッキ層15を形成し、Niメッキ層15の上にSnメッキ層17を形成する。
なお、上記した図4(B)の工程において、表面銅箔105及び裏面銅箔107を切削して、複数の基板層露出部109を形成して、表面導電層部111及び裏面導電層部113を形成する代わりに、エッチングにより、複数の基板層露出部109を形成して、表面導電層部111及び裏面導電層部113を形成してもよい。
図5は、本実施の形態のジャンパチップ部品1の第2の製造方法における複数の工程を示す工程図である。第2の製造方法では、まず、図5(A)に示すように、銅張積層板の代わりに、多数個取り用のガラスエポキシ製の大型絶縁基板201を準備する。
図5(B)の工程では、大型絶縁基板201の表面203a及び裏面203bに、スパッタでニクロム層の下地を作り、その上に銅をスパッタリングすることにより、複数の導電下地層部を形成する。そして、複数の導電下地層部に銅メッキをすることにより複数の表面導電層部211及び複数の裏面導電層部213を形成する。本実施の形態の複数の表面導電層部211及び複数の裏面導電層部213は、大型絶縁基板201を挟んで対向するように形成されている。
図5(C)の工程では、絶縁基板層203の表面203aに形成された複数の表面導電層部211を跨ぐように、エポキシからなる絶縁樹脂材料215を絶縁基板層203の表面203aにスクリーン印刷する。また、絶縁基板層203の裏面203bに形成された複数の裏面導電層部213を跨ぐように、エポキシからなる絶縁樹脂材料を絶縁基板層203の裏面203bにスクリーン印刷する。絶縁樹脂材料は、表面203aに印刷した絶縁樹脂材料と対向するように、絶縁基板層203の裏面203bに印刷される。また絶縁樹脂材料は、表面導電層部211及び裏面導電層部213の一部が端部に露出するように印刷される。そして、絶縁基板層203の表面203a及び裏面203bに印刷した絶縁樹脂材料を焼成することにより、複数の表面導電層部211に跨がる複数の表面オーバーコート層部215及び複数の裏面導電層部213に跨がる複数の裏面オーバーコート層部217が形成される。
図5(D)の工程では、複数の表面導電層部211の間にある大型絶縁基板201の一部を、ダイシングを用いて複数の表面オーバーコート層部215に沿って切断加工することにより、複数の表面導電層部211の間に、複数の表面オーバーコート層部215と平行に延びる複数の溝219を形成する。また、複数の表面導電層部211の両端にも、溝219を形成する。なお、複数の溝219は、複数の裏面導電層部213の間に、複数の裏面オーバーコート層部217と平行に延びるように形成される。
図5(E)の工程では、溝219に隣接し、表面オーバーコート層部215及び裏面オーバーコート層部217が形成されていない複数の表面導電層部211及び複数の裏面導電層部213の一部を覆うように、スパッタリングによりCuの薄膜層221を形成する。具体的には、Cuの薄膜層221は、表面オーバーコート層部215の端部に露出する表面導電層部211、裏面導電層部213及び溝219により形成された大型絶縁基板201の側面にそれぞれ重なる、表面側薄膜層部221a、裏面側薄膜層部221b及び側面薄膜層部221cを備えるように形成される。
そしてCuの薄膜層221を形成した後は、図5(F)に示すように、表面導電層部211の間の大型絶縁基板201に、ダイシングを用いて表面導電層部211に沿って、表面オーバーコート層部215と直交する方向に溝223を形成して切断加工を施す。このダイシングによる切断加工によって、大型絶縁基板201から、導電層及びオーバーコートを備えたガラスエポキシ樹脂からなる絶縁基板3が分離される。
最後に、分離した絶縁基板3のCuの薄膜層221の上に、無電解メッキによりNiメッキ層15を形成し、Niメッキ層15の上にSnメッキ層17を形成する。
上記実施の形態では、絶縁基板の分離後に、メッキ層を形成しているが、絶縁基板の分離前にメッキ層を形成してもよい。
また、上記実施の形態のジャンパチップ部品では、絶縁基板の両面に導電層が形成されているが、片面のみに導電層が形成されたジャンパチップ部品に本発明を適用することができるのは勿論である。
上記実施の形態においては、ガラスエポキシ基板を用いているが、本発明を適用する場合に使用する絶縁樹脂を基材とする絶縁基板は、ガラスエポキシ基板に限定されるものではない。
本発明によれば、絶縁基板の基材を高い曲げ弾性を有する絶縁樹脂としたので、従来のセラミック基板よりも可撓性が高くなり、外力が加わった場合にジャンパチップ部品が折れてしまうことを防止することができる。
1 ジャンパチップ部品
3 絶縁基板
3a 基板表面
3b 基板裏面
5 表面導電層
7 裏面導電層
9,11 端子電極
9a,11a 表面側重合電極部
9b,11b 裏面側重合電極部
9c,11c 側面電極部
13 薄膜層
13a 表面側薄膜層
13b 裏面側薄膜層
13c 側面薄膜層
15 Niメッキ層
17 Snメッキ層
19 表面側オーバーコート層
21裏面側オーバーコート層
23 導電層未形成部
101 銅張積層板
101a 辺
101b 辺
103絶縁基板層
103a 表面
103b 裏面
105 表面銅箔
107 裏面銅箔
109 基板層露出部
111 表面導電層部
113 裏面導電層部
115 表面オーバーコート層部
117 裏面オーバーコート層部
119 溝
121 Cuの薄膜層
121a 表面側薄膜層部
121b 裏面側薄膜層部
121c 側面薄膜層部

Claims (4)

  1. ガラスエポキシ銅張積層板の表面及び裏面の少なくとも一方の上に形成された銅箔を所定の間隔をあけて並行に切削して複数の銅箔切削部を形成することにより、所定の間隔を空けて平行に並ぶ複数の導電層部を形成するステップと、
    前記複数の導電層部に跨がるように、前記複数の導電層部と直交し且つ前記複数の導電層部が延びる方向に所定の間隔を空けて平行に延びる複数のオーバーコート層部を形成するステップと、
    前記複数のオーバーコート層部の両側に位置する前記ガラスエポキシ銅張積層板の複数の領域部分に、前記複数のオーバーコート層部と平行に延びる複数の貫通溝を形成するステップと、
    前記複数の貫通溝を形成した前記ガラスエポキシ銅張積層板の前記銅箔が形成された面側からCuのスパッタリングを施してCuのスパッタ薄膜層部を形成するステップと、
    前記複数の銅箔切削部に沿って、前記ガラスエポキシ銅張積層板を切断することにより複数のメッキ処理用ジャンパチップ部品を分離するステップと、
    前記複数のメッキ処理用ジャンパチップ部品の前記Cuのスパッタ薄膜層の上に、メッキ層を形成するステップとからなるジャンパチップ部品の製造方法。
  2. 前記ガラスエポキシ銅張積層板の切断は、前記導電層部が切断面に露出しないように行われる請求項に記載のジャンパチップ部品の製造方法。
  3. 前記ガラスエポキシ銅張積層板は前記表面及び裏面の両方に前記銅箔が形成されており、
    前記複数の導電層部を形成するステップでは、前記表面側に形成された前記複数の銅箔切削部と前記裏面側に形成された前記複数の銅箔切削部とが互いに対向するように前記複数の銅箔切削部を形成し、
    前記複数のオーバーコート層部を形成するステップでは、前記貫通溝の開口部の周囲に前記導電層部の一部を露出させて導電層露出部を形成し、且つ前記表面側に形成された前記複数のオーバーコート層部と前記裏面に形成された前記複数のオーバーコート層部とが対向するように前記複数のオーバーコート層部を形成し、
    前記Cuのスパッタ薄膜層部を形成するステップでは、前記表面側及び裏面側からCuのスパッタリングを施すことにより、前記表面上の前記導電層露出部の上に重なる表面側薄膜層部及び前記裏面上の前記導電層露出部の上に重なる裏面側薄膜層部と、前記貫通溝の内面上に形成される側面薄膜層部を含む前記Cuのスパッタ薄膜層部を形成することを特徴とする請求項またはに記載のジャンパチップ部品の製造方法。
  4. ガラスエポキシ銅張積層板の表面及び裏面の少なくとも一方の上に形成された銅箔を所定の間隔をあけて並行にエッチングして複数の銅箔エッチング部を形成することにより、所定の間隔を空けて平行に並ぶ複数の導電層部を形成するステップと、
    前記複数の導電層部に跨がるように、前記複数の導電層部と直交し且つ前記複数の導電層部が延びる方向に所定の間隔を空けて平行に延びる複数のオーバーコート層部を形成するステップと、
    前記複数のオーバーコート層部の両側に位置する前記ガラスエポキシ銅張積層板の複数の領域部分に、前記複数のオーバーコート層部と平行に延びる複数の貫通溝を形成するステップと、
    前記複数の貫通溝を形成した前記ガラスエポキシ銅張積層板の前記銅箔が形成された面側からCuのスパッタリングを施してCuのスパッタ薄膜層部を形成するステップと、
    前記複数の銅箔エッチング部に沿って、前記ガラスエポキシ銅張積層板を切断することにより複数のメッキ処理用ジャンパチップ部品を分離するステップと、
    前記複数のメッキ処理用ジャンパチップ部品の前記Cuのスパッタ薄膜層の上に、メッキ層を形成するステップとからなるジャンパチップ部品の製造方法。
JP2014522708A 2012-06-28 2013-06-28 ジャンパチップ部品の製造方法 Expired - Fee Related JP6175435B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012145500 2012-06-28
JP2012145500 2012-06-28
PCT/JP2013/067889 WO2014003181A1 (ja) 2012-06-28 2013-06-28 ジャンパチップ部品

Publications (2)

Publication Number Publication Date
JPWO2014003181A1 JPWO2014003181A1 (ja) 2016-06-02
JP6175435B2 true JP6175435B2 (ja) 2017-08-02

Family

ID=49783315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014522708A Expired - Fee Related JP6175435B2 (ja) 2012-06-28 2013-06-28 ジャンパチップ部品の製造方法

Country Status (2)

Country Link
JP (1) JP6175435B2 (ja)
WO (1) WO2014003181A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324701A (ja) * 2001-02-21 2002-11-08 Fain Denshi Kk チップ部品およびチップ部品の製造方法
JP2005079235A (ja) * 2003-08-29 2005-03-24 Taiyosha Electric Co Ltd ジャンパーチップ部品及びジャンパーチップ部品の製造方法
JP2009194128A (ja) * 2008-02-14 2009-08-27 Panasonic Corp チップ形ジャンパーおよびその製造方法
JP2010062025A (ja) * 2008-09-04 2010-03-18 Tdk Corp ジャンパーチップ部品及び実装構造

Also Published As

Publication number Publication date
WO2014003181A1 (ja) 2014-01-03
JPWO2014003181A1 (ja) 2016-06-02

Similar Documents

Publication Publication Date Title
JP4909077B2 (ja) チップ抵抗器
JP4632358B2 (ja) チップ型ヒューズ
JP2022105204A (ja) チップ抵抗器
JPWO2018159023A1 (ja) フレキシブルプリント配線板、接続体の製造方法及び接続体
CN103404244A (zh) 印刷电路板及其制造方法
WO2013137338A1 (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP2024015453A (ja) 抵抗器
JP5706186B2 (ja) チップ抵抗器およびその製造方法
JP2006310277A (ja) チップ型ヒューズ
JP6175435B2 (ja) ジャンパチップ部品の製造方法
CN101593644A (zh) 一种微型表面贴装式熔断器
JP6258677B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP6336898B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP2006024878A (ja) 多数個取り配線基板およびその製造方法
JP5546352B2 (ja) 多数個取り配線基板
JP6899246B2 (ja) 電子部品
JP3447728B2 (ja) チップ抵抗器
CN109950017B (zh) 电子部件以及电子部件的制造方法
WO2020230713A1 (ja) 抵抗器
JP2005108865A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2017220596A (ja) チップ抵抗器
JP2006196840A (ja) 配線基板およびその製造方法
JP2021061311A (ja) チップ部品
JP2008103462A (ja) チップ型ネットワーク抵抗器と面実装部品およびその製造方法
JP2005191402A (ja) チップ抵抗器、チップ部品及びチップ抵抗器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6175435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees