KR102300015B1 - 저항 부품 - Google Patents

저항 부품 Download PDF

Info

Publication number
KR102300015B1
KR102300015B1 KR1020190165358A KR20190165358A KR102300015B1 KR 102300015 B1 KR102300015 B1 KR 102300015B1 KR 1020190165358 A KR1020190165358 A KR 1020190165358A KR 20190165358 A KR20190165358 A KR 20190165358A KR 102300015 B1 KR102300015 B1 KR 102300015B1
Authority
KR
South Korea
Prior art keywords
resistance
resistance layer
insulating substrate
layer
slit
Prior art date
Application number
KR1020190165358A
Other languages
English (en)
Other versions
KR20210074560A (ko
Inventor
조아라
윤지숙
박광현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190165358A priority Critical patent/KR102300015B1/ko
Priority to US16/908,391 priority patent/US11139091B2/en
Priority to CN202010862727.6A priority patent/CN112992450B/zh
Publication of KR20210074560A publication Critical patent/KR20210074560A/ko
Application granted granted Critical
Publication of KR102300015B1 publication Critical patent/KR102300015B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/22Elongated resistive element being bent or curved, e.g. sinusoidal, helical
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/06Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

본 발명의 일 측면에 따른 저항 부품은, 절연기판; 상기 절연기판의 일면에 배치되고, 제1 방향으로 서로 마주한 일단과 타단을 가지는 저항층; 및 상기 제1 방향과 수직하는 제2 방향으로 서로 마주하게 상기 절연기판에 이격 배치되고, 각각 상기 저항층과 연결된 제1 및 제2 단자; 을 포함하고, 상기 저항층에는, 상기 제1 방향을 따라 연장된 슬릿이 형성되고, 상기 제1 방향을 따른 상기 저항층의 길이에 대하여 상기 제1 방향을 따른 상기 슬릿의 길이는, 0.7 초과 0.9 이하의 비를 만족한다.

Description

저항 부품{RESISTOR COMPONENT}
본 발명은 저항 부품에 관한 것이다.
저항 부품은 정밀 저항을 구현하기 위한 수동 전자 부품으로서, 전자 회로 내에서 전류를 조절하고, 전압을 강하시키는 역할을 한다.
일반적인 저항 부품의 경우, 절연기판에 저항체 페이스트를 도포하고 이를 소결함으로써 저항층을 형성하는데, 저항체 페이스트의 유동성 및 소결 시의 확산과 결정립성장에 의해 소결 이후의 저항층 표면은 상대적으로 고르지 못하게 된다. 이는 저항층의 저항값을 제어함에 있어, 저해 요인이 된다.
일본공개특허 제2018-152487호
본 발명의 목적은, 저항 부품의 저항값을 보다 정밀하게 제어하는 데에 있다.
본 발명의 다른 목적은, 저항 부품의 내전압 특성을 향상시키는 것에 있다.
본 발명의 일 측면에 따르면, 절연기판, 상기 절연기판의 일면에 배치되고, 제1 방향으로 서로 마주한 일단과 타단을 가지는 저항층, 및 상기 제1 방향과 수직하는 제2 방향으로 서로 마주하게 상기 절연기판에 이격 배치되고, 각각 상기 저항층과 연결된 제1 및 제2 단자를 포함하고, 상기 저항층에는 상기 제1 방향을 따라 연장된 슬릿이 형성되고, 상기 제1 방향을 따른 상기 저항층의 길이에 대하여 상기 제1 방향을 따른 상기 슬릿의 길이는 0.7 초과 0.9 이하의 비를 만족하는, 저항 부품이 제공된다.
본 발명에 따르면, 저항 부품의 저항층의 저항값을 보다 정밀하게 제어할 수 있다.
또한, 본 발명에 따르면, 저항 부품의 저항 부품의 내전압 특성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 부품을 개략적으로 나타내는 도면.
도 2는 도 1의 I-I' 선을 따른 단면을 개략적으로 나타내는 도면.
도 3는 본 발명의 일 실시예에 따른 저항 부품을 개략적으로 나타내는 평면도.
도 4a, 도 4b 및 도 4c 각각은 슬릿의 길이에 따라, 인가 전압에 따른 저항 부품의 저항값 변환율의 변화를 개략적으로 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서, W 방향은 제1 방향 또는 폭 방향, L 방향은 제2 방향 또는 길이 방향, T 방향은 제3 방향 또는 두께 방향으로 정의될 수 있다.
이하, 본 발명의 실시예에 따른 저항 부품을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 저항 부품을 개략적으로 나타내는 도면이다. 도 2는 도 1의 I-I' 선을 따른 단면을 개략적으로 나타내는 도면이다. 도 3는 본 발명의 일 실시예에 따른 저항 부품을 개략적으로 나타내는 평면도이다. 도 4a, 도 4b 및 도 4c 각각은 슬릿의 길이에 따라, 인가 전압에 따른 저항 부품의 저항값 변환율의 변화를 개략적으로 나타내는 도면이다. 한편, 설명의 편의를 위해 도 1은 제1 보호층을 생략하고 도시하였고, 도 3은 제1 및 제2 보호층 각각을 생략하고 도시하였다.
도 1 내지 도 4c를 참조하면, 본 발명의 일 실시예에 따른 저항 부품(1000)는 절연기판(100), 저항층(200), 제1 및 제2 단자(300, 400)를 포함한다. 저항층(200)에는 슬릿(S1, S2, S3, S4, S5)이 형성된다.
절연기판(100)은 소정의 두께를 갖는 판형으로 제공될 수 있으며, 후술할 저항층(200)에서 발생하는 열을 효율적으로 방출할 수 있는 물질을 포함할 수 있다. 절연기판(100)은 알루미나(Al2O3)와 같은 세라믹 재료를 포함할 수 있으나, 이에 제한되는 것은 아니고, 절연기판(100)은 폴리머 재료를 포함할 수도 있다. 예로서, 절연기판(100)은 알루미늄의 표면을 아노다이징(anodizing) 처리하여 얻은 알루미나 절연기판일 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니고, 절연기판(100)은 소결된 알루미나 기판일 수 있다.
저항층(200)은 절연기판(100)의 일면에 배치되고, 제1 방향(W)으로 서로 마주한 일단과 타단을 가진다. 저항층(200)은, 절연기판(100)에 배치되는 후술할 제1 및 제2 단자(300, 400)와 각각 연결되어 본 실시예에 따른 저항 부품(1000)의 기능을 발휘한다. 저항층(200)은 제1 단자(300) 및 제2 단자(400)와 중첩되는 영역을 가질 수 있다.
저항층(200)의 제1 방향(W)으로 서로 마주한 일단과 타단 간의 거리는, 절연기판의 제1 방향(W)을 따른 길이와 동일할 수 있다. 이 경우, 저항층(200)의 면적을 최대한으로 확보할 수 있어 유리하다. 또한, 스트립 기판 또는 판넬 기판에서 서로 연결되어 있는 단위 기판에 일괄적으로 저항층을 형성할 수 있으므로, 제조 공정 상 이점을 가질 수 있다.
저항층(200)은 금속, 금속 합금 또는 금속 산화물 등을 포함할 수 있다. 일 실시예로 저항층(200)은 Cu-Ni계 합금, Ni-Cr계 합금, Ru 산화물, Si 산화물, Mn계 합금 중 적어도 하나를 포함할 수 있다. 예로서, 저항층(200)은 무연(Pb-free)계 합금, 무연(Pb-free)계 합금산화물을 포함하는 무연계(Pb-free) 페이스트로 형성될 수 있다.
저항층(200)은 절연기판(100)의 일면(101)에 금속, 금속 합금 또는 금속 산화물 등이 포함된 도전성 페이스트를 스크린 인쇄 등의 방법으로 도포하고, 이를 소결시킴으로써 형성될 수 있다.
제1 및 제2 단자(300, 400)는 제1 방향(W)과 수직하는 제2 방향(L)으로 서로 마주하게 절연기판(100)에 이격 배치될 수 있다. 제1 단자(300)와 제2 단자(400)은 각각 저항층(200)과 연결된다.
제1 단자(300)와 제2 단자(400) 각각은, 절연기판(100)의 일면에서 제2 방향(L)으로 서로 마주하게 이격 배치되고, 각각 저항층(200)과 연결된 제1 및 제2 내층전극층(310, 410)과, 절연기판(100)의 제2 방향(L)으로 마주한 일측면과 타측면에 각각 배치되어 제1 및 제2 내층전극층(310, 320)과 연결된 제1 및 제2 외층전극층(320, 420)을 포함한다.
구체적으로, 제1 단자(300)는, 절연기판(100)의 일면에 배치된 제1 상부전극(311) 및 절연기판(100)의 타면(102)에 배치된 제1 하부전극(312)을 포함하는 제1 내층전극층(310)과, 절연기판(100)의 일측면에 배치되어 제1 내층전극층(310)을 커버하도록 절연기판(100)의 일면과 타면 각각으로 연장된 제1 외층전극층(320)을 포함한다. 제2 단자(400)는, 절연기판(100)의 일면에서 제2 방향(L)으로 제1 상부전극(311)과 서로 마주하게 배치된 제2 상부전극(411) 및 절연기판(100)의 타면(102)에서 제2 방향(L)으로 제1 하부전극(312)과 서로 마주하게 배치된 제2 하부전극(412)을 포함하는 제2 내층전극층(410)과, 절연기판(100)의 타측면에 배치되어 제2 내층전극층(410)을 커버하도록 절연기판(100)의 일면과 타면 각각으로 연장된 제2 외층전극층(420)을 포함한다.
내층전극층(310, 410)은, 절연기판(100)의 일면 및 타면에 도전성 페이스트를 도포한 후 이를 소결함으로써 형성될 수 있다. 내층전극층(310, 410) 형성을 위한 도전성 페이스트는, 구리(Cu), 은(Ag), 니켈(Ni) 등의 금속 분말, 바인더 및 글래스 성분을 포함할 수 있다. 따라서, 내층전극층(310, 410)은 글래스 및 금속 성분을 포함할 수 있다.
외층전극층(320, 420)은, 예로서, 스터퍼링 등의 기상증착법, 도금법, 및 페이스트 인쇄법 등으로 형성될 수 있다. 도금법으로 외층전극층(320, 420)을 형성할 경우, 도시하지는 않았으나, 절연기판(100)의 일측면과 타측면에는 외층전극층(320, 420)을 도금 형성하기 위한 시드층이 형성될 수 있다. 시드층은 무전해도금법, 스퍼터링 등의 기상증착법 또는 인쇄법 등으로 형성될 수 있다. 외층전극층(320, 420)은 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 은(Ag), 니켈(Ni), 주석(Sn) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
외부전극층(320, 420)은 복수의 층으로 형성될 수 있다. 예로서, 제1 외부전극층(320)은 절연기판(100)의 일측면에 배치된 제1 층과, 상기 제1 층 상에 형성되어 절연기판(100)의 일면과 타면으로 각각 연장 형성된 제2 층을 포함할 수 있다. 제1 층은 구리(Cu), 은(Ag), 니켈(Ni) 등의 금속 분말을 포함하는 페이스트를 인쇄한 후 이를 경화 또는 소결함으로써 형성되거나, 무전해도금법으로 형성되거나, 스퍼터링 등의 기상증착법으로 형성될 수 있다. 제2 층은 도금법으로 형성될 수 있다. 제2 층은 니켈(Ni) 도금층/주석(Sn) 도금층과 같이 복수층의 구조일 수 있으나, 이에 제한되는 것은 아니다.
보호층(G1, G2)은, 저항층(200)을 외부 충격으로부터 보호하기 위해, 절연기판(100)의 일면에 배치될 수 있다. 구체적으로, 제1 보호층(G1)은, 후술할 저항층(200)에 슬릿(S1, S2, S3, S4, S5)을 형성하는 공정에서 저항층(200)을 보호하기 위해 저항(200)을 커버하도록 절연기판(100)의 일면 상에 배치될 수 있다. 제2 보호층(G2)은 슬릿(S1, S2, S3, S4, S5)이 형성되어 측면이 노출된 저항층(200)과 일면의 일부가 외부로 노출된 절연기판(200)을 보호하도록 제2 보호층(G2) 상에 배치될 수 있다. 제1 보호층(G1)은, 저항층(200)에 슬릿(S1, S2, S3, S4, S5)을 형성하는 공정에서 저항층(200)을 보호하도록 실리콘(SiO2)이나 글라스(glass)를 포함하는 재질로 형성될 수 있다. 제2 보호층(G2)은 수지를 포함하는 재질로 형성될 수 있다.
저항층(200)에는 제1 방향(W)을 따라 연장된 슬릿(S1, S2, S3, S4, S5)이 형성될 수 있다. 슬릿(S1, S2, S3, S4, S5)은, 저항층(200)의 일단으로부터 제1 방향(W)을 따라 연장된 일단측 슬릿(S1, S3, S5)과, 저항층(200)의 타단으로부터 제1 방향(W)을 따라 연장되고, 저항층(200)에 제2 방향(L)을 따라 일단측 슬릿(S1, S3, S5)과 교대로 형성된 타단측 슬릿(S2, S4)을 포함한다. 한편, 일단측 슬릿(S1, S3, S5)은 저항층(200)의 타단까지 연장되지 않고, 타단측 슬릿(S2, S4)은 저항층(200)의 일단까지 연장되지 않는다. 결과, 저항층(200)은, 제1 방향(W)을 따라 형성되고 제2 방향(L)을 따라 서로 이격된 복수의 연장패턴(211, 212, 213, 214, 215, 216)과, 각각 복수의 연장패턴(211, 212, 213, 214, 215, 216)의 단부로부터 제2 방향(L)을 따라 형성되고 인접한 복수의 연장패턴(211, 212, 213, 214, 215, 216)을 서로 연결하는 복수의 전환패턴(221, 222, 223, 224, 225)을 가지는, 전체적으로 미앤더(meander) 형태의 패턴으로 형성된다.
슬릿(S1, S2, S3, S4, S5)은 저항층(200)의 총 길이를 증가시켜 본 실시예 따른 저항 부품(1000)의 내전압 특성을 향상시킬 수 있다. 즉, 제한된 면적 내에서 저항층(200)에 슬릿(S1, S2, S3, S4, S5)을 형성함으로써, 저항층(200)의 총 길이를 증가시킬 수 있다. 결과, 제1 및 제2 단자(300, 400) 사이에 동일한 과전압이 인가되더라도, 저항층에 슬릿이 형성되지 않은 일반적인 저항 부품과 비교하여, 본 실시예에 따른 저항 부품(1000)은 내전압 특성이 향상될 수 있다.
특히, 무연(Pb-free)계 저항층은, 유연계 저항층과 비교하여 전기적 특성이 열악하여 내전압 특성이 떨어지는데, 슬릿(S1, S2, S3, S4, S5)은 무연(Pb-free)계 저항층의 총 길이를 증가시켜 물질 자체의 특성 저하를 구조적으로 보완한다.
슬릿(S1, S2, S3, S4, S5)은, 절연기판(100)의 일면에 저항층 형성용 페이스트를 미앤더(meander) 형태로 인쇄하여 형성되거나, 절연기판(100)의 일면에 저항층 형성용 페이스트를 전면(全面) 인쇄하여 이를 소결한 후 추가 공정을 통해 저항층의 일부를 제거함으로써 형성될 수 있다. 한편, 무연(Pb-free)계 저항층 형성용 페이스트는 유동성으로 인해 인쇄법으로 미앤더(meander) 형태의 저항층을 형성하기 곤란할 수 있는 바 본 실시예의 경우 후자의 방법을 이용하여 미앤더(meander) 형태의 패턴을 가지는 저항층(200)을 형성한다.
구체적으로, 절연기판(100)의 일면에 무연(Pb-free)계 저항층 형성용 페이스트를 전면(全面) 인쇄하여 이를 소결하여 저항층(200)을 형성하고, 저항층(200)을 보호하는 제1 보호층(G1)을 형성한 후 슬릿(S1, S2, S3, S4, S5)을 형성한다. 슬릿(S1, S2, S3, S4, S5)은 예로서, 레이저 조사를 통해 저항층(200) 및 제1 보호층(G1)에 형성될 수 있으나, 이에 제한되는 것은 아니다. 전술한 공정에 의해 슬릿(S1, S2, S3, S4, S5)은 저항층(200) 뿐 아니라 제1 보호층(G1)에도 연장된 형태를 가지게 된다. 또한, 슬릿(S1, S2, S3, S4, S5) 내벽을 형성하는 저항층(200)의 측면과, 슬릿(S1, S2, S3, S4, S5)의 내벽을 형성하는 제1 보호층(G1)의 측면은 동일한 레벨에 위치할 수 있다. 슬릿(S1, S2, S3, S4, S5)의 내벽을 형성하는 저항층(200)의 측면은 절연기판(100)의 일면에 대하여 수직할 수 있다. 저항층(200)의 측면이 절연기판(100)의 일면과 수직함으로써, 저항 특성을 보다 정밀하고 일정하게 할 수 있다.
제1 방향(W)을 따른 저항층(200)의 길이(A)에 대한 제1 방향(W)을 따른 슬릿(S1, S2, S3, S4, S5)의 길이(B, C)의 비는, 0.7 초과 0.9 이하를 만족할 수 있다. 즉, 제1 방향(W)을 따른 저항층(200)의 길이(A)에 대하여 제1 방향(W)을 따른 복수의 전환패턴(221, 222, 223, 224, 225) 각각의 길이(A-B, A-C)의 비는, 0.1 이상 0.3 미만을 만족할 수 있다. 전자의 비율이 0.7 이하인 경우, 저항 특성이 불균일하여 불량률이 증가할 수 있다. 또한 전자의 비율이 0.9 초과인 경우, 전환패턴(221, 222, 223, 224, 225)의 선폭(A-B, A-C)이 상대적으로 좁아져 전환패턴(221, 222, 223, 224, 225) 형성이 곤란하거나, 저항층(200)의 저항 특성이 불균일해질 수 있다.
한편, 제1 방향(W)을 따른 저항층(200)의 길이(A)에 대하여 제1 방향(W)을 따른 복수의 전환패턴(221, 222, 223, 224, 225) 각각의 길이(A-B, A-C)의 비는, 0.1 이상 0.3 미만을 만족하므로, 제1 방향(W)을 따른 저항층(200)의 길이(A)에 대하여 일단측 슬릿(S1, S3, S5)과 타단측 슬릿(S2, S4)이 서로 중첩된 길이(D)는, 0.4 초과 0.8 이하의 비를 만족할 수 있다.
도 4a 내지 도 4c 각각은, 인가전압의 변화에 따른 복수 샘플의 저항값 변환율을 측정한 것인다. 도 4a의 경우, 제1 방향(W)을 따른 저항층(200)의 길이(A)에 대한 제1 방향(W)을 따른 슬릿(S1, S2, S3, S4, S5)의 길이(B, C)의 비가 0.7인 복수의 샘플의 인가전압 변화에 따른 저항값 변환율을 도시한 것이다. 도 4b 및 도 4c는 상기의 비를 각각 0.8 및 0.9로 변화시킨 것이다. 도 4a 내지 도 4c에서 인가전압은 각각 정격전압(Rated Voltage, RV)의 2.5배, 3배, 3.5배 및 4배에 해당하고, USL은 저항값 변환율의 허용 범위의 상한, LSL은 저항값 변환율의 허용 범위의 하한을 의미한다. 정격전압(RV)의 2.5배인 인가전압을 인가하였을 때 각 샘플이 저항값 변환율의 허용 범위의 하한(LSL) 이하 값을 나타내는 경우 불량으로 판정하였다(NG). 도 4a 내지 도 4c를 참조하면, 상기 비가 0.7인 경우 불량이 발생하나 상기 비가 0.8 및 0.9인 경우에는 불량이 발생하지 않았다.
상기 비가 0.7 이하인 도 4c의 경우에는, 일단측 슬릿(S1, S2, S3)의 단부와 타단측 슬릿(S2, S4)의 단부 간의 최단 거리(D)가 가까워져, 저항층(200)의 총 길이가 상대적으로 짧아지고, 열점(Hot Spot)이 상대적으로 가깝게 배치되기 때문에 불량이 발생한다. 즉, 저항층(200)의 총 길이가 상대적으로 짧아져 단위 면적 당 전기 부하가 많이 걸리게 되어 저항값 변화율이 증가한다. 또한, 열점(Hot spot) 간의 거리가 가까워지므로 발열 부위가 집중되어 저항값 변화율이 증가하게 된다.
이상, 본 발명의 실시예 및 변형예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 절연기판
200: 저항층
211, 212, 213, 214, 215, 216: 연장패턴
221, 222, 223, 224, 225: 전환패턴
300, 400: 단자
310, 410: 내층전극층
320, 420: 외층전극층
311, 411: 상부전극
312, 412: 하부전극
S1, S2, S3, S4, S5: 슬릿
G1, G2: 보호층
1000: 저항 부품

Claims (11)

  1. 절연기판;
    상기 절연기판의 일면에 배치되고, 제1 방향으로 서로 마주한 일단과 타단을 가지는 저항층; 및
    상기 제1 방향과 수직하는 제2 방향으로 서로 마주하게 상기 절연기판에 이격 배치되고, 각각 상기 저항층과 연결된 제1 및 제2 단자; 를 포함하고,
    상기 저항층에는, 상기 제1 방향을 따라 연장된 슬릿이 형성되고,
    상기 제1 방향을 따른 상기 저항층의 길이에 대하여 상기 제1 방향을 따른 상기 슬릿의 길이는, 0.8 이상 0.9 이하의 비를 만족하는,
    저항 부품.
  2. 제1항에 있어서,
    상기 슬릿은,
    상기 저항층의 일단으로부터 상기 제1 방향을 따라 연장된 일단측 슬릿과,
    상기 저항층의 타단으로부터 상기 제1 방향을 따라 연장되고, 상기 저항층에 상기 제2 방향을 따라 상기 일단측 슬릿과 교대로 형성된 타단측 슬릿을 포함하는,
    저항 부품.
  3. 제2항에 있어서,
    상기 제1 방향을 따른 상기 저항층의 길이에 대하여 상기 일단측 슬릿과 상기 타단측 슬릿이 서로 중첩된 길이는, 0.6 이상 0.8 이하의 비를 만족하는,
    저항 부품.
  4. 제1항에 있어서,
    상기 슬릿의 내벽을 형성하는 상기 저항층의 측면은 상기 절연기판의 일면에 대하여 수직하는,
    저항 부품.
  5. 제1항에 있어서,
    상기 저항층 상에 배치된 제1 보호층; 을 더 포함하고,
    상기 슬릿은 상기 제1 보호층으로 연장 형성된, 저항 부품.
  6. 제5항에 있어서,
    상기 슬릿의 내벽을 형성하는 상기 저항층의 측면과, 상기 슬릿의 내벽을 형성하는 상기 제1 보호층의 측면은 동일한 레벨에 위치하는,
    저항 부품.
  7. 제1항에 있어서,
    상기 저항층은 무연(Pb-free) 재질로 형성되는, 저항 부품.
  8. 제1항에 있어서,
    상기 제1 및 제2 단자는,
    상기 절연기판의 일면에서 상기 제2 방향으로 서로 마주하게 이격 배치되고, 각각 상기 저항층과 연결된 제1 및 제2 내층전극층과,
    상기 절연기판의 상기 제2 방향으로 마주한 양 측면에 각각 배치되어 상기 제1 및 제2 내층전극층과 연결된 제1 및 제2 외층전극층을 포함하는,
    저항 부품.
  9. 제1항에 있어서,
    상기 제1 방향을 따른 상기 절연기판의 길이와, 상기 제1 방향을 따른 상기 저항층의 길이는 서로 동일한,
    저항 부품.
  10. 절연기판;
    상기 절연기판의 일면에 배치된 저항층; 및
    상기 절연기판의 일면에 서로 이격 배치되고, 각각 상기 저항층과 연결된 제1 및 제2 내층전극층; 을 포함하고,
    상기 저항층은,
    각각 제1 방향을 따라 형성되고, 상기 제1 방향과 수직하는 제2 방향을 따라 서로 이격된 복수의 연장패턴과,
    각각 상기 복수의 연장패턴의 단부로부터 상기 제2 방향을 따라 형성되고 인접한 상기 복수의 연장패턴을 서로 연결하는 복수의 전환패턴을 가지고,
    상기 제1 방향을 따른 상기 저항층의 길이에 대하여 상기 제1 방향을 따른 상기 복수의 전환패턴 각각의 길이의 비는, 0.1 이상 0.2 이하를 만족하는,
    저항 부품.
  11. 제10항에 있어서,
    인접한 상기 복수의 연장패턴의 서로 마주한 측면은 상기 절연기판의 일면에 대하여 수직하는,
    저항 부품.
KR1020190165358A 2019-12-12 2019-12-12 저항 부품 KR102300015B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190165358A KR102300015B1 (ko) 2019-12-12 2019-12-12 저항 부품
US16/908,391 US11139091B2 (en) 2019-12-12 2020-06-22 Resistor component
CN202010862727.6A CN112992450B (zh) 2019-12-12 2020-08-25 电阻器组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190165358A KR102300015B1 (ko) 2019-12-12 2019-12-12 저항 부품

Publications (2)

Publication Number Publication Date
KR20210074560A KR20210074560A (ko) 2021-06-22
KR102300015B1 true KR102300015B1 (ko) 2021-09-09

Family

ID=76318312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190165358A KR102300015B1 (ko) 2019-12-12 2019-12-12 저항 부품

Country Status (3)

Country Link
US (1) US11139091B2 (ko)
KR (1) KR102300015B1 (ko)
CN (1) CN112992450B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769455B1 (ko) * 2006-07-31 2007-10-22 전자부품연구원 감광성 저항용 페이스트로 내장형 저항체를 형성하는 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2653588B1 (fr) * 1989-10-20 1992-02-07 Electro Resistance Resistance electrique sous forme de puce a montage de surface et son procede de fabrication.
DE4339551C1 (de) * 1993-11-19 1994-10-13 Heusler Isabellenhuette Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
TWI366837B (en) * 2004-02-27 2012-06-21 Rohm Co Ltd Chip resistor and method for manufacturing the same
KR20080043268A (ko) * 2005-06-21 2008-05-16 로무 가부시키가이샤 칩 저항기 및 그 제조 방법
EP1950771A1 (en) * 2005-10-13 2008-07-30 Rohm Co., Ltd. Chip resistor and its manufacturing method
EP2492926B1 (en) * 2011-02-25 2013-07-10 Abb Ag Resistive voltage divider with high voltage ratio
BR112013021594A2 (pt) * 2011-02-25 2016-11-16 Abb Ag estrutura resistiva e arranjo divisor de voltagem resistivo
TW201239914A (en) * 2011-03-18 2012-10-01 Giant Chip Technology Co Ltd Micro resistance device and manufacturing method thereof
ITTO20120293A1 (it) * 2012-04-03 2013-10-04 Metallux Sa Procedimento per tarare un elemento di calibrazione, e relativo dispositivo
EP2747094A1 (en) * 2012-12-21 2014-06-25 ABB Technology AG Very fast transient overvoltage attenuator
JP6227877B2 (ja) * 2013-02-26 2017-11-08 ローム株式会社 チップ抵抗器、およびチップ抵抗器の製造方法
JP6274789B2 (ja) * 2013-08-30 2018-02-07 ローム株式会社 チップ抵抗器
CN204390817U (zh) * 2015-02-10 2015-06-10 蚌埠市德瑞特电阻技术有限公司 一种厚膜贴片式分压器
JP2016152301A (ja) * 2015-02-17 2016-08-22 ローム株式会社 チップ抵抗器およびその製造方法
KR101792367B1 (ko) * 2015-12-22 2017-11-01 삼성전기주식회사 칩 저항기 및 그 제조 방법
KR101883039B1 (ko) * 2016-01-08 2018-07-27 삼성전기주식회사 칩 저항 소자
KR20180093461A (ko) 2017-02-13 2018-08-22 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자 어셈블리
JP2018152487A (ja) 2017-03-14 2018-09-27 住友金属鉱山株式会社 チップ抵抗器及びその製造方法
JP7014563B2 (ja) 2017-10-25 2022-02-01 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769455B1 (ko) * 2006-07-31 2007-10-22 전자부품연구원 감광성 저항용 페이스트로 내장형 저항체를 형성하는 방법

Also Published As

Publication number Publication date
CN112992450B (zh) 2022-07-15
KR20210074560A (ko) 2021-06-22
US11139091B2 (en) 2021-10-05
US20210183544A1 (en) 2021-06-17
CN112992450A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
KR101883040B1 (ko) 칩 저항 소자
US20100134235A1 (en) Esd protector and method of manufacturing the same
TWI413146B (zh) 晶片熔絲及其製造方法
CN107785134B (zh) 电阻器元件以及电阻器元件组件
US20080308312A1 (en) Ceramic electronic component
JP7107478B2 (ja) 抵抗素子及び抵抗素子アセンブリ
WO2011043233A1 (ja) チップヒューズ
TW202115979A (zh) 保護元件
CN107545968B (zh) 电阻元件及电阻元件安装基板
KR102300015B1 (ko) 저항 부품
KR100823378B1 (ko) 세라믹 발열체
US9668348B2 (en) Multi-terminal electronic component, method of manufacturing the same, and board having the same
KR20230042242A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
CN113130155B (zh) 电阻器组件
KR101771818B1 (ko) 저항 소자, 그 제조방법 및 저항 소자 실장 기판
KR102231104B1 (ko) 저항 부품
US20140022047A1 (en) Electric power fuse
US11830641B2 (en) Chip resistor component
US11862365B2 (en) Resistor component
KR20210074612A (ko) 저항 부품
KR101843252B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2009088344A (ja) チップ抵抗器
US20020180576A1 (en) Chip thermistor and chip thermistor mounting structure
JP2014049366A (ja) 回路保護素子およびその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right