JP7014563B2 - チップ抵抗器およびチップ抵抗器の製造方法 - Google Patents

チップ抵抗器およびチップ抵抗器の製造方法 Download PDF

Info

Publication number
JP7014563B2
JP7014563B2 JP2017206566A JP2017206566A JP7014563B2 JP 7014563 B2 JP7014563 B2 JP 7014563B2 JP 2017206566 A JP2017206566 A JP 2017206566A JP 2017206566 A JP2017206566 A JP 2017206566A JP 7014563 B2 JP7014563 B2 JP 7014563B2
Authority
JP
Japan
Prior art keywords
resistor
electrode
slit
floating island
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017206566A
Other languages
English (en)
Other versions
JP2019079963A (ja
Inventor
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2017206566A priority Critical patent/JP7014563B2/ja
Priority to CN201880068331.5A priority patent/CN111279443B/zh
Priority to PCT/JP2018/033296 priority patent/WO2019082523A1/ja
Publication of JP2019079963A publication Critical patent/JP2019079963A/ja
Application granted granted Critical
Publication of JP7014563B2 publication Critical patent/JP7014563B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、絶縁基板上に設けられた抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。
チップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う保護膜等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、大判の集合基板に対して多数個分の電極や抵抗体や保護膜等を一括して形成した後、この集合基板を格子状の分割ライン(例えば分割溝)に沿って分割してチップ抵抗器を多数個取りするようにしている。かかるチップ抵抗器の製造過程で、集合基板の片面には抵抗ペーストを印刷・焼成することにより多数の抵抗体が形成されるが、印刷時の位置ずれや滲み、あるいは焼成炉内の温度むら等の影響により、各抵抗体の大きさや膜厚に若干のばらつきを生じることは避け難いため、集合基板の状態で各抵抗体にトリミング溝を形成して所望の抵抗値に設定するという抵抗値調整作業が行われる。
このような構成のチップ抵抗器において、静電気や電源ノイズ等で発生するサージ電圧が印加すると、過剰な電気的ストレスにより抵抗器の特性に影響を与えることになり、最悪の場合に抵抗器が破壊されてしまうことがある。サージ特性を向上させるためには、抵抗体を蛇行形状(ミアンダ形状)にして全長を長くすれば、電位降下がなだらかになってサージ特性を改善できることが知られている。
そこで、図12に示すように、絶縁基板11の両端部に所定間隔を存して一対の表電極12を形成し、次いで、これら両表電極12間に印刷技法により2ターン蛇行している抵抗体13を形成した後、この抵抗体13の蛇行していない領域にレーザートリミング法でトリミング溝14を形成することにより、抵抗体13を3ターン分蛇行させるようにしたチップ抵抗器100が提案されている(特許文献1参照)。
このチップ抵抗器100においては、スクリーン印刷等の印刷技法とレーザートリミング加工との併用により、抵抗体13の全長を長く(3ターン蛇行)してサージ特性を向上させることができると共に、トリミング溝14の形成が抵抗値の調整を兼ねているため、抵抗値精度を向上させることができる。
特開平9-205004号公報
特許文献1に記載された従来技術では、直線状に延びるトリミング溝14を形成することによって、抵抗値調整を兼ねて抵抗体13を蛇行させることができるため、印刷技法のみを用いて蛇行形状の抵抗体13を形成する場合に比べると、抵抗値精度を向上させることができる。しかし、トリミング溝14の先端部分の抵抗体13はマイクロクラックの発生によって負荷に弱い部分であるにもかかわらず、当該部分は抵抗体13の中で特に負荷の集中するターン部の内側であるため、負荷による抵抗値変化などの不具合を発生させてしまう危険性が高くなる。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、マイクロクラックに起因する特性への悪影響を軽減できると共に、サージ特性を向上させることが可能なチップ抵抗器を提供することにあり、第2の目的は、そのようなチップ抵抗器の製造方法を提供することにある。
上記第1の目的を達成するために、本発明のチップ抵抗器は、絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体が前記電極と隙間を存して対向する複数のターン部を有する蛇行形状に形成されているチップ抵抗器において、前記ターン部の外側に導電材料からなる浮島導体が形成されていると共に、前記抵抗体に前記浮島導体に向かって電極間方向へ延びるトリミング溝が形成されており、前記浮島導体は前記電極に形成されたスリットによって該電極から分離されたものであることを特徴としている。
このように構成されたチップ抵抗器では、電極と隙間を存して対向するターン部の外側に導電材料からなる浮島導体が形成されており、ターン部を流れる電流はターン部の外側に形成された電気抵抗の小さい浮島導体を流れやすいため、ターン部の内側にかかる負荷を軽減することができ、トリミング溝の先端部にマイクロクラックが発生しても、マイクロクラックに起因する特性への悪影響を軽減することができる。また、浮島導体は電極にスリットを入れることで電極から分離されたものであるから、浮島導体をわざわざ別途設ける必要がなく、チップ抵抗器を容易に製造することができる。しかも、抵抗体のターン部と電極との間に位置ずれや滲み等を考慮して広めの隙間を確保しておく必要がなくなり、その分、抵抗体の形成スペースを広くすることができるため、蛇行形状の抵抗体の全長を長くすることが可能となり、サージ特性に優れたチップ抵抗器を実現することができる。
上記構成のチップ抵抗器において、トリミング溝が電極間距離の1/2以上の長さに形成されていると、ターン部を流れる電流は電気抵抗の小さい浮島導体を流れやすいため、ターン部の内側にかかる負荷をより一層軽減することができる。
また、上記構成のチップ抵抗器において、スリットとトリミング溝を別工程で形成したり、異なる手段を用いて形成することも可能であるが、これらスリットとトリミング溝とが連続していると、例えば電極に照射したレーザー光をそのまま抵抗体まで延ばせば、スリットによる浮島導体の形成とトリミング溝による抵抗値調整とを連続的に行うことができる。
また、上記構成のチップ抵抗器において、トリミング溝によって抵抗体の蛇行形状が規定されるように構成しても良いが、抵抗体の印刷パターンとトリミング溝の両方によって蛇行形状が規定されるように構成することも可能である。例えば、2つのターン部の一方を抵抗体の印刷パターンによって形成する場合、抵抗体にターン部に向かって相手側の電極方向へ延びる切込みを予め印刷形成しておき、電極に形成したスリットの先端を切込みに連続させると共に、切込みの幅をスリットよりも広く設定するという構成にすると、切込みに連続するスリットの先端が抵抗体と離間するため、抵抗体にマイクロクラックが発生しなくなる。したがって、マイクロクラックに起因する特性への悪影響をより一層軽減することができる。なお、切込みの全長に亘って切込みの幅をスリットよりも広く設定しても良いが、切込みのうちスリットの先端に連続する部分だけ、切込みの幅をスリットよりも広く設定するようにしても良い。
また、上記構成のチップ抵抗器において、一対の電極の少なくとも一方に相手側の電極方向へ突出する凸部が形成されていると共に、この凸部に抵抗体が接続されており、凸部に対してスリットを電極間方向と直交する方向に沿って形成することにより、凸部が電極から分離されて浮島導体となるように構成すると、凸部を直線的に切断することが可能になるため、浮島導体を容易に形成することができる。
この場合において、抵抗体にターン部に向かって電極方向へ延びる切込みが印刷形成されていると共に、凸部の幅が該凸部に重なる抵抗体の幅より小さく設定されており、凸部を縦断するスリットの先端がこの切込みに連続していると、凸部と抵抗体の重なり部分の近傍に切込みに繋がるスペースが確保され、このスペースに連続するスリットの先端が抵抗体と離間するため、抵抗体にマイクロクラックは発生しなくなる。したがって、切込みの幅を狭く設定することが可能となり、その分、抵抗体の形成スペースを広くすることができる。
また、上記第2の目的を達成するために、本発明によるチップ抵抗器の製造方法は、絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体が前記電極と隙間を存して対向する複数のターン部を有する蛇行形状に形成されているチップ抵抗器の製造方法において、前記電極に前記抵抗体との接続箇所に達するスリットを形成することにより、前記ターン部に前記電極から分離された浮島導体を形成する工程と、前記スリットを延長して前記抵抗体に前記浮島導体に向かって電極間方向へ延びるトリミング溝を形成する工程と、を含むことを特徴としている。
このような工程を含むチップ抵抗器の製造方法では、トリミング溝の先端部と対向する抵抗体のターン部に浮島導体が形成され、このターン部を流れる電流はターン部の外側に形成された電気抵抗の小さい浮島導体を流れやすいため、ターン部の内側にかかる負荷を軽減することができ、トリミング溝の先端部にマイクロクラックが発生しても、マイクロクラックに起因する特性への悪影響を軽減することができる。また、浮島導体は電極にスリットを入れることで電極から分離されたものであるから、浮島導体をわざわざ別途設ける必要がなく、チップ抵抗器を容易に製造することができる。しかも、抵抗体のターン部と電極との間に位置ずれや滲み等を考慮して広めの隙間を確保しておく必要がなくなり、その分、抵抗体の形成スペースを広くすることができるため、蛇行形状の抵抗体の全長を長くすることが可能となり、サージ特性に優れたチップ抵抗器を実現することができる。
本発明によれば、マイクロクラックに起因する特性への悪影響を軽減できると共に、サージ特性を向上させることが可能なチップ抵抗器を提供することができる。
本発明の第1実施形態例に係るチップ抵抗器の平面図である。 第1実施形態例に係るチップ抵抗器の製造工程を示す説明図である。 本発明の第2実施形態例に係るチップ抵抗器の平面図である。 本発明の第3実施形態例に係るチップ抵抗器の平面図である。 第3実施形態例に係るチップ抵抗器の製造工程を示す説明図である。 本発明の第4実施形態例に係るチップ抵抗器の平面図である。 本発明の第5実施形態例に係るチップ抵抗器の平面図である。 第5実施形態例に係るチップ抵抗器の製造工程を示す説明図である。 本発明の第6実施形態例に係るチップ抵抗器の平面図である。 本発明の第7実施形態例に係るチップ抵抗器の平面図である。 第7実施形態例に係るチップ抵抗器の製造工程を示す説明図である。 従来例に係るチップ抵抗器の平面図である。
発明の実施の形態について図面を参照して説明すると、図1に示すように、本発明の第1実施形態例に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面における長手方向両端部に所定間隔を存して対向配置された第1電極3および第2電極4と、これら第1および第2電極3,4に接続する蛇行形状の抵抗体5と、抵抗体5を覆う図示せぬ保護膜等によって主に構成されている。
絶縁基板2はセラミック等からなり、この絶縁基板2は後述する大判の集合基板を縦横の分割溝に沿って分割して多数個取りされたものである。
第1電極3と第2電極4はAg系ペーストをスクリーン印刷して乾燥・焼成させたものである。図示左側の第1電極3は段付き状に突出する下端部が抵抗体5の一端部と接続されており、図示右側の第2電極4は段付き状に突出する上端部が抵抗体5の他端部と接続されている。
抵抗体5は酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体5は電極間方向に延びるリード部5aが延出方向を反転するターン部5bを介して連続する蛇行形状(ミアンダ形状)に形成されている。本実施形態例の場合、3つのリード部5aが2つのターン部5bを介して交互に連続する2ターン蛇行の抵抗体5となっており、これら3つのリード部5aのうち、下段側のリード部5aが第1電極3に接続され、上段側のリード部5aが第2電極4に接続されている。また、2つのターン部5bにはそれぞれ浮島導体6A,6Bが形成されており、これら浮島導体6A,6Bは第1および第2電極3,4と同一材料からなる。図示左側の浮島導体6AはL字状のスリットS1を介して第1電極3に対向しており、図示右側の浮島導体6Bは逆L字状のスリットS2を介して第2電極4に対向している。
抵抗体5には抵抗値調整用の2本のトリミング溝7A,7Bが形成されており、これらトリミング溝7A,7Bによって抵抗体5はS字状の蛇行形状となっている。図示下側のトリミング溝7Aは第1電極3に形成されたスリットS1の先端部に連続して電極間方向へ延びており、このトリミング溝7Aの先端は図示右側のターン部5bに形成された浮島導体6Bに対向している。図示上側のトリミング溝7Bは第2電極4に形成されたスリットS2の先端部に連続して電極間方向へ延びており、このトリミング溝7Bの先端は図示左側のターン部5bに形成された浮島導体6Aに対向している。詳細については後述するが、スリットS1とトリミング溝7AおよびスリットS2とトリミング溝7Bは、レーザー光の照射によってそれぞれ連続的に形成されたものであり、それぞれの幅寸法は同一に設定されている。
図示せぬ保護膜はエポキシ系の樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この保護膜は抵抗体5を外部環境から保護する機能を有している。
次に、上記の如く構成されたチップ抵抗器1の製造工程について、図2を参照しながら説明する。
まず、絶縁基板2が多数個取りされる大判の集合基板を準備する。この集合基板には予め1次分割溝と2次分割溝が格子状に設けられており、両分割溝によって区切られたマス目の1つ1つが1個分のチップ領域となる。図2には1個分のチップ領域に相当する集合基板2Aが代表して示されているが、実際は多数個分のチップ領域に相当する集合基板に対して以下に説明する各工程が一括して行われる。
すなわち、図2(a)に示すように、この集合基板2Aの表面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成して一対の第1電極3と第2電極4を形成する(表電極形成工程)。なお、この表電極形成工程と同時あるいは前後して、集合基板2Aの裏面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、第1および第2電極3,4に対応する図示せぬ裏電極を形成する(裏電極形成工程)。
次に、集合基板2Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図2(b)に示すように、両端部が第1電極3と第2電極4に重なる長方形状の抵抗体5を形成する(抵抗体印刷工程)。
次に、図2(c)に示すように、レーザー光を第1電極3の上端部から電極間方向と直交する方向(下方)へ照射した後、これを電極間方向へ直角に方向変換して抵抗体5にもレーザー光を照射する(符号LT1参照)。
これにより、図2(d)に示すように、第1電極3の上端部から抵抗体5に達するL字状のスリットS1が形成され、このスリットS1によって第1電極3から分離された部分が浮島導体6Aとなる(電極切断工程)。また、抵抗体5にスリットS1の先端と連続するトリミング溝7Aが形成され、このトリミング溝7Aが第2電極4に向かって直線状に延びることにより、抵抗体5の抵抗値が目標抵抗値よりも幾分下回る値まで抵抗値調整される(抵抗値調整工程)。
次に、図2(d)に示すように、レーザー光を第2電極4の下端部から電極間方向と直交する方向(上方)へ照射した後、これを電極間方向へ直角に方向変換して抵抗体5にもレーザー光を照射する(符号LT2参照)。
これにより、図2(e)に示すように、第2電極4の下端部から抵抗体5に達する逆L字状のスリットS2が形成され、このスリットS2によって第2電極4から分離された部分が浮島導体6Bとなる。また、抵抗体5にスリットS2の先端と連続するトリミング溝7Bが形成され、このトリミング溝7Bが第1電極3に向かって直線状に延びることにより、抵抗体5の抵抗値が目標抵抗値となるように抵抗値調整される。なお、スリットS1とスリットS2の形成順序は上記と逆でも良く、第2電極4側からスリットS2とそれに続くトリミング溝7Bを形成した後に、第1電極3側からスリットS1とそれに続くトリミング溝7Aを形成することも可能である。
このようにスリットS1,S2と2本のトリミング溝7A,7Bが形成された時点で、長方形状に印刷された抵抗体5は2つのターン部5bを介して連続する蛇行形状となり、これら両ターン部5bに第1電極3と第2電極4から分離した浮島導体6A,6Bが形成される。なお、抵抗体5の表面をガラスペースト等からなるプリコート層で覆い、このプリコート層の上からレーザー光を照射するようにしても良い。
次に、両スリットS1,S2を含む領域にエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化することにより、第1電極3と第2電極4の浮島導体6A,6Bを含む一部と抵抗体5の全体を覆う図示せぬ保護膜を形成する(保護膜形成工程)。
ここまでの各工程は多数個取り用の集合基板2Aに対する一括処理であるが、次なる工程では、集合基板2Aを1次分割溝に沿って短冊状に分割するという1次ブレーク加工を行うことより、複数個分のチップ領域が設けられた図示せぬ短冊状基板を得る(1次分割工程)。次いで、短冊状基板の分割面にAgペーストを塗布して乾燥・焼成したり、Agペーストの代わりにNi/Crをスパッタすることにより、第1電極3および第2電極4と対応する裏電極とを橋絡する図示せぬ端面電極を形成する(端面電極形成工程)。
しかる後、短冊状基板を2次分割溝に沿って分割するという2次ブレーク加工を行うことにより、チップ抵抗器1と同等の大きさのチップ単体を得る(2次分割工程)。最後に、個片化された各チップ単体の絶縁基板の長手方向両端部にNiとAuやSn等の電解メッキを施し、保護膜から露出する第1電極3と第2電極4を覆う図示せぬ外部電極を形成することにより、図1に示すようなチップ抵抗器1が得られる。
以上説明したように、第1実施形態例に係るチップ抵抗器1では、トリミング溝7A,7Bの先端部と対向する抵抗体5のターン部5bに浮島導体6A,6Bが形成されており、ターン部5bを流れる電流はターン部5bの外側に形成された電気抵抗の小さい浮島導体6A,6Bを流れやすいため、ターン部5bの内側にかかる負荷を軽減することができ、トリミング溝7A,7Bの先端部にマイクロクラックが発生しても、マイクロクラックに起因する特性への悪影響を軽減することができる。
また、浮島導体6A,6BはスリットS1,S2によって第1電極3と第2電極4から分離されたものであるから、浮島導体6A,6Bをわざわざ別途設けるという面倒な工程必要がなくなり、チップ抵抗器1を容易に製造することができる。しかも、抵抗体5のターン部5bと両電極3,4との間に位置ずれや滲み等を考慮して広めの隙間を確保しておく必要がなくなり、その分、抵抗体5の形成スペースを広くすることができるため、蛇行形状の抵抗体5の全長を長くすることが可能となり、サージ特性に優れたチップ抵抗器1を実現することができる。
さらに、スリットS1,S2とトリミング溝7A,7Bとが連続しているため、第1電極3に照射したレーザー光をそのまま抵抗体5まで延ばしてトリミング溝7Aを形成したり、第2電極4に照射したレーザー光をそのまま抵抗体5まで延ばしてトリミング溝7Bを形成することができ、浮島導体6A,6Bの形成と抵抗値調整を連続的に行うことができる。
図3は本発明の第2実施形態例に係るチップ抵抗器10の平面図であり、図1に対応する部分には同一符号を付してある。第2実施形態例に係るチップ抵抗器10が第1実施形態例に係るチップ抵抗器1と相違する点は、スリットS2に連続するトリミング溝7Bの先端が浮島導体6Aまで達していることにあり、それ以外の構成は基本的に同様である。
このように構成されたチップ抵抗器10によれば、浮島導体6Aと接触するトリミング溝7Bの先端にマイクロクラックは発生せず、マイクロクラックが発生する部位はもう一方の浮島導体6Bと対向するトリミング溝7Aの先端1箇所だけとなるため、マイクロクラックに起因する特性への悪影響をより一層軽減することができる。
図4は本発明の第3実施形態例に係るチップ抵抗器20の平面図、図5は第3実施形態例に係るチップ抵抗器20の製造工程を示す説明図であり、図1,2に対応する部分には同一符号を付してある。
図4に示す第3実施形態例に係るチップ抵抗器20が第1実施形態例に係るチップ抵抗器1と相違する点は、抵抗体5に第2電極4から一方の浮島導体6Aに向かって延びる切込み8が印刷形成されており、この切込み8と第1電極3から他方の浮島導体6Bに向かって延びるトリミング溝7Aとによって抵抗体5の蛇行形状が規定されていることにあり、それ以外の構成は基本的に同様である。すなわち、抵抗体5に印刷形成された切込み8によって一方のターン部5bが規定されると共に、この切込み8に第2電極4に形成されたスリットS2の先端が連続するように構成されており、切込み8の幅寸法はスリットS2よりも十分に幅広に設定されている。
このように構成されたチップ抵抗器20の製造工程について説明すると、図5(a)に示すように、集合基板2Aの表面に所定間隔を存して対向する一対の第1電極3と第2電極4を形成した後、図5(b)に示すように、両端部が第1電極3と第2電極4に重なる抵抗体5を印刷形成する。この抵抗体5の内側領域には、第2電極4を始点として第1電極3の手前位置まで延びる長方形状の切込み8が形成されている。
次に、図5(c)に示すように、レーザー光を第2電極4の下端部から電極間方向と直交する方向(上方)へ照射した後、これを電極間方向へ直角に方向変換して切込み8内まで走査することにより(符号LT2参照)、図5(d)に示すように、第2電極4の下端部から切込み8に達する逆L字状のスリットS2を形成すると、このスリットS2によって第2電極4から分離した浮島導体6Bが得られる。その際、切込み8がスリットS2に対して幅広に設定されているため、スリットS2の先端が切込み8に対して多少位置ずれしても、スリットS2の先端を切込み8に簡単かつ確実に連続させることができる。また、切込み8に連続するスリットS2の先端が抵抗体5と離間するため、抵抗体5にマイクロクラックは発生しなくなる。
次に、図5(d)に示すように、レーザー光を第1電極3の上端部から電極間方向と直交する方向(下方)へ照射した後、これを電極間方向へ直角に方向変換することにより(符号LT1参照)、図5(e)に示すように、第1電極3にL字状のスリットS1を形成すると共に、抵抗体5にスリットS1の先端と連続するトリミング溝7Aを形成する。このスリットS1によって第1電極3から分離した浮島導体6Aが得られ、この浮島導体6Aは切込み8と対向するターン部5bに形成される。また、トリミング溝7Aによって抵抗体5の抵抗値が目標抵抗値となるように抵抗値調整される。この時点で抵抗体5は切込み8とトリミング溝7Aによって2つのターン部5bを有する蛇行形状となる。なお、これ以降の工程は第1実施形態例と基本的に同様であるため、ここでは重複する説明を省略する。
以上説明したように、第3実施形態例に係るチップ抵抗器20では、抵抗体5に一方のターン部5bに向かって電極方向へ延びる切込み8を予め印刷形成しておき、この切込み8に第2電極4に形成したスリットS2の先端を連続させると共に、切込み8の幅をスリットS2よりも広く設定しているため、切込み8に連続するスリットS2の先端にマイクロクラックは発生せず、マイクロクラックに起因する特性への悪影響をより一層軽減することができる。
図6は本発明の第4実施形態例に係るチップ抵抗器30の平面図であり、図1に対応する部分には同一符号を付してある。第3実施形態例に係るチップ抵抗器20では、第1電極3から分離する浮島導体6Aと切込み8との間に抵抗体5の一部を介在させているが、図6に示すチップ抵抗器30のように、切込み8の先端を浮島導体6Aまで延ばしても良い。
ここで、切込み8によって分離された2つの抵抗体5のうち、図示上側の抵抗体に符号5Aを付し、図示下側の抵抗体に符号5Bを付すと、抵抗体5Aの幅はトリミング溝7Aが形成された抵抗体5Bの幅よりも狭く設定されている。このようにすると、負荷は幅の狭い方の抵抗体5Aにかかりやすくなり、この抵抗体5Aにはトリミング溝によるマイクロクラックが発生しないため、トリミング溝7Aが形成された抵抗体5Bの負荷を軽減でき、結果的にチップ抵抗器30全体の負荷特性を向上することができる。
図7は本発明の第5実施形態例に係るチップ抵抗器40の平面図、図8は第5実施形態例に係るチップ抵抗器40の製造工程を示す説明図であり、図1,2に対応する部分には同一符号を付してある。図7に示す第5実施形態例に係るチップ抵抗器40では、浮島導体6Bが直線状に延びるスリットS2によって第2電極4から分離され、このスリットS2の先端に切込み8が連続するように構成されている。
このように構成されたチップ抵抗器40の製造工程について説明すると、まず、図8(a)に示すように、集合基板2Aの表面に所定間隔を存して対向する第1電極3と第2電極4を形成する。その際、第1電極3は長方形状であるが、第2電極4には第1電極3に向かって突出する凸部4aが形成されている。
次に、図8(b)に示すように、両端部が第1電極3と第2電極4に重なる抵抗体5を印刷形成する。この抵抗体5は、第1電極3と第2電極4間に形成された長方形状の抵抗体5Aと、第1電極3と凸部4a間に形成された長方形状の抵抗体5Bとを有し、これら抵抗体5Aと抵抗体5Bは幅狭な切込み8を挟んで対向している。ここで、抵抗体5Aの幅は抵抗体5Bの幅よりも狭く設定されており、この抵抗体5Bの幅よりも凸部4aの幅が小さく設定されている。
次に、図8(c)に示すように、第2電極4から突出する凸部4aの下端部からレーザー光を上方へ照射し、このレーザー光を凸部4aを通過する位置まで走査する(符号LT2参照)。これにより、図8(d)に示すように、第2電極4に凸部4aを縦断して切込み8に達する直線状のスリットS2が形成され、このスリットS2によって第2電極4から分離した浮島導体6Bが得られる。
次に、図8(d)に示すように、レーザー光を第1電極3の上端部から電極間方向と直交する方向へ照射した後、これを電極間方向へ直角に方向変換することにより(符号LT1参照)、図8(e)に示すように、第1電極3にL字状のスリットS1を形成すると共に、抵抗体5BにスリットS1の先端と連続するトリミング溝7Aを形成する。このスリットS1によって第1電極3から分離した浮島導体6Aが得られると共に、トリミング溝7Aによって抵抗体5の抵抗値が目標抵抗値となるように抵抗値調整される。なお、これ以降の工程は第1実施形態例と基本的に同様であるため、ここでは重複する説明を省略する。
以上説明したように、第5実施形態例に係るチップ抵抗器40では、第2電極4に相手側の第1電極3に向かって突出する凸部4aが形成されており、この凸部4aに対してスリットS2を電極間方向と直交する方向に沿って形成することにより、凸部4aが第2電極4から分離されて浮島導体6Bが得られるため、凸部4aの切断によって浮島導体6Bを容易に形成することができる。しかも、抵抗体5に蛇行形状の一部を規定する切込み8が印刷形成されていると共に、凸部4aの幅が凸部4aに重なる抵抗体5Bの幅より小さく設定されているため、凸部4aと抵抗体5Bが重なる部分の近傍に切込み8に繋がるスペースを確保することができる。そして、スリットS2の先端をこのスペースに連続させることで、スリットS2の先端を抵抗体5Aと離間させることができるため、抵抗体5Aにマイクロクラックは発生しなくなり、結果的に、印刷によって規定される切込み8の幅を狭く設定することが可能となり、その分、抵抗体5の形成スペースを広くすることができる。
なお、切込み8の先端は必ずしも第1電極3側の浮島導体6Aまで達していなくても良く、切込み8と浮島導体6Aとの間に抵抗体5の一部が介在するように構成しても良い。また、上記第5実施形態例では、抵抗体5に印刷形成された切込み8にスリットS2の先端が連続するように構成されているが、第1実施形態例や第2実施形態例と同様に、切込みを形成せずにトリミング溝7A,7Bだけで抵抗体5の蛇行形状を規定するように構成し、スリットS2の先端をそのまま直交方向へ延長してトリミング溝7Bを形成するようにしても良い。
図9は本発明の第6実施形態例に係るチップ抵抗器50の平面図である。図9に示すように、第6実施形態例に係るチップ抵抗器50では、浮島導体6Bを第2電極4の凸部から分離して形成するだけでなく、浮島導体6Aも第1電極3の凸部から分離して形成するように構成されている。すなわち、第1電極3には第2電極4に向かって突出する図示せぬ凸部が形成されており、この凸部を縦断するようにスリットS1を入れることで浮島導体6Aが得られ、このスリットS1の先端がトリミング溝7Bと連続するようになっている。
図10は本発明の第7実施形態例に係るチップ抵抗器60の平面図、図11は第7実施形態例に係るチップ抵抗器60の製造工程を示す説明図であり、図1,2に対応する部分には同一符号を付してある。
図10に示す第7実施形態例に係るチップ抵抗器60では、抵抗体5は印刷パターンによってN字状の蛇行形状に形成されており、この抵抗体5の一方のターン部5bに第1電極3から分離した浮島導体6Aが形成されると共に、他方のターン部5bに第2電極4から分離した浮島導体6Bが形成されている。また、抵抗体5の両端側のリード部5aにそれぞれL字状のトリミング溝7A,7Bが形成されており、一方のトリミング溝7Aは第1電極3と浮島導体6Aを分離するスリットS1の先端と連続し、他方のトリミング溝7Bは第2電極4と浮島導体6Bを分離するスリットS2の先端と連続している。
このように構成されたチップ抵抗器60の製造工程について説明すると、まず、図11(a)に示すように、集合基板2Aの表面に所定間隔を存して対向する第1電極3と第2電極4を形成する。その際、第1電極3には第2電極4に向かって突出する凸部3aを形成し、第2電極4には第1電極3に向かって突出する凸部4aを形成する。
次に、図11(b)に示すように、両端部が第1電極3と第2電極4に重なる蛇行形状の抵抗体5を印刷形成する。この抵抗体5は、第1電極3と第2電極4の凸部3a,4aに接続する2つのターン部5bと、第1電極3と一方のターン部5bを直線状に繋ぐリード部5aと、第2電極4と他方のターン部5bを直線状に繋ぐリード部5aと、これら2つのリード部5aを斜め方向に繋ぐ合計3つのリード部5aを有している。
次に、図11(c)に示すように、レーザー光を第2電極4の凸部4aの右側部から左方へ照射し、このレーザー光を凸部4aの通過後にそのまま図示左側のリード部5a内に延ばす(符号LT2参照)。これにより、図11(d)に示すように、第2電極4に直線状のスリットS2を形成すると共に、抵抗体5Bのリード部5aにスリットS2に連続するL字状のトリミング溝7Bを形成し、このスリットS2によって第2電極4から分離した浮島導体6Bが得られる。
また、これに前後して、レーザー光を第1電極3の凸部3aの左側部から右方へ照射し、このレーザー光を凸部3aの通過後にそのまま図示右側のリード部5a内に延ばす(符号LT1参照)。これにより、図11(e)に示すように、第1電極3に直線状のスリットS1を形成すると共に、抵抗体5Bのリード部5aにスリットS1に連続するL字状のトリミング溝7Aを形成し、このスリットS1によって第1電極3から分離した浮島導体6Aが得られると共に、両トリミング溝7A,7Bによって抵抗体5の抵抗値が目標抵抗値となるように抵抗値調整される。なお、これ以降の工程は第1実施形態例と基本的に同様であるため、ここでは重複する説明を省略する。
以上説明したように、第7実施形態例に係るチップ抵抗器60では、抵抗体5の印刷パターンと第1電極3および第2電極4に形成した両スリットS1,S2とによって蛇行形状を規定するように構成されており、トリミング溝7A,7Bの先端部と対向するターン部5bにそれぞれ浮島導体6A,6Bが形成されているため、ターン部5bにかかる負荷を軽減することができ、トリミング溝7A,7Bの先端部にマイクロクラックが発生しても、マイクロクラックに起因する特性への悪影響を軽減することができる。
また、第7実施形態例では、トリミング溝7A,7Bがリード部5aの幅方向内側を始点としてL字状に形成されているため、抵抗体5の抵抗値を高精度に抵抗値調整することができると共に、スリットS1,S2とトリミング溝7A,7Bが連続しているため、トリミング溝7A,7Bのスタートポイント(始点)が安定し、抵抗値調整を容易に行うことができる。
1,10,20,30,40,50,60 チップ抵抗器
2 絶縁基板
2A 集合基板
3 第1電極
3a 凸部
4 第2電極
4a 凸部
5 抵抗体
5a リード部
5b ターン部
6A,6B 浮島導体
7A,7B トリミング溝
8 切込み
S1,S2 スリット

Claims (7)

  1. 絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体が前記電極と隙間を存して対向する複数のターン部を有する蛇行形状に形成されているチップ抵抗器において、
    前記ターン部の外側に導電材料からなる浮島導体が形成されていると共に、前記抵抗体に前記浮島導体に向かって電極間方向へ延びるトリミング溝が形成されており、前記浮島導体は前記電極に形成されたスリットによって該電極から分離されたものであることを特徴とするチップ抵抗器。
  2. 請求項1の記載において、前記トリミング溝が電極間距離の1/2以上の長さに形成されていることを特徴とするチップ抵抗器。
  3. 請求項1の記載において、前記スリットと前記トリミング溝とが連続していることを特徴とするチップ抵抗器。
  4. 請求項1の記載において、前記抵抗体は前記ターン部に向かって電極方向へ延びる切込みを有しており、この切込みと前記スリットとが連続していると共に、前記切込みが前記スリットよりも幅広に設定されていることを特徴とするチップ抵抗器。
  5. 請求項1の記載において、一対の前記電極の少なくとも一方に相手側の電極方向へ突出する凸部が形成されていると共に、この凸部に前記抵抗体が接続されており、前記凸部に対して前記スリットを電極間方向と直交する方向に沿って形成することにより、前記凸部が前記電極から分離されて前記浮島導体となることを特徴とするチップ抵抗器。
  6. 請求項5の記載において、前記抵抗体に前記ターン部に向かって電極方向へ延びる切込みが印刷形成されていると共に、前記凸部の幅が該凸部に重なる前記抵抗体の幅より小さく設定されており、前記スリットの先端が前記切込みに連続していることを特徴とするチップ抵抗器。
  7. 絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体が前記電極と隙間を存して対向する複数のターン部を有する蛇行形状に形成されているチップ抵抗器の製造方法において、
    前記電極に前記抵抗体との接続箇所に達するスリットを形成することにより、前記ターン部に前記電極から分離された浮島導体を形成する工程と、
    前記スリットを延長して前記抵抗体に前記浮島導体に向かって電極間方向へ延びるトリミング溝を形成する工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
JP2017206566A 2017-10-25 2017-10-25 チップ抵抗器およびチップ抵抗器の製造方法 Active JP7014563B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017206566A JP7014563B2 (ja) 2017-10-25 2017-10-25 チップ抵抗器およびチップ抵抗器の製造方法
CN201880068331.5A CN111279443B (zh) 2017-10-25 2018-09-07 片式电阻器及片式电阻器的制造方法
PCT/JP2018/033296 WO2019082523A1 (ja) 2017-10-25 2018-09-07 チップ抵抗器およびチップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017206566A JP7014563B2 (ja) 2017-10-25 2017-10-25 チップ抵抗器およびチップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2019079963A JP2019079963A (ja) 2019-05-23
JP7014563B2 true JP7014563B2 (ja) 2022-02-01

Family

ID=66246353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017206566A Active JP7014563B2 (ja) 2017-10-25 2017-10-25 チップ抵抗器およびチップ抵抗器の製造方法

Country Status (3)

Country Link
JP (1) JP7014563B2 (ja)
CN (1) CN111279443B (ja)
WO (1) WO2019082523A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102300015B1 (ko) 2019-12-12 2021-09-09 삼성전기주식회사 저항 부품
KR20220075630A (ko) 2020-11-30 2022-06-08 삼성전기주식회사 칩 저항기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277310A (ja) 1999-03-23 2000-10-06 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2003031405A (ja) 2001-07-19 2003-01-31 Murata Mfg Co Ltd 抵抗体のトリミング方法
JP2014017378A (ja) 2012-07-09 2014-01-30 Denso Corp 抵抗体のトリミング方法
JP2016076555A (ja) 2014-10-03 2016-05-12 Koa株式会社 抵抗体のトリミング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757556B2 (ja) * 1990-10-29 1998-05-25 松下電器産業株式会社 膜抵抗のトリミング方法
JPH05109513A (ja) * 1991-10-21 1993-04-30 Matsushita Electric Ind Co Ltd 厚膜抵抗体形成方法
JPH06188536A (ja) * 1992-12-18 1994-07-08 Mitsubishi Electric Corp 混成集積回路装置
JP3242247B2 (ja) * 1993-12-28 2001-12-25 コーア株式会社 角形チップ抵抗器の製造方法
JPH10289803A (ja) * 1997-04-16 1998-10-27 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2004200424A (ja) * 2002-12-19 2004-07-15 Aoi Electronics Co Ltd チップ抵抗器
JP2007059934A (ja) * 2006-10-18 2007-03-08 Rohm Co Ltd チップ抵抗器の構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277310A (ja) 1999-03-23 2000-10-06 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2003031405A (ja) 2001-07-19 2003-01-31 Murata Mfg Co Ltd 抵抗体のトリミング方法
JP2014017378A (ja) 2012-07-09 2014-01-30 Denso Corp 抵抗体のトリミング方法
JP2016076555A (ja) 2014-10-03 2016-05-12 Koa株式会社 抵抗体のトリミング方法

Also Published As

Publication number Publication date
WO2019082523A1 (ja) 2019-05-02
JP2019079963A (ja) 2019-05-23
CN111279443B (zh) 2022-02-25
CN111279443A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
WO2019220811A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6371187B2 (ja) 抵抗体のトリミング方法
JP7014563B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
JP2018010987A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6371080B2 (ja) チップ抵抗器の製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP2019046879A (ja) チップ抵抗器の製造方法
CN115206609B (zh) 片式电阻器和片式电阻器的制造方法
US11742116B2 (en) Chip resistor
JP2019016643A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6393484B2 (ja) チップ抵抗器
JP6756534B2 (ja) チップ抵抗器およびチップ抵抗器のトリミング方法
JP2013165112A (ja) チップ抵抗器用集合基板およびチップ抵抗器の製造方法
JP7085378B2 (ja) チップ抵抗器
JP2018107374A (ja) チップ抵抗器
JP2013089655A (ja) チップ抵抗器の製造方法
JP2019040986A (ja) チップ抵抗器
JP2022109695A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2018107375A (ja) チップ抵抗器
JP2018107373A (ja) チップ抵抗器
JP2015204417A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220120

R150 Certificate of patent or registration of utility model

Ref document number: 7014563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150