WO2004010440A1 - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
WO2004010440A1
WO2004010440A1 PCT/JP2003/009292 JP0309292W WO2004010440A1 WO 2004010440 A1 WO2004010440 A1 WO 2004010440A1 JP 0309292 W JP0309292 W JP 0309292W WO 2004010440 A1 WO2004010440 A1 WO 2004010440A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistor
plate
electrodes
chip
insulating layer
Prior art date
Application number
PCT/JP2003/009292
Other languages
English (en)
French (fr)
Inventor
Torayuki Tsukada
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002215746A priority Critical patent/JP3860515B2/ja
Priority claimed from JP2002215747A external-priority patent/JP3930390B2/ja
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to CN038174731A priority patent/CN1672222B/zh
Priority to KR1020057001218A priority patent/KR100764617B1/ko
Priority to US10/521,908 priority patent/US7330099B2/en
Publication of WO2004010440A1 publication Critical patent/WO2004010440A1/ja
Priority to US12/002,751 priority patent/US7755468B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49099Coating resistive material on a base

Definitions

  • the present invention relates to a chip resistor and a method for manufacturing the same.
  • FIG. 26 of the present application is a schematic diagram of the resistor (indicated by the symbol B) disclosed in the publication.
  • the chip resistor B has a metal rectangular resistor 90 and a pair of electrodes 91 formed on the lower surface of the antibody 90. The two electrodes 91 are separated by a distance s5. On each electrode 91, a solder layer 92 is laminated.
  • the chip resistor B is manufactured by the method shown in FIGS. 27A to 27E.
  • the upper metal plate 94 has a relatively higher electric resistance than the lower metal plate 95.
  • the lower metal plate 95 is made of, for example, copper, and has a small electric resistance.
  • a part of the lower metal plate 95 is cut by machining to form a void 93 (FIG. 27C).
  • a solder layer 96 is formed on the remaining portion of the metal plate 95 (FIG. 27D).
  • the chip resistor B is obtained by cutting the metal plate 94 (and the related members 95, 96).
  • the electrode 91 of the chip resistor B (FIG. 26) is formed by mechanically cutting the lower metal plate 95 (FIGS. 27B and 27C). 0 )
  • the cutting depth for the metal plate 95 must be at least the same as the thickness of the metal plate 95.
  • the upper metal plate 94 When the cutting depth exceeds the thickness of the metal plate 95, the upper metal plate 94 is partially cut off, and the resistance value fluctuates. Also, in the method by mechanical cutting, It is difficult to set the distance s5 between the two electrodes 91 to a desired value, and usually some error occurs.
  • an object of the present invention is to provide a chip resistor which is easier to produce than before and does not need to adjust the resistance value.
  • Another object of the present invention is to provide a method for manufacturing such a chip resistor.
  • a chip resistor provided by the first aspect of the present invention includes: a resistor having a flat surface; an insulating layer provided on the flat surface; and a plurality of electrodes provided on the flat surface. ing. The plurality of electrodes are in contact with the insulating layer, and the plurality of electrodes are separated from each other via the insulating layer.
  • the insulating layer is formed by thick film printing of a resin material.
  • the resistor has another surface located at a position opposite to the flat surface, and an overcoat layer having electrical insulation is formed on the other surface.
  • the overcoat layer and the insulating layer are made of the same material.
  • the electrode is formed so as to be thicker than the insulating layer.
  • a solder layer is formed on the electrode.
  • a method of manufacturing a chip resistor includes the steps of: forming an insulating pattern on a plate having electrical resistance; forming an electrical conductor on the plate so as to contact the insulating pattern; and connecting the plate to a plurality of chips. Dividing into. Each of the plurality of chips carries at least a part of the insulating pattern and at least a part of the conductor.
  • the plate is a flat metal plate having a uniform thickness.
  • the insulating pattern is formed by thick film printing.
  • the conductor is formed by plating.
  • the manufacturing method of the present invention further includes a step of forming an electrically insulating overcoat layer on the plate before dividing the plate.
  • the plate is divided by blanking using the same punching die.
  • a chip resistor provided by a third aspect of the present invention includes: a chip-shaped resistor having an upper surface and a back surface separated from each other in a thickness direction; a plurality of electrodes provided on the resistor; An insulating layer formed on at least one of the upper surface and the rear surface of the body, and positioned between the plurality of electrodes.
  • the resistor has a plurality of upright surfaces extending in the thickness direction. Each of the electrodes is provided on a corresponding one of the upright surfaces.
  • a plurality of recesses defined by the upright surface are formed in the resistor.
  • the plurality of recesses are filled with the plurality of electrodes.
  • the resistor has a plurality of through holes defined by the upright surface.
  • the plurality of through holes are filled with the plurality of electrodes.
  • the plurality of electrodes protrude beyond the insulating layer by extending in the thickness direction.
  • a solder layer is formed on each of the plurality of electrodes.
  • a method of manufacturing a chip resistor includes a step of forming an insulating layer on a plate having electrical resistance, a step of forming a plurality of through holes in the plate, and forming a conductor in each of the plurality of through holes by plating. And dividing the plate into a plurality of chips.
  • the step of dividing the plate is performed in such a manner that the plurality of through holes are divided.
  • the formation of the plurality of through holes is performed by punching.
  • FIG. 1 is a perspective view showing a chip resistor according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along line F2-F2 in FIG.
  • FIG. 3 is a partially enlarged view of the resistor shown in FIG.
  • 4A to 6 are diagrams for explaining a method of manufacturing the chip resistor according to the first embodiment.
  • FIG. 7A and 7B show a chip resistor according to a second embodiment of the present invention.
  • FIG. 7C shows a plate used for manufacturing the chip resistor of the second embodiment.
  • 8A and 8B show a chip resistor according to a third embodiment of the present invention.
  • FIG. 8C shows a plate used for manufacturing the chip resistor of the third embodiment.
  • 9A to 9B are diagrams showing an example of the chip resistor of the present invention having four electrodes.
  • FIG. 9C shows a plate used to make the chip resistor shown in FIGS. 9A-9B.
  • 10A to 10B are diagrams showing another example of the chip resistor of the present invention having four electrodes.
  • FIG. 10C shows a plate used for manufacturing the chip resistor shown in FIGS. 10A to 10B.
  • 11A to 1IB are diagrams showing another example of the chip resistor of the present invention having four electrodes.
  • FIG. 11C shows a plate used for manufacturing the chip resistor shown in FIGS. 11A to 11B.
  • Figures 12 to 16B show a chip resistor according to a fourth embodiment of the present invention.
  • 17A to 18 are diagrams illustrating a method of manufacturing the chip resistor shown in FIG.
  • 19A to 25E are diagrams illustrating a modified example of the present invention.
  • FIG. 26 is a perspective view showing a conventional chip resistor.
  • FIGS. 27A to 27E show a method of manufacturing the above-described conventional resistor.
  • the chip resistor A has a resistor 1, an overcoat layer 2, a pair of electrodes 3, and an insulating spacer 4.
  • the resistor 1 is a rectangular chip made of metal. As can be seen from FIG. 2, antibody 1 has a constant thickness.
  • the resistor 1 is made of, for example, a Cu—Mn alloy, a Ni—Cu alloy, a Ni—Cr alloy, or the like. Alternatively, a non-metallic material can be used for forming the resistor 1.
  • the overcoat layer 2 has electrical insulation properties and is provided so as to cover the upper surface 10 a of the resistor 1.
  • the overcoat layer 2 can be formed by thick-film printing of an epoxy resin.
  • the pair of electrodes 3 are provided on the back surface 10 b of the resistor 1 and are separated from each other by a predetermined distance s 1.
  • the electrode 3 can be formed by applying a copper plating to the resistor 1.
  • a solder layer 39 is formed on the lower surface of each electrode 3.
  • the spacer 4 is provided between the pair of electrodes 3. As shown in FIG. 2, the spacer 4 has end faces 40 separated by the distance s1. Each end face 40 is in close contact with one corresponding electrode 3.
  • the spacer 4 can be formed using the same electrical insulating material and the same technique as the overcoat layer 2.
  • the solder layer 39 is drawn as completely separated from the spacer 4 for simplification of the drawing.
  • the solder layer 39 extends so as to be in contact with the lower surface of the spacer 4 (see reference numeral nl).
  • the spacer 4 is made of an electrically insulating material. Therefore, the resistance between the two electrodes 3 does not deviate from a desired value due to the contact between the solder layer 39 and the spacer 4.
  • the thickness t 1 of each electrode 3 is larger than the thickness t 2 of the spacer 4. Therefore, the total thickness t 3 of the electrode 3 and the solder layer 39 is also larger than the thickness t 2 of the spacer 4.
  • the thickness t1 is about 30 ⁇ m
  • the thickness is about 20 m
  • the thickness t3 is about 35 ⁇ m (that is, the thickness of the solder layer 39 is about 5 m). is there.
  • the thickness of the overcoat layer 2 is about 2011, as in the spacer 4.
  • the thickness of the resistor 1 is about 0.1 mm to 1 mm, and the vertical and horizontal dimensions are about 2 mm to 7 mm, respectively.
  • the resistance value of the chip resistor A is, for example, about 0.5 ⁇ to 5 ⁇ .
  • a metal plate 1A having a uniform thickness is prepared.
  • the size of the plate 1A is large enough to obtain a plurality of rectangular resistors (corresponding to the resistor 1 described above).
  • the plate 1A has a flat top surface 10a and a flat back surface (10b in FIG. 4C).
  • a coat layer 2A is formed on the upper surface 10a of the plate 1A.
  • the coat layer 2A can be formed by printing a thick resin film. A process of giving a predetermined mark to the formed coat layer 2A may be performed.
  • a plurality of partition portions 4A extending in parallel with each other are formed on the back surface 10b of the plate 1A.
  • These partition portions 4A can be formed by thick-film printing of the same resin material used for forming the coat layer 2A. According to the thick film printing, each partition 4A can be accurately formed to a desired size. Further, each partition 4A can be accurately arranged at a desired position.
  • a conductive layer 3A is formed in a region between the partition portions 4A. After that, a solder layer 39A is formed on each conductive layer 3A.
  • the conductive layer 3A is formed by, for example, copper plating. According to the plating process, it is possible to prevent a gap from being formed between the formed conductive layer 3A and the partition 4A.
  • the formation of the solder layer 39 is also performed by plating.
  • FIG. 4E multiple units (chip resistor A) are obtained by blanking plate 1A.
  • the rectangular area to be punched is indicated by a dashed line in FIG.
  • One punching target area is arranged at a minute interval s2 from another adjacent area.
  • the chip resistor A manufactured by the above method is surface-mounted on a printed wiring board or the like using, for example, a solder reflow technique. As described above, the solder layer 39 and the electrode 3 protrude below the lower surface of the spacer 4 (see FIG. 2 or FIG. 3). Therefore, the resistor A can be mounted properly.
  • the upper surface 10 a of the resistor 1 is covered with the overcoat layer 2. With this configuration, It is possible to prevent the resistor 1 from electrically conducting with other conductive members unexpectedly.
  • the conductive layer 3A (corresponding to the electrode 3) is formed after the partition 4A (corresponding to the spacer 4) is formed (FIGS. 4C and 4D).
  • the separation distance between the adjacent partitions 4A (corresponding to s1 in FIG. 2) can be accurately defined by thick film printing of a resin material.
  • the pair of electrodes 3 is accurately separated by a desired value.
  • the plate 1A resistor 1
  • the chip resistor A of the present invention does not require trimming for adjusting the resistance value.
  • the division into individual resistors is the force S realized by blanking the plate 1A
  • the present invention is not limited to this.
  • the plate 1A may be divided using a shearing machine or a rotary cutter.
  • plate 1A is cut along cutting lines L1 and L2 shown in FIG. 7A to 7C are diagrams illustrating a second embodiment of the present invention.
  • the chip resistor Aa of the second embodiment (FIGS. 7A and 7B) has basically the same configuration as the resistor A of the first embodiment (see FIG. 2).
  • the arrangement of the electrodes (and thus the arrangement of the pair of electrodes 3) is different.
  • FIGS. 7A and 7B three spacers 4 a to 4 c are provided on the back surface of the resistor 1 at intervals.
  • One electrode 3 is provided between the spacers 4a and 4b, and the other electrode 3 is provided between the spacers 4a and 4c.
  • a solder layer 39 is formed on each electrode 3.
  • the plate 1A When manufacturing the chip resistor Aa, use the plate 1A shown in FIG. 7C.
  • the plate 1A has a plurality of partitions 4A extending in parallel with each other.
  • a conductive layer 3A and a solder layer 39A are provided between these partition portions 4A (similar to the first embodiment, after the formation of the partition portions 4A, the conductive layer 3A).
  • a and a solder layer 39 A are formed).
  • the plate 1A is cut along the dashed line in the figure and divided into a plurality of individual chips. Instead of such a cut, blanking for plate 1A may be performed.
  • FIGS. 8A to 8C are diagrams illustrating a third embodiment of the present invention.
  • the spacer 4 is formed in a cross shape.
  • the resistor Ab has four electrodes 3. On each electrode 3, a solder layer 39 is formed.
  • the chip resistor Ab is obtained by cutting the plate 1A shown in FIG. 8C along the dashed line. On the plate 1A, a mesh-shaped partition part 4A, a conductive layer 3A and a solder layer 39A are formed.
  • the chip resistor Ab can be used, for example, for measuring a current value of a current flowing in a certain electric circuit. Specifically, two of the four electrodes 3 are used to connect the chip resistor Ab in series with the electric circuit to be measured. The remaining two electrodes 3 are connected to a voltmeter. The resistance value of the chip resistor Ab is known. Therefore, the current value for the electric circuit can be calculated based on the voltage value indicated by the voltmeter (Ohm's law).
  • FIGS. 9A-9C, 10A-10C and 11A-: 11C show another example of a chip resistor having four electrodes.
  • two electrodes 3a form a pair and the remaining two electrodes 3b form another pair.
  • the distance between the electrodes 3a is s3, and the distance between the electrodes 3b is s4.
  • the distance s3 is greater than the distance s4.
  • the distance s3 is smaller than the distance s4.
  • distance s3 is equal to distance s4.
  • Plates 1A used to make these three types of chip resistors are shown in Figures 9C, 10C and 11C, respectively.
  • Reference numeral 4A indicates a resin partition. Plate 1A is cut along a predetermined cutting line (dashed line).
  • FIGS. 12 to 14 show a chip resistor according to a fourth embodiment of the present invention (indicated by the reference character Ac).
  • the chip resistor A c is composed of the resistor 1 ′, the insulating layer 2, (2 a ′, 2 b), and a pair of electrodes.
  • the resistor 1 ′ has a uniform thickness and is made of a metal material such as a Cu—Mn alloy, a Ni—Cu alloy, and a Ni—Cr alloy. Alternatively, the resistor 1 ′ may be made of non-metal. As shown in FIG. 12, the resistor 1 ′ has two recesses 11 ′ separated by a predetermined distance s 1 ′.
  • the insulating layer 2 ' covers the upper surface 10a' or the lower surface 10b of the resistor 1 '.
  • Insulating layer 2 ' is made of, for example, an epoxy resin.
  • Each of the electrodes 3 is formed on a plurality of surfaces 11 a ′ that define the recesses 11 ′ of the resistor 1 ′. Therefore, the distance (shortest distance) between these electrodes 3 ′ ⁇ is determined by the distance between the recesses 1 1 1 (more strictly, of the plurality of surfaces 11 1 a ′ that define each recess 1 1 ′, The surface closest to the center of 1 la "is the distance between si), which is equal to si '. This distance si' is changed as appropriate according to the magnitude of the target resistance value. Thickness and width of resistor 1 ' In the chip resistor Ac, the resistance value between the two electrodes 3 'is, for example, in the range of 1 ⁇ to 10 ⁇ .
  • each electrode 3 ' On each electrode 3 ', a solder layer 39' is formed so as to overlap.
  • the upper and lower edges of each electrode 3 ′ are flush with the outer surfaces of the insulating layers 2 a ′ and 2 b ′ (see FIG. 13). Force The present invention is not limited to this.
  • the upper edge of each electrode 3 ′ projects upward beyond the outer surface of the insulating layer 2 a ′, and the lower edge of the electrode 3 ′ projects on the outer surface of the insulating layer 2 b ′. It may be configured to protrude downward beyond it.
  • the amount of vertical protrusion of the electrode 3 ' is represented by reference numeral s3'.
  • Such a configuration can be realized by forming the electrodes 3 and 3 by plating.
  • the electrode 3' when the thickness of the electrode 3 'is relatively small, the electrode 3' is formed only on the side surface 11a 'of the resistor 1. During the plating process, as the thickness of the electrode 3 'gradually increases, the electrode 3' also grows in the direction of arrow N1. As a result, as shown in FIG. 16B, the electrode 3 ′ extends upward or downward beyond the insulating layer 2 a ′ or 2 b ′.
  • the solder layer 39 ′ can also be formed by plating, similarly to the electrode 3 ′.
  • a metal plate 1A ' having a uniform thickness is prepared.
  • Plate 1A ' is large enough to provide a plurality of resistors 1'.
  • an insulating layer 2A ' is formed on each of the upper surface 10a' and the lower surface 10b 'of the plate 1A'. Insulating layer 2A ', the coated tree fat material top 1 0 a, and the rear surface 1 0 b 5 (by for example the spin coating method) can be formed by.
  • a plurality of rectangular through holes 11A ' are formed in the plate 1A' and the insulating layer 2A '.
  • These through holes 11A ' Can be formed by punching so as to be arranged in a matrix with a space therebetween.
  • the distance between adjacent through-holes 11A ' is the same as the above-described interelectrode dimension si' (see FIG. 12).
  • a conductive layer 3A ′ is formed on the inner wall surface of each through hole 11A ′ by, for example, copper plating. Thereafter, a solder layer (not shown) is formed on each conductive layer 3A 'by a sticking process.
  • a plurality of chips (antibody 1) can be obtained from plate 1A '.
  • a single punching die (not shown) is used. Thereby, the obtained chips can be made the same size.
  • a rectangular area where the punching die acts is indicated by a dashed line.
  • the chip resistor Ac is surface-mounted on a desired mounting object (for example, a printed wiring board) by using, for example, a solder reflow technique.
  • a desired mounting object for example, a printed wiring board
  • the lower edges of the solder layer 39 and the electrode 3 ′ are flush with the surface of the insulating layer 2 b ′, or protrude downward.
  • the electrode 3 ′ is formed on a plurality of surfaces 11 a ′, the electrode 3 ′ is compared with a case where the electrode 3 ′ is formed only on one of the surfaces 11 a ′.
  • the area of the lower end of 3 ' is large. With these configurations, the resistor Ac can be appropriately soldered to the printed circuit board.
  • the upper surface 10a 'and the lower surface 10b' of the resistor 1 ' are covered with an insulating layer 2'. For this reason, occurrence of unreasonable electrical continuity between the resistor 1 'and another member or device is avoided.
  • the electrode 3 ′ can be formed without unduly changing the resistance value of the resistor 1 ′. Therefore, it is not necessary to perform trimming for adjusting the resistance value of the resistor Ac, and the manufacturing cost can be reduced accordingly.
  • the plate 1A ' was divided by blanking.
  • the plate 1A may be cut along a cutting line L1 ', L2, shown in Fig. 18 using a shearing machine or a rotary cutter.
  • each recess 11 ′ may have a semicircular wall surface.
  • Reference numeral 11A ' indicates a through hole formed in the plate 1A'.
  • Each through-hole 11A ' has two semicircular wall surfaces that are separated from each other.
  • Reference numeral 3A ' indicates a conductive layer formed in the through hole 11A'.
  • the resistors shown in FIGS. 20A and 20B are substantially the same as the chip resistor A c (FIGS. 12 and 13), except that a rectangular through hole 1 2 ′ is provided instead of the concave portion 1 1 ′. The only difference is that the resistor 1 ′ is formed. An electrode 3 'is formed on the inner wall surface 12a' of each through hole 12 '. Such a chip resistor can be obtained by cutting the plate 1A 'shown in FIG. 20C along the dashed line.
  • FIG. 21A In the chip resistor shown in FIG. 21A, four turns 11 ′ are formed in a resistor 1 ′. An electrode 3 is formed in each recess 1 1 ′. Such a chip resistor can be obtained by cutting the plate 1A, shown in FIG. 21B, along the alternate long and short dash line.
  • Reference numeral 11A ' indicates a through hole having a rectangular cross section.
  • a conductive layer 3A ' is formed in each through hole 11A'. Since the resistor in Fig. 21A has four electrodes, it can be used for current detection in an electric circuit, like the chip resistor Ab (see Figs. 8A and 8B).
  • the chip resistor shown in FIG. 22A has arc-shaped electrodes 3 'provided at positions 13' corresponding to four corners of a rectangle. Such a chip resistor is obtained by cutting the plate 1A 'shown in FIG. 22B along the dashed line.
  • Reference numeral 11A ' indicates a through hole having a circular cross section.
  • each electrode 3 ′ is formed so as to fill the recess 11 ′ or the through hole 12 ′ of the resistor 1 ′.
  • an electrode 3 ′ provided at each corner 13 ′ and a resistor 1 ′ are integrated into a complete rectangular shape.
  • the configurations shown in FIGS. 23A to 23D can be realized by increasing the thickness of the metal film formed by the plating process. According to the above configuration, the connection region of the electrode 3 'can be made large. As a result, it is possible to increase the bonding strength of the solder to the electrode 3 'or to reduce the electric resistance of the electrode 3' itself. it can. ''''
  • each cutout 14 ′ is filled with a resin material 20 ′. This resin material is the same material as the insulating layer 2 '.
  • the resistors of FIGS. 24A and 24B can be manufactured as follows. First, as shown in FIG. 25A, a plurality of through holes 14A 'are formed in the plate 1A by punching. Next, as shown in FIG. 25B, a resin is applied to both the front and back surfaces of the plate 1A ′ to form an insulating layer 2 ′. At this time, a resin is filled in each through hole 14A '. Thereafter, as shown in FIGS. 25C and 25D, a through hole 11A 'is formed in the plate 1A', and a conductive layer 3A 'is formed in each through hole 11A'. Finally, as shown in Fig. 25E, cut the plate 1A 'along the cutting line (dashed line).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

 チップ抵抗器は、抵抗体(1)と、この抵抗体の裏面に形成された絶縁層(4)と、この絶縁層を介して相互に離間した2つの電極(3)とを含んでいる。各電極(3)は、絶縁層(4)に当接している。各電極(3)の下面には、ハンダ層(39)が形成されている。

Description

明細書 チップ抵抗器およびその製造方法 技術分野
本発明は、 チップ抵抗器およびその製造方法に関する。 背景技術
従来のチップ抵抗器の一例が、 日本国公開特許公報第 2 0 0 2— 5 7 0 0 9 号に開示されている。 本願の図 2 6は、 同公報に開示された抵抗器(全体を符号 B示す)の概略図である。 チップ抵抗器 Bは、 金属製の矩形状抵抗体 9 0と、 抵 抗体 9 0の下面に形成された一対の電極 9 1を有している。 2つの電極 9 1は、 距離 s 5を隔てて離間している。 各電極 9 1には、 ハンダ層 9 2が積層されて いる。
チップ抵抗器 Bは、 図 2 7 A〜2 7 Eに示す方法により製造される。 まず、 2枚の金属板 9 4、 9 5を準備し(図 2 7 A)、 金属板 9 4の下面に金属板 9 5 を接合する(図 2 7 B:)。 上側金属板 9 4は、 下側金属板 9 5に比べて相対的に 大きな電気抵抗を有している。 下側金属板 9 5は、 例えば銅製であり、 電気抵 抗は小さい。 次に、 下側金属板 9 5の一部を機械加工によって切削し、 空隙部 9 3を形成する(図 2 7 C)。 金属板 9 5の残存部分上には、 ハンダ層 9 6が形 成される (図 2 7 D ) 。 最後に、 金属板 9 4 (および関連部材 9 5、 9 6 )を切 断することにより、 チップ抵抗器 Bが得られる。
上述した従来の製造方法によれば、 チップ抵抗器 Bの電極 9 1 (図 2 6 )は、 下側金属板 9 5を機械的に切削することにより作られる(図 2 7 B、 2 7 C ) 0 容易に理解されるように、デバイス Bが抵抗器として正常に機能するためには、 2つの電極 9 1の間に、 導電性の金属板 9 5の一部が残存することは好ましく ない。 したがって、 金属板 9 5に対する切削深さは、 少なくとも金属板 9 5の 厚みと同じにしなければならない。 しかしながらこのような作業の設定を正確 に行うことは一般に容易ではない。
切削深さが金属板 9 5の厚みを超える場合には、 上側金属板 9 4が部分的に 削られてしまレ、、抵抗値に変動が生じる。 また、機械的な切削による方法では、 2つの電極 9 1間の距離 s 5を所望の値にすることが難しく、 通常は、 何らか の誤差が生ずる。
このような事情から、 従来のチップ抵抗器 Bに対しては、 抵抗値を調整する ためのトリ ミングが行われていた。 しかしながら、 製造された全ての抵抗器に 対してトリミング作業を行うことは、 製造コストの上昇につながる。 発明の開示
本発明は、 上述した事情のもとで考え出されたものである。 したがって、 本 発明は、 従来よりも生産が容易であり、 かつ、 抵抗値調節を行う必要のないチ ップ抵抗器を提供することをその課題とする。 また、 本発明の別の課題は、 そ のようなチップ抵抗器を製造する方法を提供することにある。
本発明の第 1の側面により提供されるチップ抵抗器は、 平坦面を有する抵抗 体と、 前記平坦面に設けられた絶縁層と、 前記平坦面に設けられた複数の電極 と、 を具備している。 前記複数の電極は、 前記絶縁層に当接するとともに、 前 記複数の電極が前記絶縁層を介して相互に離間している。
好ましくは、 前記絶縁層は、 樹脂材の厚膜印刷により形成される。
好ましくは、 前記抵抗体は、 前記平坦面とは逆の位置にある別の面を有して おり、当該別の面には、電気絶縁性を有するオーバコート層が形成されている。 好ましくは、 前記オーバコート層と前記絶縁層とは、 同一の材料からなる。 好ましくは、 前記電極は、 前記絶縁層よりも厚みが大きくなるように形成さ れている。
好ましくは、 前記電極上には、 ハンダ層が形成されている。
本発明の第 2の側面によれば、 チップ抵抗器の製造方法が提供される。 この 方法は、 電気抵抗性を有するプレート上に絶縁性パターンを形成する工程と、 前記絶縁性パターンに当接するように、 導電体を前記プレート上に形成するェ 程と、 前記プレートを複数のチップに分割する工程と、 を含んでいる。 前記複 数のチップの各々は、 前記絶縁性パターンのうちの少なくとも一部と、 前記導 電体のうちの少なくとも一部とを担持する。
好ましくは、前記プレートは均一な厚みを有する平坦な金属板である。また、 前記絶縁性パターンは厚膜印刷により形成される。 また、 前記導電体はメツキ 処理により形成される。 好ましくは、 本発明の製造方法は、 前記プレートの分割前に、 前記プレート 上に電気絶縁性を備えたォーパコート層を形成する工程をさらに含んでいる。 好ましくは、 前記プレートの分割は、 同一の打ち抜き用型を用いたブランキ ングにより行なわれる。
本発明の第 3の側面により提供されるチップ抵抗器は、 厚み方向に相互に離 間する上面および裏面を有するチップ状抵抗体と、 前記抵抗体に設けられた複 数の電極と、 前記抵抗体の前記上面おょぴ裏面の少なくとも一方に形成されて おり、 前記複数の電極の間に位置する絶縁層と、 を具備している。 前記抵抗体 は、 前記厚み方向に延びる複数の起立面を有している。 前記電極の各々は、 こ れら起立面のうちの対応する一の面に設けられている。
好ましくは、 前記抵抗体には、 前記起立面によって規定される複数の凹部が 形成されている。
好ましくは、 前記複数の凹部は、 前記複数の電極によって埋められている。 好ましくは、 前記抵抗体には、 前記起立面によって規定される複数の貫通孔 が形成されている。
好ましくは、前記複数の貫通孔は、前記複数の電極によって埋められている。 好ましくは、 前記複数の電極は、 前記厚み方向に延びることにより、 前記絶 縁層を越えて突出している。
好ましくは、 前記複数の電極の各々にはハンダ層が形成されている。
本発明の第 4の側面によれば、 チップ抵抗器の製造方法が提供される。 この 製造方法は、 電気抵抗性を有するプレート上に絶縁層を形成する工程と、 前記 プレートに複数の貫通孔を形成する工程と、 前記複数の貫通孔の各々にメツキ 処理によって導電体を形成する工程と、 前記プレートを複数のチップに分割す る工程と、 を含んでいる。
好ましくは、 前記プレートを分割する工程は、 前記複数の貫通孔が分断され るような態様で行われる。
好ましくは、 前記複数の貫通孔の形成は、 パンチングにより行なわれる。 図面の簡単な説明
図 1は、 本発明の第 1実施例に基づくチップ抵抗器を示す斜視図である。 図 2は、 図 1の F 2 - F 2線に沿って見た場合の断面図である。 図 3は、 図 2に示す抵抗器の一部拡大図である。
図 4 A〜 6は、 第 1実施例に係るチップ抵抗器の製造方法を説明する図であ る。
図 7 Aおよび 7 Bは、 本発明の第 2実施例に基づくチップ抵抗器を示す図で ある。
図 7 Cは、 第 2実施例のチップ抵抗器の製造に用いるプレートを示す。
図 8 Aおよび 8 Bは、 本発明の第 3実施例に基づくチップ抵抗器を示す図 である。
図 8 Cは、 第 3実施例のチップ抵抗器の製造に用いるプレートを示す。
図 9A〜9 Bは、 4つの電極を有する本発明のチップ抵抗器の一例を示す図 である。
図 9 Cは、図 9A〜9Bに示すチップ抵抗器の製造に用いるプレートを示す。 図 10A〜1 O Bは、 4つの電極を有する本発明のチップ抵抗器の別例を示 す図である。
図 10 Cは、 図 1 0A〜10 Bに示すチップ抵抗器の製造に用いるプレート を示す。
図 1 1A〜1 I Bは、 4つの電極を有する本発明のチップ抵抗器の別例を示 す図である。
図 1 1 Cは、 図 1 1A〜1 1 Bに示すチップ抵抗器の製造に用いるプレート を示す。
図 1 2〜 1 6 Bは、 本発明の第 4実施例に基づくチップ抵抗器を示す。
図 1 7A〜1 8は、 図 12に示すチップ抵抗器の製造方法を説明する図であ る。
図 19A〜25 Eは、 本発明の変形例について説明する図である。
図 26は、 従来のチップ抵抗器を示す斜視図である。
図 27 A〜 27 Eは、 上記従来の抵抗器の製造方法を示す 発明を実施するための最良の形態
以下、 本発明の好ましい実施例について、 図面を参照しつつ具体的に説明す る。
図 1〜図 3は、 本発明の第 1実施例に基づくチップ抵抗器 Aを示している。 図 1および図 2に示すように、 チップ抵抗器 Aは、 抵抗体 1、 オーバコート層 2、 一対の電極 3、 および絶縁性のスぺーサ 4を有している。
抵抗体 1は、 金属製の矩形状チップである。 図 2から理解されるように、 抵 抗体 1は、 厚みが一定である。 抵抗体 1は、 例えば、 C u— M n合金、 N i— C u合金、 N i— C r合金などからなる。 あるいは、 抵抗体 1の形成に、 非金 属材料を用いることも可能である。
オーバコート層 2は、 電気絶縁性を有しており、 抵抗体 1の上面 1 0 aを覆 うように設けられている。 オーバコート層 2は、 エポキシ樹脂の厚膜印刷によ り形成することができる。
一対の電極 3は、 抵抗体 1の裏面 1 0 bに設けられており、 互いに所定の距 離 s 1だけ離間している。 電極 3は、 抵抗体 1に銅メツキを施すことにより形 成することができる。 各電極 3の下面には、 ハンダ層 3 9が形成されている。
スぺーサ 4は、 一対の電極 3の間に設けられている。 図 2に示すように、 ス ぺーサ 4は、上記距離 s 1だけ離間した端面 4 0を有している。各端面 4 0は、 対応する一の電極 3に密接している。 スぺーサ 4は、 オーバコート層 2と同一 の電気絶縁性材料および同一の手法により形成することができる。
図 2においては、 図示の簡略化のために、 ハンダ層 3 9を、 スぺーサ 4から 完全に分離したものとして描いている。 実際には、 図 3に示すように、 ハンダ 層 3 9は、 スぺーサ 4の下面に接するように延びている (符号 n l参照) 。 上 述のように、 スぺーサ 4は、 電気絶縁性材料からなる。 したがって、 ハンダ層 3 9とスぺ一サ 4との接触により、 2つの電極 3の間の抵抗値が所望の値から ずれてしまうことはない。
図 2に示すように、 各電極 3の厚み t 1は、 スぺーサ 4の厚み t 2よりも大 とされている。 したがって電極 3とハンダ層 3 9のトータルの厚み t 3も、 ス ぺーサ 4の厚み t 2よりも大きくなる。 具体的には、 例えば、 厚み t 1は約 3 0 μ m、 厚み ; 2は約 2 0 m、 厚み t 3は約 3 5 μ m (すなわち、 ハンダ層 3 9の厚みが約 5 m) である。
オーバコート層 2の厚みは、 スぺーサ 4と同じく、 約 2 0 111である。 抵抗 体 1については、 その厚みが 0 . l mm〜 l mm程度、 縦および横の寸法はそ れぞれ 2 mm〜 7 mm程度である。 チップ抵抗器 Aの抵抗値は、 例えば 0 . 5 ιη Ω〜 5 Ο πχ Ω程度である。 次に、 チップ抵抗器 Aの製造方法について、 図 4 A〜図 4 Eおよび図 5を参 照して説明する。
まず、 図 4 Aに示すように、 均一な厚みを有する金属製のプレート 1 Aを準 備する。 プレート 1 Aのサイズは、 複数の矩形状抵抗体 (上述した抵抗体 1に 対応) を得ることができるように十分大きなものとする。 プレート 1 Aは、 平 坦な上面 1 0 aと、 平坦な裏面 (図 4 Cにおける 1 0 b ) を有している。 図 4 Bに示すように、 プレート 1 Aの上面 1 0 a上に、 コート層 2 Aを形成 する。 コート層 2 Aは、 樹脂を厚膜印刷することによって形成することができ る。 形成されたコート層 2 Aに対して、 所定のマークを付す処理を行ってもよ い。
図 4 Cに示すように、プレート 1 Aの裏面 1 0 b上に、互いに並行に延びる複 数の仕切り部 4 Aを形成する。 これら仕切り部 4 Aは、 コート層 2 Aの形成に 用いたものと同じ樹脂材料を厚膜印刷することによって形成することができる。 厚膜印刷によれば、 各仕切り部 4 Aを、 所望のサイズに正確に作ることができ る。 また、 各仕切り部 4 Aを、 所望の位置に正確に配置することができる。 図 4 Dに示すように、 仕切り部 4 Aの間の領域に導電層 3 Aを形成する。 そ の後、 各導電層 3 Aの上にハンダ層 3 9 Aを形成する。 導電層 3 Aの形成は、 たとえば銅メツキにより行なう。 メツキ処理によれば、 形成された導電層 3 A と仕切り部 4 Aとの間に隙間を生じさせないようにすることができる。 ハンダ 層 3 9の形成もメツキ処理によって行なう。
最後に、 図 4 Eに示すように、 プレート 1 Aに対してブランキングを行うこ とにより、 複数のユニット (チップ抵抗器 A) を得る。 この場合、 同一の製品 が得られるように、 1つの打ち抜き用型を繰り返して使用することが望ましい。 打ち抜きの対象となる矩形領域は、 図 5において、 一点鎖線により示されてい る。 一の打ち抜き対象領域は、 隣接する他の領域から微小な間隔 s 2を隔てて 配置されている。
上記の方法により製造されたチップ抵抗器 Aは、 たとえばハンダリフローの 手法を用いてプリント配線基板等に面実装される。 上述したように、 ハンダ層 3 9および電極 3はスぺ一サ 4の下面よりも下方に突出している (図 2または 図 3参照)。 このため、 抵抗器 Aの実装を適切に行うことができる。 また、 抵抗 体 1の上面 1 0 aはオーバコート層 2によって覆われている。この構成により、 抵抗体 1が他の導電性部材と、 予定外に電気的に導通することを防止すること ができる。
上記の方法によれば、仕切り部 4 A (スぺーサ 4に対応)が形成された後に、 導電層 3 A (電極 3に対応) が形成される(図 4 Cおよび 4 D)。 隣接する仕切 り部 4 A間の離間距離(図 2の s 1に対応)は、 樹脂材料の厚膜印刷により正確 に規定することができる。 その結果、 最終的に得られた各チップ抵抗器 Aにお いて、 一対の電極 3は、 所望の値だけ正確に離間する。 また、 電極 3の形成の 際に、プレート 1 A (抵抗体 1 )が機械的手段により部分的に切削されることも ない。 このため、 本発明のチップ抵抗器 Aに対しては、 従来技術とは異なり、 抵抗値調整のためのトリミングを行なう必要がない。
上述した実施例においては、 個別の抵抗器への分割は、 プレート 1 Aに対す るブランキングにより実現している力 S、本発明はこれに限定されなレ、。例えば、 せん断機やロータリ式カツタを用いてプレート 1 Aを分割してもよレ、。 この場 合には、 図 6に示す切断線 L 1および L 2に沿ってプレート 1 Aを切断する。 図 7 A〜7 Cは、 本発明の第 2実施例を説明する図である。 これらの図にお いて、 第 1実施例と同一または類似の要素には、 同一の符号を付している。 第 2実施例のチップ抵抗器 A a (図 7 Aおよび 7 B )は、 基本的には第 1実施 例の抵抗器 A (図 2参照)と同様の構成を有しているが、 スぺーサの配置 (ひい ては一対の電極 3の配置) が異なっている。 具体的には、 図 7 Aおよび 7 Bに 示すように、 抵抗体 1の裏面に 3つのスぺーサ 4 a〜4 cが間隔を隔てて設け られている。 スぺーサ 4 a、 4 bの間には一方の電極 3が設けられており、 ス ぺーサ 4 a、 4 cの間には他方の電極 3が設けられている。 各電極 3上にはハ ンダ層 3 9が形成されている。
チップ抵抗器 A aを製造する場合には、図 7 Cに示すプレート 1 Aを用いる。 このプレート 1 Aには、 互いに並行に延びる複数の仕切り部 4 Aが形成されて いる。 また、 これら仕切り部 4 Aの間には、 導電層 3 Aおよびハンダ層 3 9 A が設けられている (第 1実施例の場合と同様に、 仕切り部 4 Aの形成後に、 導 電層 3 Aおよびハンダ層 3 9 Aが形成される) 。 プレート 1 Aは、 同図におけ る一点鎖線に沿って切断され、 複数の個別チップに分割される。 このような切 断に代えて、 プレート 1 Aに対するブランキングを行ってもよい
図 8 A〜8 Cは、 本発明の第 3実施例を説明する図である。 図 8 Bに示すよ うに、 第 3実施例のチップ抵抗器 A bにおいては、 スぺーサ 4が十字状に形成 されている。 これに対応して、 抵抗器 A bは、 4つの電極 3を有している。 各 電極 3上には、 ハンダ層 3 9が形成されている。
チップ抵抗器 A bは、 図 8 Cに示すプレート 1 Aを一点鎖線に沿って切断す ることにより得られる。 プレート 1 A上には、 メッシュ状の仕切り部 4 A、 導 電層 3 Aおよびハンダ層 3 9 Aが形成されている。
チップ抵抗器 A bは、 例えば、 ある電気回路に流れる電流の電流値測定に用 いることができる。 具体的には、 4つの電極 3のうちの 2つを使って、 測定対 象である電気回路に直列にチップ抵抗器 A bを接続する。 残りの 2つの電極 3 は、電圧計に接続する。チップ抵抗器 A bの抵抗値は既知である。したがって、 電圧計が示す電圧値に基づき、 当該電気回路に対する電流値を算出することが できる (オームの法則) 。
図 9 A〜9 C、 1 0 A〜 1 0 Cおよび 1 1 A〜: 1 1 Cは、 4つの電極を有す るチップ抵抗器の他の例を示す。 図 9 B、 図 1 0 Bおよび図 1 1 Bから理解さ れるように、 2つの電極 3 aがーのペアをなし、 残りの 2つの電極 3 bが別の ペアをなしている。 電極 3 aの離間距離は s 3であり、 電極 3 bの離間距離は s 4である。図 9 Bの抵抗器では、距離 s 3は距離 s 4よりも大とされている。 図 1 0 Bの抵抗器では、 距離 s 3は距離 s 4よりも小とされている。 図 1 1 B の抵抗器では、 距離 s 3は距離 s 4と等しくされている。 これら 3種のチップ 抵抗器の製造に用いるプレート 1 Aが、 それぞれ図 9 C、 1 0 Cおよび 1 1 C に示されている。符号 4 Aは樹脂製の仕切り部を指している。プレート 1 Aは、 所定の切断線 (一点鎖線) に沿って切断される。
図 1 2〜図 1 4は、 本発明の第 4実施例に基づくチップ抵抗器(全体を符号 A cで示す)を表している。 図 1 2および図 1 3から理解されるように、 チップ抵 抗器 A cは、 抵抗体 1 ' 、 絶縁層 2, ( 2 a ' 、 2 b ' ) 、 および一対の電極
3 ' を含んでいる。
抵抗体 1 ' は、均一の厚みを有しており、 C u— M n合金、 N i一 C u合金、 N i— C r合金などの金属材料からなる。 あるいは、 抵抗体 1 ' を非金属製と してもよレ、。 図 1 2に示すように、 抵抗体 1 ' には、 所定距離 s 1 ' だけ離間 した 2つの凹部 1 1 ' が形成されている。
絶縁層 2 ' は、 抵抗体 1 ' の上面 1 0 a ' 又は裏面 1 0 b, を覆う。 絶縁層 2' は、 例えばエポキシ樹脂からなる。
各電極 3, は、 抵抗体 1 ' の凹部 1 1 ' を規定する複数の面 1 1 a ' 上に形 成されている。 したがって、 これら電極 3' ^の距離 (最短距離) は、 凹部 1 1, どうしの間隔 (より厳密には、 各凹部 1 1 ' を規定する複数の面 1 1 a ' のうち、 抵抗体 1 ' の最も中央部寄りの面 1 la" どうしの間隔) s i ' に等し レ、。 この距離 s i ' は、 目標抵抗値の大きさに応じて適宜変更される。 抵抗体 1 ' の厚みや幅も同様である。 チップ抵抗器 A cにおいて、 2つの電極 3' 間 の抵抗値は、 例えば 1πιΩ〜10 ΟπιΩの範囲にある。
各電極 3 ' には、 ハンダ層 39 ' が重ねて形成されている。 各電極 3 ' の上 下の端縁は、 絶縁層 2 a ' 、 2 b' の外表面と面一状である (図 1 3参照) 力 本発明がこれに限定されるわけではない。 図 1 5に示すように、 各電極 3' の 上端縁が、 絶縁層 2 a ' の外表面を越えて上方に突出するとともに、 同電極の 下端縁が、 絶縁層 2 b ' の外表面を越えて下方に突出するように構成してもよ レ、。 同図において、 電極 3' の上下の突出量は、 符号 s 3 ' で表されている。 このような構成は、 電極 3, の形成をメツキ処理によって行うことで実現する ことができる。 具体的には、 図 1 6Aに示すように、 電極 3' の膜厚が比較的 小さいときには、 電極 3' は抵抗体 1, の側面 1 1 a ' 上のみに形成される。 メツキ処理の過程において、 電極 3' の膜厚が次第に大きくなるに従い、 電極 3' は矢印 N 1方向にも成長する。 その結果、 図 1 6 Bに示すように、 電極 3' は、 絶縁層 2 a ' 又は 2 b' を越えて上方又は下方に延びることとなる。 ハン ダ層 39 ' も、電極 3' と同様に、 メツキ処理によって形成することができる。 次に、 チップ抵抗器 Acの製造方法について、 図 1 7A〜図 1 7Eを参照し て説明する。
まず、 図 1 7 Aに示すように、 均一な厚みを有する金属製のプレート 1 A' を準備する。 プレート 1A' は、 抵抗体 1 ' を複数個得ることができるように 十分大きなものである。 図 1 7 Bに示すように、 プレート 1 A' の上面 1 0 a ' および裏面 10 b ' の各々に、 絶縁層 2A' を形成する。 絶縁層 2A' は、 樹 脂材料を上面 1 0 a, および裏面 1 0 b 5 に塗布する (例えばスピンコート法 による) ことによって形成することができる。
次いで、 図 1 7 Cに示すように、 プレート 1A' および絶縁層 2 A' に、 複 数の矩形状貫通孔 1 1A' を形成する。 これら貫通孔 1 1A' は、 所定の間隔 を隔ててマトリクス状に並ぶように、パンチングにより形成することができる。 同図左右方向において、 隣り合う貫通孔 1 1 A' 間の距離は、 上述した電極間 寸法 s i ' (図 1 2参照)と同じである。
図 1 7 Dに示すように、 各貫通孔 1 1 A' の内壁面には、 たとえば銅のメッ キ処理により、 導電層 3 A' を形成する。 その後、 各導電層 3 A' 上には、 メ ッキ処理によつてハンダ層(図示略)を形成する。
メツキ処理後には、 図 1 7 Eに示すように、 プレート 1 A' に対して、 ブラ ンキングを繰り返し行う。 これにより、 プレート 1 A' から複数のチップ (抵 抗体 1 ) が得られる。 このブランキングには、 単一の打ち抜き用型 (図示略) を使用する。これにより、得られるチップを同一のサイズとすることができる。 同図において、 打ち抜き用型を作用させる矩形領域は、 一点鎖線により示され ている。
チップ抵抗器 A cは、 所望の実装対象物(例えばプリント配線基板)に対し、 たとえばハンダリフローの手法を用いて面実装される。 上述したように、 ハン ダ層 3 9, および電極 3 ' の下端縁は、 絶縁層 2 b ' の表面と面一状、 あるい は、 下方に突出した状態である。 さらには、 電極 3 ' は、 複数の面 1 1 a ' に 形成されているために、 たとえばそれらのうちの 1つの面 1 1 a ' のみに電極 3 ' が形成されている場合と比べ、 電極 3 ' の下端面の面積が大きくなつてい る。 これらの構成により、 抵抗器 A cをプリント基板に対して適切にハンダ付 けすることができる。
抵抗体 1 ' の上面 1 0 a ' および裏面 1 0 b ' は絶縁層 2 ' によって覆われ ている。 このために、 抵抗体 1 ' と他の部材ゃ機器との間に不当な電気導通が 生じることが回避される。
上述したチップ抵抗器 A cの製造方法によれば、 抵抗体 1 ' の抵抗値を不当 に変更することなく、 電極 3 ' を形成することができる。 したがって、 抵抗器 A cについては、 抵抗値調整のためのトリミングを行なう必要がなく、 その分 だけ製造コストを下げることができる。
上述した製造方法では、プレート 1 A'の分割はブランキングにより行った。 これに代わり、 せん断機やロータリ式カツタを用いて、 図 1 8に示す切断線 L 1 ' 、 L 2, に沿ってプレート 1 A, を切断してもよい。
抵抗体 1 ' のα部 1 1 ' (図 1 2参照)の形状は、 矩形に限るわけではない。 例えば、 図 1 9 Aに示すように、 各凹部 1 1 ' 、 半円状の壁面を持つように してもよい。 この場合には、 図 1 9 Bに示すプレート 1 A' を、 切断線(一点鎖 線)に沿って切断する。 符号 1 1 A' は、 プレート 1 A' に形成された貫通孔を 示す。 各貫通孔 1 1A' は、 相互に離間した 2つの半円状壁面を有している。 符号 3A' は、 貫通孔 1 1A' に形成された導電層を示す。
図 20Aおよび 20 Bに示す抵抗器は、 上記チップ抵抗器 A c (図 1 2および 1 3)と実質的に同一であるが、 凹部 1 1 ' の代わりに矩形状の貫通孔 1 2' が 抵抗体 1 ' に形成されている点のみが異なる。 各貫通孔 1 2' の内壁面 1 2 a ' には電極 3' が形成されている。 このようなチップ抵抗器は、 図 20 Cに示す プレート 1A' を、 一点鎖線に沿って切断することにより得られる。
図 21 Aに示すチップ抵抗器は、 抵抗体 1 ' に 4つの回部 1 1 ' が形成され ている。 各凹部 1 1 ' には、 電極 3, が形成されている。 このようなチップ抵 抗器は、 図 2 1 Bに示すプレート 1 A, を、 一点鎖線に沿って切断することに より得られる。 符号 1 1A' は、 矩形断面を有する貫通孔を示す。 各貫通孔 1 1 A' には、 導電層 3A' が形成されている。 図 21 Aの抵抗器は 4つの電極 を有しているため、 チップ抵抗器 A b (図 8 Aおよび 8 B参照) と同様に、 電 気回路の電流検出に用いることができる。
図 22 Aに示すチップ抵抗器は、 矩形の 4つの角部に対応する位置 1 3' に 設けられた円弧状電極 3 ' を有している。 このようなチップ抵抗器は、 図 22 Bに示すプレート 1A' を一点鎖線に沿って切断することにより得られる。 符 号 1 1A' は、 円形断面を有する貫通孔を示している。
図 23 A〜 23Dに示すチップ抵抗器はそれぞれ、 図 1 2、 20 A、 21 A および 22 Aに示したチップ抵抗器に対応するものである。 図 23 A〜23 C に示す抵抗器においては、 各電極 3' 力 抵抗体 1' の凹部 1 1 ' 又は貫通孔 1 2'を埋めつくすように形成されている。図 23Dに示す抵抗器においては、 各角部 1 3' に設けられた電極 3 ' と抵抗体 1 ' とが一体となって完全な矩形 形状を呈する構成とされている。
図 23 A〜23Dに示す構成は、 メツキ処理によって形成される金属膜の膜 厚を大きくすることによって実現することができる。 上記構成によれば、 電極 3 ' の接続領域を大きくとることができる。 その結果、 電極 3 ' に対するハン ダの接合強度を高めたり、 電極 3' 自体の電気抵抗を小さくしたりすることが できる。 ' ' ' '
図 24 Aおよび 24 Bに示すチップ抵抗器は、 基本的な構成において図 1 9 Aのチップ抵抗器と類似しているが、 抵抗体 1 ' の一対の側縁部に切り欠き部 14' が設けられている点が異なる。 この切り欠き部 14' は、 抵抗体 1' の 抵抗値調節のために設けられている。 図 24 Bに示すように、 各切り欠き部 1 4' には、 樹脂材 20' が充填されている。 この樹脂材は、 絶縁層 2' と同材 質である。
図 24 Aおよび 24 Bの抵抗器は、 次のようにして製造することができる。 まず、 図 25 Aに示すように、 プレート 1A, に複数の貫通孔 14 A' をパン チングにより形成する。 次いで、 図 25 Bに示すように、 プレート 1A' の表 裏両面に樹脂を塗布して絶縁層 2' を形成する。 この際には樹脂を各貫通孔 1 4 A' 内に充填する。 その後は、 図 25 Cおよび図 25 Dに示すように、 プレ ート 1A' に貫通孔 1 1 A' を形成し、 各貫通孔 1 1 A' 内に導電層 3 A' を 形成する。 最後に、 図 25 Eに示すように、 プレート 1 A' を、 切断線 (一点 鎖線) に沿って切断する。
本発明につき、 以上のように説明したが、 これを他の様々な態様に改変し得 ることは明らかである。 このような改変は、 本発明の思想および範囲から逸脱 するものではなく、 当業者に自明な全ての変更は、 以下における請求の範囲に 含まれるべきものである。 .

Claims

請求の範囲
1 . 平坦面を有する抵抗体と、
前記平坦面に設けられた絶縁層と、
前記平坦面に設けられた複数の電極と、 を具備しており、 前記複数の電極 力 前記絶縁層に当接す とともに、 前記複数の電極が前記絶縁層を介して相 互に離間していることを特徴とする、 チップ抵抗器。
2 . 前記絶縁層は、 樹脂材の厚膜印刷により形成されたものである、 請求項 1 に記載のチップ抵抗器。
3 . 前記抵抗体は、 前記平坦面とは逆の位置にある別の面を有しており、 当該 別の面には、 電気絶縁性を有するオーバコー ト層が形成されている、 請求項 1 に記載のチップ抵抗器。
4 . 前記オーバコート層と前記絶縁層とは、 同一の材料からなる、 請求項 3に 記載のチップ抵抗器。
5 . 前記電極は、 前記絶縁層よりも厚みが大きくなるように形成されている、 請求項 1に記載のチップ抵抗器。
6 . 前記電極上には、 ハンダ層が形成されている、 請求項 1に記載のチップ抵 抗 。
7 . 電気抵抗性を有するプレート上に絶縁性パターンを形成する工程と、 前記絶縁性パターンに当接するように、 導電体を前記プレート上に形成す る工程と、
前記プレ一トを複数のチップに分割する工程と、 を含んでおり、 前記複数のチップの各々が、 前記絶縁性パターンのうちの少なくとも一部 と、 前記導電体のうちの少なくとも一部とを担持していることを特徴とする、 チップ抵抗器の製造方法。
8 . 前記プレートは均一な厚みを有する平坦な金属板であり、 前記絶縁性パタ 一ンは厚膜印刷により形成され、 前記導電体はメツキ処理により形成される、 請求項 7に記載の製造方法。
9 . 前記プレートの分割前に、 前記プレート上に電気絶縁性を備えたオーバコ 一ト層を形成する工程をさらに含む、 請求項 7に記載の製造方法。
10. 前記プレートの分割は、 同一の打ち抜き用型を用いたプランキングにより 行なわれる、 請求項 7に記載の製造方法。
11. 厚み方向に相互に離間する上面および裏面を有するチップ状抵抗体と、 前記抵抗体に設けられた複数の電極と、
前記抵抗体の前記上面おょぴ裏面の少なくとも一方に形成されており、 前 記複数の電極の間に位置する絶縁層と、 を具備する構成において、
.前記抵抗体は、 前記厚み方向に延びる複数の起立面を有しており、 前記電 極の各々は、 これら起立面のうちの対応する一の面に設けられていることを特 徴とする、 チップ抵抗器。
12. 前記抵抗体には、 前記起立面によって規定される複数の凹部が形成されて いる、 請求項 1 1に記載の抵抗器。
13. 前記複数の凹部は、 前記複数の電極によって埋められている、 請求項 1 2 に記載の抵抗器。
14. 前記抵抗体には、 前記起立面によって規定される複数の貫通孔が形成され ている、 請求項 1 1に記載の抵抗器。
15. 前記複数の貫通孔は、 前記複数の電極によって埋められている、 請求項 1 4に記載の抵抗器。
16. 前記複数の電極は、 前記厚み方向に延びることにより、 前記絶縁層を越え て突出している、 請求項 1 1に記載の抵抗器。
17. 前記複数の電極の各々にはハンダ層が形成されている、 請求項 1 1に記載 の抵抗器。
18. 電気抵抗性を有するプレート上に絶縁層を形成する工程と、
前記プレートに複数の貫通孔を形成する工程と、
前記複数の貫通孔の各々にメッキ処理によつて導電体を形成する工程と、 前記プレートを複数のチップに分割する工程と、 を含んでいる、 チップ抵 抗器の製造方法。
19. 前記プレートを分割する工程を、 前記複数の貫通孔が分断されるような態 様で行う、 請求項 1 8に記載の製造方法。
20. 前記複数の貫通孔の形成は、 パンチングにより行なう、 請求項 1 8に記載 の製造方法。
PCT/JP2003/009292 2002-07-24 2003-07-22 チップ抵抗器およびその製造方法 WO2004010440A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002215746A JP3860515B2 (ja) 2002-07-24 2002-07-24 チップ抵抗器
CN038174731A CN1672222B (zh) 2002-07-24 2003-07-22 芯片电阻器及其制造方法
KR1020057001218A KR100764617B1 (ko) 2002-07-24 2003-07-22 칩 저항기 및 그 제조 방법
US10/521,908 US7330099B2 (en) 2002-07-24 2003-07-22 Chip resistor and manufacturing method therefor
US12/002,751 US7755468B2 (en) 2002-07-24 2007-12-18 Chip resistor and manufacturing method therefor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002215746A JP3860515B2 (ja) 2002-07-24 2002-07-24 チップ抵抗器
JP2002-215746 2002-07-24
JP2002-215747 2002-07-24
JP2002215747A JP3930390B2 (ja) 2002-07-24 2002-07-24 チップ抵抗器の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/002,751 Division US7755468B2 (en) 2002-07-24 2007-12-18 Chip resistor and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2004010440A1 true WO2004010440A1 (ja) 2004-01-29

Family

ID=30772251

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/009292 WO2004010440A1 (ja) 2002-07-24 2003-07-22 チップ抵抗器およびその製造方法

Country Status (5)

Country Link
US (2) US7330099B2 (ja)
JP (1) JP3860515B2 (ja)
KR (1) KR100764617B1 (ja)
CN (1) CN1672222B (ja)
WO (1) WO2004010440A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857961B1 (ko) * 2004-03-24 2008-09-09 로무 가부시키가이샤 칩 저항기 및 그 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4537465B2 (ja) * 2008-02-18 2010-09-01 釜屋電機株式会社 抵抗金属板低抵抗チップ抵抗器の製造方法
JP5464829B2 (ja) * 2008-04-28 2014-04-09 ローム株式会社 チップ抵抗器およびその製造方法
US8242878B2 (en) 2008-09-05 2012-08-14 Vishay Dale Electronics, Inc. Resistor and method for making same
KR101112567B1 (ko) * 2009-03-25 2012-02-16 한국생산기술연구원 전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판
WO2014171087A1 (ja) 2013-04-18 2014-10-23 パナソニック株式会社 抵抗器とその製造方法
JP6262458B2 (ja) 2013-07-17 2018-01-17 ローム株式会社 チップ抵抗器、チップ抵抗器の実装構造
CN105453192B (zh) * 2013-08-07 2018-05-18 松下知识产权经营株式会社 电阻器及其制造方法
CN104376938B (zh) * 2013-08-13 2018-03-13 乾坤科技股份有限公司 电阻装置
JP6258116B2 (ja) * 2014-04-25 2018-01-10 Koa株式会社 抵抗器の製造方法
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
RU2636654C2 (ru) * 2015-11-26 2017-11-27 Акционерное общество "Концерн радиостроения "Вега" Способ изготовления резистора на кристаллической или поликристаллической подложке
RU2645810C1 (ru) * 2016-10-18 2018-03-01 Акционерное общество "Омский научно-исследовательский институт приборостроения" (АО "ОНИИП") Способ изготовления тонкопленочного чип резистивного высокочастотного аттенюатора
KR20180057831A (ko) 2016-11-23 2018-05-31 삼성전기주식회사 저항 소자
US10438730B2 (en) * 2017-10-31 2019-10-08 Cyntec Co., Ltd. Current sensing resistor and fabrication method thereof
JP7113202B2 (ja) * 2017-11-07 2022-08-05 パナソニックIpマネジメント株式会社 チップ抵抗器およびその製造方法
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
JP6573956B2 (ja) * 2017-12-12 2019-09-11 Koa株式会社 抵抗器の製造方法
CN111739703B (zh) * 2020-07-07 2022-10-21 钧崴电子科技股份有限公司 金属块贴片电阻器及制作方法、集成电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5473260A (en) * 1977-11-24 1979-06-12 Tdk Electronics Co Ltd Chipplike resistor parts and their preparation
JPS6049611A (ja) * 1983-08-27 1985-03-18 コーア株式会社 チツプ状ソリツド抵抗器の製造方法
JPH06215908A (ja) * 1992-11-30 1994-08-05 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JPH0729704A (ja) * 1993-07-09 1995-01-31 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JPH11260601A (ja) * 1998-03-12 1999-09-24 Hokuriku Electric Ind Co Ltd チップ電子部品とその製造方法
US6261927B1 (en) * 1999-04-30 2001-07-17 International Business Machines Corporation Method of forming defect-free ceramic structures using thermally depolymerizable surface layer
JP2002057009A (ja) * 2000-08-07 2002-02-22 Koa Corp 抵抗器の製造方法および抵抗器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880001472A (ko) * 1986-07-24 1988-04-23 정영철 차량충돌 완충범퍼
JPH05225892A (ja) * 1992-02-18 1993-09-03 Rohm Co Ltd チップ形過電流保護素子
US5852397A (en) * 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
JP3190120B2 (ja) 1992-07-15 2001-07-23 コーア株式会社 計測用抵抗器およびその製造方法
JP3358070B2 (ja) * 1993-11-17 2002-12-16 ローム株式会社 チップ抵抗器およびその抵抗値調整方法
KR100326778B1 (ko) * 1996-12-26 2002-03-12 모리시타 요이찌 Ptc 서미스터 및 그 제조 방법
JP3758331B2 (ja) 1997-09-18 2006-03-22 富士電機デバイステクノロジー株式会社 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置
US6172591B1 (en) * 1998-03-05 2001-01-09 Bourns, Inc. Multilayer conductive polymer device and method of manufacturing same
US6854176B2 (en) * 1999-09-14 2005-02-15 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
JP2002184601A (ja) 2000-12-14 2002-06-28 Koa Corp 抵抗器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5473260A (en) * 1977-11-24 1979-06-12 Tdk Electronics Co Ltd Chipplike resistor parts and their preparation
JPS6049611A (ja) * 1983-08-27 1985-03-18 コーア株式会社 チツプ状ソリツド抵抗器の製造方法
JPH06215908A (ja) * 1992-11-30 1994-08-05 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JPH0729704A (ja) * 1993-07-09 1995-01-31 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JPH11260601A (ja) * 1998-03-12 1999-09-24 Hokuriku Electric Ind Co Ltd チップ電子部品とその製造方法
US6261927B1 (en) * 1999-04-30 2001-07-17 International Business Machines Corporation Method of forming defect-free ceramic structures using thermally depolymerizable surface layer
JP2002057009A (ja) * 2000-08-07 2002-02-22 Koa Corp 抵抗器の製造方法および抵抗器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857961B1 (ko) * 2004-03-24 2008-09-09 로무 가부시키가이샤 칩 저항기 및 그 제조 방법
US7667568B2 (en) 2004-03-24 2010-02-23 Rohm Co., Ltd. Chip resistor and manufacturing method thereof
US8081059B2 (en) 2004-03-24 2011-12-20 Rohm Co., Ltd. Chip resistor and manufacturing method thereof

Also Published As

Publication number Publication date
KR20050021557A (ko) 2005-03-07
US20080272879A1 (en) 2008-11-06
US7330099B2 (en) 2008-02-12
JP2004063502A (ja) 2004-02-26
US7755468B2 (en) 2010-07-13
CN1672222B (zh) 2010-05-05
US20050266615A1 (en) 2005-12-01
JP3860515B2 (ja) 2006-12-20
KR100764617B1 (ko) 2007-10-08
CN1672222A (zh) 2005-09-21

Similar Documents

Publication Publication Date Title
US7755468B2 (en) Chip resistor and manufacturing method therefor
US7378937B2 (en) Chip resistor and method of making the same
US7667568B2 (en) Chip resistor and manufacturing method thereof
JPH07192902A (ja) Smd構造の抵抗器、その製造方法及びこの抵抗器を取り付けたプリント回路板
KR100730850B1 (ko) 칩 저항기 및 그 제조 방법
JP4460564B2 (ja) チップ抵抗器
JP4219371B2 (ja) 多数個取り配線基板
JP3930390B2 (ja) チップ抵抗器の製造方法
JP2004112751A (ja) 表面実装型電子デバイス、絶縁基板母材、絶縁基板、及びこれらの製造方法
JP3848245B2 (ja) チップ抵抗器
JPH11163416A (ja) 面実装型光電変換装置およびその製造方法
JP5037288B2 (ja) チップ抵抗器およびその製造方法
JP5242614B2 (ja) チップ抵抗器およびその製造方法
JPH118157A (ja) 積層電子部品の製造方法
JP2004153160A (ja) チップ抵抗器およびその製造方法
JP5490861B2 (ja) チップ抵抗器およびその製造方法
US20050062587A1 (en) Method and structure of a substrate with built-in via hole resistors
JP2006196840A (ja) 配線基板およびその製造方法
TWI242817B (en) Manufacturing method of multi-circuit component chip having trench electrode and finish product thereof
JP2006157064A (ja) チップ抵抗器およびその製造方法
JP2002353012A (ja) 電子部品の製造法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10521908

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038174731

Country of ref document: CN

Ref document number: 1020057001218

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057001218

Country of ref document: KR

122 Ep: pct application non-entry in european phase