JP6732996B2 - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP6732996B2 JP6732996B2 JP2019076983A JP2019076983A JP6732996B2 JP 6732996 B2 JP6732996 B2 JP 6732996B2 JP 2019076983 A JP2019076983 A JP 2019076983A JP 2019076983 A JP2019076983 A JP 2019076983A JP 6732996 B2 JP6732996 B2 JP 6732996B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- insulating layer
- back surface
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
図1〜図25を用いて、本発明の第1実施形態について説明する。
11 第1電極
111 第1電極表面
112 第1電極裏面
113 第1電極外側面
114 第1電極内側面
115 第1電極端面
116 第1電極端面
118 第1曲面
119 部分
12 第2電極
121 第2電極表面
122 第2電極裏面
123 第2電極外側面
124 第2電極内側面
125 第2電極端面
126 第2電極端面
128 第2曲面
129 部分
2 抵抗体
21 抵抗体表面
223 第1抵抗体側面
225 第1抵抗体端面
226 第1抵抗体端面
233 第2抵抗体側面
235 第2抵抗体端面
236 第2抵抗体端面
3 接合層
31 接合層表面
4 第1メッキ層
41 第1内側メッキ膜
42 第1中間メッキ膜
43 第1外側メッキ膜
5 第2メッキ層
51 第2内側メッキ膜
52 第2中間メッキ膜
53 第2外側メッキ膜
6 保護膜
7 熱伝導部
810 母材
811 母材表面
812 母材裏面
816 溝
820 抵抗体部材
830 接合材
860 保護膜
870 熱伝導部
886 固片
X1 第1方向
X2 第2方向
X3 第3方向
X4 第4方向
Z1 厚さ方向
Claims (13)
- 互いに反対側を向く表面および裏面を備えた第1電極と、
前記第1電極に対し第1方向とは反対の第2方向に離間して配置され、互いに反対側を向く表面および裏面を備えた第2電極と、
前記第1電極と前記第2電極との間に形成され、互いに反対側を向く表面および裏面を備えた熱伝導性を有する第1絶縁層と、
互いに反対側を向く表面および裏面を備え、前記裏面が前記第1電極と前記第1絶縁層と前記第2電極の各々の前記表面上に跨って形成された、第2絶縁層と、
前記第2絶縁層の前記表面上に形成された抵抗体と、
前記第2絶縁層の前記表面上にて前記抵抗体と電気的に接続され、且つ、前記第2絶縁層の前記表面上から前記第2絶縁層の一方側の側面側を通って前記第1電極の前記裏面側まで延在する第1導電層と、
前記第2絶縁層の前記表面上にて前記抵抗体と電気的に接続され、且つ、前記第2絶縁層の表面上から前記第2絶縁層の前記一方側の側面とは反対側の他方側の側面側を通って前記第2電極の前記裏面側まで延在する第2導電層と、を有する抵抗器であって、
前記第2絶縁層の前記裏面と、前記第1電極の前記裏面および前記第2電極の前記裏面の各々との距離は、前記第2絶縁層の前記裏面と、前記第1絶縁層の前記裏面との距離よりも大きく、
前記第1電極は、前記第2絶縁層の前記裏面側において、前記第1絶縁層から露出した第1露出側面を備え、
前記第2電極は、前記第2絶縁層の裏面側において、前記第1絶縁層から露出した第2露出側面を備え、前記第2露出側面は、前記第1電極の前記第1露出側面と対向しており、
前記第1導電層は、前記第1電極の前記裏面から前記第1露出側面まで延在し、且つ、前記第1絶縁層に接しており、
前記第2導電層は、前記第2電極の前記裏面から前記第2露出側面まで延在し、且つ、前記第1絶縁層に接している、チップ抵抗器。 - 前記第1導電層および前記第2導電層の各々は、前記第1電極および前記第2電極の間において、前記第1絶縁層に接する、請求項1に記載のチップ抵抗器。
- 前記第1導電層および前記第2導電層は各々、前記第1露出側面および前記第2露出側面の間に配置された部位を有する、請求項1または2に記載のチップ抵抗器。
- 前記抵抗体は、前記第2絶縁層の前記表面に接する、請求項1ないし3のいずれかに記載のチップ抵抗器。
- 前記第1導電層は、前記第1電極の前記裏面に接する、請求項1に記載のチップ抵抗器。
- 前記第1電極は、互いに反対側を向く2つの第1電極端面を有し、前記2つの第1電極端面の一方は、前記第1方向と前記第1電極の厚さ方向とに直交する第3方向を向いており、
前記第1導電層は、前記2つの第1電極端面に接する、請求項1ないし請求項5のいずれかに記載のチップ抵抗器。 - 前記第1導電層は、前記第1露出側面に接する、請求項1ないし請求項6のいずれかに記載のチップ抵抗器。
- 前記抵抗体は、前記第1電極の厚さ方向視においてサーペンタイン状である、請求項1ないし請求項7のいずれかに記載のチップ抵抗器。
- 前記第1導電層は、内側メッキ膜と、外側メッキ膜と、を含み、
前記内側メッキ膜は、前記第1電極に接する、請求項1ないし請求項8のいずれかに記載のチップ抵抗器。 - 前記第1導電層は、中間メッキ膜を含み、
前記中間メッキ膜は、前記内側メッキ膜と、前記外側メッキ膜との間に介在している、請求項9に記載のチップ抵抗器。 - 前記内側メッキ膜は、Cu、Ag、あるいはAuであり、前記外側メッキ膜は、Snであり、前記中間メッキ膜は、Niである、請求項10に記載のチップ抵抗器。
- 前記第2絶縁層は、エポキシ系の材料よりなり、
前記抵抗体は、マンガニン、ゼラニン、Ni−Cr合金、Cu−Ni合金、あるいは、Fe−Cr合金よりなる、請求項1ないし請求項11のいずれかに記載のチップ抵抗器。 - 前記第2絶縁層は、互いに反対側を向く第1面および第2面を有し、
前記第2絶縁層の前記第1面は、前記第1電極における面と面一となっており、且つ、前記第1導電層に接しており、
前記第2絶縁層の前記第2面は、前記第2電極における面と面一になっており、且つ、前記第2導電層に接する、請求項1ないし請求項12のいずれかに記載のチップ抵抗器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019076983A JP6732996B2 (ja) | 2019-04-15 | 2019-04-15 | チップ抵抗器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019076983A JP6732996B2 (ja) | 2019-04-15 | 2019-04-15 | チップ抵抗器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017121238A Division JP2017163165A (ja) | 2017-06-21 | 2017-06-21 | チップ抵抗器、およびチップ抵抗器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019135782A JP2019135782A (ja) | 2019-08-15 |
JP6732996B2 true JP6732996B2 (ja) | 2020-07-29 |
Family
ID=67624127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019076983A Active JP6732996B2 (ja) | 2019-04-15 | 2019-04-15 | チップ抵抗器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6732996B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2653588B1 (fr) * | 1989-10-20 | 1992-02-07 | Electro Resistance | Resistance electrique sous forme de puce a montage de surface et son procede de fabrication. |
DE4339551C1 (de) * | 1993-11-19 | 1994-10-13 | Heusler Isabellenhuette | Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand |
JPH1050502A (ja) * | 1996-08-05 | 1998-02-20 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
JP3958532B2 (ja) * | 2001-04-16 | 2007-08-15 | ローム株式会社 | チップ抵抗器の製造方法 |
KR20030052196A (ko) * | 2001-12-20 | 2003-06-26 | 삼성전기주식회사 | 박막 칩 저항기 및 그 제조방법 |
-
2019
- 2019-04-15 JP JP2019076983A patent/JP6732996B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019135782A (ja) | 2019-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11676742B2 (en) | Chip resistor and mounting structure thereof | |
US10102948B2 (en) | Chip resistor and method for making the same | |
JP2009302494A (ja) | チップ抵抗器およびその製造方法 | |
JP2015002212A (ja) | チップ抵抗器、チップ抵抗器の実装構造 | |
US9514867B2 (en) | Chip resistor and method for making the same | |
JPH10149901A (ja) | 電気抵抗器および電気抵抗器の製造方法 | |
JP6317895B2 (ja) | チップ抵抗器、チップ抵抗器の実装構造 | |
JP6732996B2 (ja) | チップ抵抗器 | |
JP6120629B2 (ja) | チップ抵抗器、およびチップ抵抗器の製造方法 | |
JP6262458B2 (ja) | チップ抵抗器、チップ抵抗器の実装構造 | |
JP5464829B2 (ja) | チップ抵抗器およびその製造方法 | |
JPH04127564A (ja) | リードフレームの製造方法 | |
JP2017163165A (ja) | チップ抵抗器、およびチップ抵抗器の製造方法 | |
JP6810095B2 (ja) | チップ抵抗器、チップ抵抗器の実装構造 | |
JP2014060463A (ja) | チップ抵抗器およびその製造方法 | |
JP7457763B2 (ja) | チップ抵抗器 | |
JP3889710B2 (ja) | 混成集積回路装置 | |
US20230282396A1 (en) | Chip resistor and mounting structure thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6732996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |