JPH1050502A - 抵抗器およびその製造方法 - Google Patents
抵抗器およびその製造方法Info
- Publication number
- JPH1050502A JPH1050502A JP8205649A JP20564996A JPH1050502A JP H1050502 A JPH1050502 A JP H1050502A JP 8205649 A JP8205649 A JP 8205649A JP 20564996 A JP20564996 A JP 20564996A JP H1050502 A JPH1050502 A JP H1050502A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- substrate
- electrode layer
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【課題】 廃棄物を削減し、かつ安価に抵抗器およびそ
の製造方法を製造することを目的とする。 【解決手段】 縦方向および横方向に設けた分割溝５
１，５２を有するシート状基板５４を用い、基板５４の
上面に横方向の分割溝５２を跨いで上面電極層５５を形
成し、シート状基板５４の上面全体に薄膜抵抗体層５６
を形成し、縦方向の分割溝５１内の薄膜抵抗体層５０を
除去して抵抗体層５８を形成し、横方向に並ぶ複数の抵
抗体層５８を縦方向の分割溝５１を跨ぎ連続して覆うよ
うに保護層６０を形成するものである。
の製造方法を製造することを目的とする。 【解決手段】 縦方向および横方向に設けた分割溝５
１，５２を有するシート状基板５４を用い、基板５４の
上面に横方向の分割溝５２を跨いで上面電極層５５を形
成し、シート状基板５４の上面全体に薄膜抵抗体層５６
を形成し、縦方向の分割溝５１内の薄膜抵抗体層５０を
除去して抵抗体層５８を形成し、横方向に並ぶ複数の抵
抗体層５８を縦方向の分割溝５１を跨ぎ連続して覆うよ
うに保護層６０を形成するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子回路に使
用される薄膜タイプの抵抗器およびその製造方法に関す
るものである。
用される薄膜タイプの抵抗器およびその製造方法に関す
るものである。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、回路基
板に使用される電子部品に対しても実装密度を上げるた
め、ますます小形化への要求が高まっている。抵抗器に
対しても、電子回路の無調整化のため、小形かつ抵抗値
許容差の高精度な抵抗器への要求が高まってきている。
板に使用される電子部品に対しても実装密度を上げるた
め、ますます小形化への要求が高まっている。抵抗器に
対しても、電子回路の無調整化のため、小形かつ抵抗値
許容差の高精度な抵抗器への要求が高まってきている。
【０００３】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【０００４】図６は従来の抵抗器の斜視図、図７は同断
面図である。図において、１は９６％アルミナを含有し
てなる基板である。２，３は基板１の上面または下面の
側部に設けられたＡｕ等からなる一対の上面電極層また
は下面電極層である。４は基板１の上面に上面電極層２
と電気的に接続するように設けられたＮｉＣｒ等の薄膜
からなる抵抗体層である。５は抵抗体層４の上面に設け
られた熱硬化性の樹脂等からなる保護膜で、基板１の上
面の上面電極層２と隣合う側端まで設けないものであ
る。６は基板１の側面に少なくとも上面電極層２と下面
電極層３と電気的に接続するように設けられた一対の側
面電極層である。７は少なくとも側面電極層６を覆うよ
うに設けられたＮｉめっき層である。８は少なくともＮ
ｉめっき層７を覆うように設けられたはんだめっき層で
ある。
面図である。図において、１は９６％アルミナを含有し
てなる基板である。２，３は基板１の上面または下面の
側部に設けられたＡｕ等からなる一対の上面電極層また
は下面電極層である。４は基板１の上面に上面電極層２
と電気的に接続するように設けられたＮｉＣｒ等の薄膜
からなる抵抗体層である。５は抵抗体層４の上面に設け
られた熱硬化性の樹脂等からなる保護膜で、基板１の上
面の上面電極層２と隣合う側端まで設けないものであ
る。６は基板１の側面に少なくとも上面電極層２と下面
電極層３と電気的に接続するように設けられた一対の側
面電極層である。７は少なくとも側面電極層６を覆うよ
うに設けられたＮｉめっき層である。８は少なくともＮ
ｉめっき層７を覆うように設けられたはんだめっき層で
ある。
【０００５】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を図面を参照しながら説明す
る。
いて、以下にその製造方法を図面を参照しながら説明す
る。
【０００６】図８〜図１０は従来の抵抗器の製造方法を
示す工程図である。まず、図８（ａ）に示すように、縦
方向および横方向に分割溝１１，１２を有する９６％ア
ルミナを含有してなるシート基板１３の横方向分割溝を
跨ぐように複数対の上面電極層１４を形成する。
示す工程図である。まず、図８（ａ）に示すように、縦
方向および横方向に分割溝１１，１２を有する９６％ア
ルミナを含有してなるシート基板１３の横方向分割溝を
跨ぐように複数対の上面電極層１４を形成する。
【０００７】次に、図８（ｂ）に示すように、上面電極
層１４（本図では、図示せず）を形成した基板１３全体
にスパッタ工法等によりＮｉＣｒ等からなる薄膜の全面
抵抗体層１５を形成する。
層１４（本図では、図示せず）を形成した基板１３全体
にスパッタ工法等によりＮｉＣｒ等からなる薄膜の全面
抵抗体層１５を形成する。
【０００８】次に、図８（ｃ）に示すように全面抵抗体
層１５をＬＳＩ等で一般的に行われているフォトリソ法
により、所望の抵抗体パターンとした抵抗体層１６を形
成し、この抵抗体層１６を安定な膜にするために、約３
００〜４００℃の温度で熱処理を行う。
層１５をＬＳＩ等で一般的に行われているフォトリソ法
により、所望の抵抗体パターンとした抵抗体層１６を形
成し、この抵抗体層１６を安定な膜にするために、約３
００〜４００℃の温度で熱処理を行う。
【０００９】次に、図９（ａ）に示すように抵抗体層１
６の抵抗値を所定の値に修正するためにレーザートリミ
ング等によりトリミング溝１７を施して抵抗値修正を行
う。
６の抵抗値を所定の値に修正するためにレーザートリミ
ング等によりトリミング溝１７を施して抵抗値修正を行
う。
【００１０】次に、図９（ｂ）に示すように、抵抗値を
修正した抵抗体層１６を保護するために、熱硬化性の樹
脂による保護膜１８を形成する。この時、保護膜１８
は、縦方向分割溝１１に接するまで設けないものであ
る。
修正した抵抗体層１６を保護するために、熱硬化性の樹
脂による保護膜１８を形成する。この時、保護膜１８
は、縦方向分割溝１１に接するまで設けないものであ
る。
【００１１】次に、シート基板１３の横方向分割溝１２
を分割して、図１０（ａ）に示すように、短冊基板１９
に一次分割する。
を分割して、図１０（ａ）に示すように、短冊基板１９
に一次分割する。
【００１２】次に、図１０（ｂ）に示すように、短冊基
板１９の長手方向の側面に、上面電極層１４（本図で
は、図示せず）および／または抵抗体層１６と電気的に
接続するようにスパッタ等により、側面電極層２０を形
成する。
板１９の長手方向の側面に、上面電極層１４（本図で
は、図示せず）および／または抵抗体層１６と電気的に
接続するようにスパッタ等により、側面電極層２０を形
成する。
【００１３】最後に、図１０（ｃ）に示すように、短冊
基板１９を縦方向分割溝１１で二次分割して、個片状の
基板２１として、必要に応じてはんだ付け時の信頼性の
確保のため電極めっき２２を形成して、従来の抵抗器を
形成していた。
基板１９を縦方向分割溝１１で二次分割して、個片状の
基板２１として、必要に応じてはんだ付け時の信頼性の
確保のため電極めっき２２を形成して、従来の抵抗器を
形成していた。
【００１４】
【発明が解決しようとする課題】しかしながら、上記従
来の抵抗器およびその製造方法では、所望の抵抗体パタ
ーンとするため抵抗体層１６の形成をフォトリソ法で行
うため、製造工程が煩雑で、またレジスト液、エッチィ
ング液、現像液等の各種廃棄物が排出されるため、環境
保護面での課題を有していた。
来の抵抗器およびその製造方法では、所望の抵抗体パタ
ーンとするため抵抗体層１６の形成をフォトリソ法で行
うため、製造工程が煩雑で、またレジスト液、エッチィ
ング液、現像液等の各種廃棄物が排出されるため、環境
保護面での課題を有していた。
【００１５】本発明は、上記従来の課題を解決するた
め、製造工程から排出される各種廃棄物をなくし、かつ
簡単な工程により形成することで、安価な抵抗器および
その製造方法を提供することを目的とするものである。
め、製造工程から排出される各種廃棄物をなくし、かつ
簡単な工程により形成することで、安価な抵抗器および
その製造方法を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、抵抗体層を覆うとともに上面電極層と隣合
う基板の側端部まで保護層を設けるものである。
に本発明は、抵抗体層を覆うとともに上面電極層と隣合
う基板の側端部まで保護層を設けるものである。
【００１７】また、本発明の製造方法は、抵抗体層を除
去した基板の端部まで覆うように保護層を形成するもの
である。
去した基板の端部まで覆うように保護層を形成するもの
である。
【００１８】また、本発明の製造方法は、基板の上面の
複数の抵抗体層と上面電極層を形成していない分割溝を
跨いで連続して覆うように保護層を形成するものであ
る。
複数の抵抗体層と上面電極層を形成していない分割溝を
跨いで連続して覆うように保護層を形成するものであ
る。
【００１９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、基板と、前記基板の上面の側部に設けられた一対の
上面電極層と、前記上面電極層を跨ぐように設けられた
抵抗体層と、前記抵抗体層を覆うとともに前記上面電極
層と隣合う前記基板の側端部まで設けられた保護層と、
前記基板の側面に前記上面電極層と電気的に接続された
一対の側面電極層とからなるものである。
は、基板と、前記基板の上面の側部に設けられた一対の
上面電極層と、前記上面電極層を跨ぐように設けられた
抵抗体層と、前記抵抗体層を覆うとともに前記上面電極
層と隣合う前記基板の側端部まで設けられた保護層と、
前記基板の側面に前記上面電極層と電気的に接続された
一対の側面電極層とからなるものである。
【００２０】また、請求項２に記載の発明は、基板の上
面の側部に一対の上面電極層を形成し、次に前記基板の
上面全体に抵抗体層を形成し、次に前記基板の前記抵抗
体層のうち前記基板の上面電極層と隣合う前記抵抗体層
を除去し、次に前記抵抗体層を覆うとともに前記抵抗体
層を除去した前記基板の側端部まで覆うように保護層を
形成し、次に前記基板の側面に前記上面電極層と電気的
に接続するように一対の側面電極層を形成してなるもの
である。
面の側部に一対の上面電極層を形成し、次に前記基板の
上面全体に抵抗体層を形成し、次に前記基板の前記抵抗
体層のうち前記基板の上面電極層と隣合う前記抵抗体層
を除去し、次に前記抵抗体層を覆うとともに前記抵抗体
層を除去した前記基板の側端部まで覆うように保護層を
形成し、次に前記基板の側面に前記上面電極層と電気的
に接続するように一対の側面電極層を形成してなるもの
である。
【００２１】また、請求項３に記載の発明は、請求項１
記載の発明に、基板上面電極層と隣合う抵抗体層を除去
し、さらに抵抗値を調整するために前記上面電極層間の
抵抗体層の一部を除去するものである。
記載の発明に、基板上面電極層と隣合う抵抗体層を除去
し、さらに抵抗値を調整するために前記上面電極層間の
抵抗体層の一部を除去するものである。
【００２２】また、請求項４に記載の発明は、縦方向お
よび横方向に一定間隔の分割溝を有する基板の上面のい
ずれか一方の分割溝を跨ぐように上面電極層を形成する
工程と、次に前記基板の上面の全体に抵抗体層を形成す
る工程と、次に前記基板の少なくとも前記上面電極層を
形成していない分割溝内の前記抵抗体層を除去する工程
と、次に前記基板上面の複数の前記抵抗体層と前記上面
電極層を形成していない分割溝を跨いで連続して覆うよ
うに保護層を形成する工程とを含有してなるものであ
る。
よび横方向に一定間隔の分割溝を有する基板の上面のい
ずれか一方の分割溝を跨ぐように上面電極層を形成する
工程と、次に前記基板の上面の全体に抵抗体層を形成す
る工程と、次に前記基板の少なくとも前記上面電極層を
形成していない分割溝内の前記抵抗体層を除去する工程
と、次に前記基板上面の複数の前記抵抗体層と前記上面
電極層を形成していない分割溝を跨いで連続して覆うよ
うに保護層を形成する工程とを含有してなるものであ
る。
【００２３】また、請求項５に記載の発明は、請求項４
に記載の発明に、基板上の分割溝と同時に加工形成した
認識部を有し、前記認識部を基準に分割溝内の抵抗体層
を除去し、前記認識部を基準に抵抗値を調整するために
抵抗体層の一部を除去するものである請求項４記載の抵
抗器の製造方法。
に記載の発明に、基板上の分割溝と同時に加工形成した
認識部を有し、前記認識部を基準に分割溝内の抵抗体層
を除去し、前記認識部を基準に抵抗値を調整するために
抵抗体層の一部を除去するものである請求項４記載の抵
抗器の製造方法。
【００２４】また、請求項６に記載の発明は、請求項５
に記載の発明に分割用溝内の抵抗体層の除去と、上面電
極層間の薄膜抵抗体層の抵抗値を調整するために薄膜抵
抗体層の一部の除去を同一のレーザーにより行うもので
ある。
に記載の発明に分割用溝内の抵抗体層の除去と、上面電
極層間の薄膜抵抗体層の抵抗値を調整するために薄膜抵
抗体層の一部の除去を同一のレーザーにより行うもので
ある。
【００２５】（実施の形態１）以下、本発明の実施の形
態１における抵抗器およびその製造方法について、図面
を参照しながら説明する。
態１における抵抗器およびその製造方法について、図面
を参照しながら説明する。
【００２６】図１は本発明の実施の形態１における抵抗
器の斜視図、図２は同断面図である。
器の斜視図、図２は同断面図である。
【００２７】図において、３１は９６％アルミナを含有
してなる基板である。３２，３３は基板３１の上面また
は下面の側部に設けられたＡｕ系の薄膜からなる一対の
上面電極層または下面電極層である。３４は基板３１の
上面に設けられ上面電極層３２と電気的に接続するよう
に設けられたＮｉＣｒ系の薄膜からなる抵抗体層であ
る。３５は抵抗体層３４の上面に設けられたエポキシ系
の樹脂等からなる保護層で、基板３１の上面の上面電極
層３２と隣合う端部まで設けられているものである。３
６は基板３１の側面に上面電極層３２および／または抵
抗体層３４、および下面電極層３３と電気的に接続する
ように設けられたＮｉＣｒ系等の薄膜からなる側面電極
層である。３７，３８は必要に応じてはんだ付け時の信
頼性等の確保のために設けられたＮｉめっき層、はんだ
めっき層である。
してなる基板である。３２，３３は基板３１の上面また
は下面の側部に設けられたＡｕ系の薄膜からなる一対の
上面電極層または下面電極層である。３４は基板３１の
上面に設けられ上面電極層３２と電気的に接続するよう
に設けられたＮｉＣｒ系の薄膜からなる抵抗体層であ
る。３５は抵抗体層３４の上面に設けられたエポキシ系
の樹脂等からなる保護層で、基板３１の上面の上面電極
層３２と隣合う端部まで設けられているものである。３
６は基板３１の側面に上面電極層３２および／または抵
抗体層３４、および下面電極層３３と電気的に接続する
ように設けられたＮｉＣｒ系等の薄膜からなる側面電極
層である。３７，３８は必要に応じてはんだ付け時の信
頼性等の確保のために設けられたＮｉめっき層、はんだ
めっき層である。
【００２８】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
【００２９】図３は本発明の実施の形態１における抵抗
器の製造方法を示す工程図である。まず、図３（ａ）に
示すように、耐熱性および絶縁性に優れた９６％アルミ
ナを含有してなる基板４１の上面および下面の側部に、
Ａｕを主成分とする金属有機物等からなる電極ペースト
をスクリーン印刷・乾燥し、金属有機物等からなる電極
ペーストの有機成分だけを飛ばし、金属成分だけを基板
４１上に焼き付けるために、ベルト式連続焼成炉によっ
て約８５０℃の温度で、４５分のプロファイルによって
焼成し、上面電極層４２および下面電極層（図示せず）
を同時に形成する。
器の製造方法を示す工程図である。まず、図３（ａ）に
示すように、耐熱性および絶縁性に優れた９６％アルミ
ナを含有してなる基板４１の上面および下面の側部に、
Ａｕを主成分とする金属有機物等からなる電極ペースト
をスクリーン印刷・乾燥し、金属有機物等からなる電極
ペーストの有機成分だけを飛ばし、金属成分だけを基板
４１上に焼き付けるために、ベルト式連続焼成炉によっ
て約８５０℃の温度で、４５分のプロファイルによって
焼成し、上面電極層４２および下面電極層（図示せず）
を同時に形成する。
【００３０】次に、図３（ｂ）に示すように、上面電極
層４２を形成した基板４１の上面全体にＮｉＣｒの全面
抵抗体層４３をスパッタ工法により形成し、全面抵抗体
層４３を安定な膜にするために、約３００〜４００℃の
雰囲気中で熱処理を行う。
層４２を形成した基板４１の上面全体にＮｉＣｒの全面
抵抗体層４３をスパッタ工法により形成し、全面抵抗体
層４３を安定な膜にするために、約３００〜４００℃の
雰囲気中で熱処理を行う。
【００３１】次に、図３（ｃ）に示すように、基板４１
の上面の上面電極層４２と隣合う側端の抵抗体層４３を
レーザーにより除去し、所望の抵抗体層４４を形成す
る。この時、レーザーの加工条件は、ＹＡＧレーザー
で、１００ｍｍ／ｓ、１０ｋＨｚ、２Ｗ、スポット径１
５０μｍに設定したものである。
の上面の上面電極層４２と隣合う側端の抵抗体層４３を
レーザーにより除去し、所望の抵抗体層４４を形成す
る。この時、レーザーの加工条件は、ＹＡＧレーザー
で、１００ｍｍ／ｓ、１０ｋＨｚ、２Ｗ、スポット径１
５０μｍに設定したものである。
【００３２】次に、図３（ｄ）に示すように抵抗体層４
３の抵抗値を所定の値に修正するためにレーザートリミ
ング等により、トリミング溝４５を施して抵抗値修正を
行う。この際、抵抗値測定用のトリミングプローブは、
抵抗体層４３の下層に形成した上面電極層４２上にセッ
トし、トリミングは、複数本のストレートカットするサ
ーペンタインカット法により、トリミングした。
３の抵抗値を所定の値に修正するためにレーザートリミ
ング等により、トリミング溝４５を施して抵抗値修正を
行う。この際、抵抗値測定用のトリミングプローブは、
抵抗体層４３の下層に形成した上面電極層４２上にセッ
トし、トリミングは、複数本のストレートカットするサ
ーペンタインカット法により、トリミングした。
【００３３】次に、図３（ｅ）に示すように、トリミン
グ溝４５を施して抵抗値修正抵抗体層４３（本図では、
図示せず）を保護するために、エポキシ系の樹脂ペース
トを上面電極層４２と隣合う基板４１の側端までスクリ
ーン印刷し、約２００℃、３０分の条件で熱硬化して保
護層４６を形成する。この時、保護層４６の印刷パター
ンは、上面電極層４３と隣合う基板４１の側端までを連
続して覆うように設計したので、従来のように個々の抵
抗体層に対して個々の保護層を印刷パターンで形成する
と、印刷時に横方向へズレた場合、抵抗体層を覆いきれ
ないという不良が発生しやすいが、本発明の実施の形態
１の方法によればこの不良に対して課題は少なくなる。
グ溝４５を施して抵抗値修正抵抗体層４３（本図では、
図示せず）を保護するために、エポキシ系の樹脂ペース
トを上面電極層４２と隣合う基板４１の側端までスクリ
ーン印刷し、約２００℃、３０分の条件で熱硬化して保
護層４６を形成する。この時、保護層４６の印刷パター
ンは、上面電極層４３と隣合う基板４１の側端までを連
続して覆うように設計したので、従来のように個々の抵
抗体層に対して個々の保護層を印刷パターンで形成する
と、印刷時に横方向へズレた場合、抵抗体層を覆いきれ
ないという不良が発生しやすいが、本発明の実施の形態
１の方法によればこの不良に対して課題は少なくなる。
【００３４】次に、図３（ｆ）に示すように、基板４１
の側面に上面電極層４２および／または抵抗体層４４と
下面電極層（図示せず）とをつなぐように、スパッタ工
法によりＮｉＣｒ等の薄膜等からなる側面電極層４７を
形成する。
の側面に上面電極層４２および／または抵抗体層４４と
下面電極層（図示せず）とをつなぐように、スパッタ工
法によりＮｉＣｒ等の薄膜等からなる側面電極層４７を
形成する。
【００３５】最後に、必要に応じて露出している上面電
極層４２と下面電極層（図示せず）と側面電極層４７の
はんだ付け時の電極食われの防止およびはんだ付け時の
信頼性の確保のため、電気めっきによって、Ｎｉめっき
層（図示せず）、はんだめっき層（図示せず）と形成し
て、抵抗器を製造するものである。
極層４２と下面電極層（図示せず）と側面電極層４７の
はんだ付け時の電極食われの防止およびはんだ付け時の
信頼性の確保のため、電気めっきによって、Ｎｉめっき
層（図示せず）、はんだめっき層（図示せず）と形成し
て、抵抗器を製造するものである。
【００３６】以上のように構成、製造された本発明の実
施の形態１における抵抗器は、抵抗体パターン形成法と
してフォトリソ法を採用せず、一般的なレーザー加工法
を採用することで、製造工程が簡素化でき、フォトリソ
法で排出されるレジスト液、エッチィング液、現像液等
の各種廃棄物がなくなり、環境保護面での効果が得られ
るものである。
施の形態１における抵抗器は、抵抗体パターン形成法と
してフォトリソ法を採用せず、一般的なレーザー加工法
を採用することで、製造工程が簡素化でき、フォトリソ
法で排出されるレジスト液、エッチィング液、現像液等
の各種廃棄物がなくなり、環境保護面での効果が得られ
るものである。
【００３７】（実施の形態２）以下、本発明の実施の形
態２における抵抗器およびその製造方法について、図面
を参照しながら説明する。
態２における抵抗器およびその製造方法について、図面
を参照しながら説明する。
【００３８】ここで、本実施の形態の抵抗器は、実施の
形態１の抵抗器と同様であるので、説明は省略する。
形態１の抵抗器と同様であるので、説明は省略する。
【００３９】図４、図５は本発明の実施の形態２におけ
る抵抗器の製造方法を示す工程図である。
る抵抗器の製造方法を示す工程図である。
【００４０】まず、図４（ａ）に示すように表面に後工
程で短冊状および個片状に分割するために設けた複数の
縦方向および横方向の分割溝５１，５２を有するととも
に対向する上面の側部に認識用孔５３を備えた耐熱性お
よび絶縁性に優れた９６％アルミナを含有してなるシー
ト状基板５４の上面および下面の横方向の分割溝５２を
跨ぐようにＡｕ等を主成分とする金属有機物等からなる
電極ペーストをスクリーン印刷・乾燥した後、金属有機
物の有機成分を飛ばすために、ベルト式連続焼成炉によ
って約８５０℃で約４５分のプロファイルによって焼成
し、薄膜からなる上面電極層５５と下面電極層（図示せ
ず）を同時に形成する。
程で短冊状および個片状に分割するために設けた複数の
縦方向および横方向の分割溝５１，５２を有するととも
に対向する上面の側部に認識用孔５３を備えた耐熱性お
よび絶縁性に優れた９６％アルミナを含有してなるシー
ト状基板５４の上面および下面の横方向の分割溝５２を
跨ぐようにＡｕ等を主成分とする金属有機物等からなる
電極ペーストをスクリーン印刷・乾燥した後、金属有機
物の有機成分を飛ばすために、ベルト式連続焼成炉によ
って約８５０℃で約４５分のプロファイルによって焼成
し、薄膜からなる上面電極層５５と下面電極層（図示せ
ず）を同時に形成する。
【００４１】次に、図４（ｂ）に示すように、上面電極
層５５（本図では図示せず）を形成してなるシート状基
板５４の上面にスパッタ工法によりＮｉＣｒ等を着膜
し、膜を安定させるために約３００〜４００℃で熱処理
して薄膜からなる薄膜抵抗体層５６を形成する。
層５５（本図では図示せず）を形成してなるシート状基
板５４の上面にスパッタ工法によりＮｉＣｒ等を着膜
し、膜を安定させるために約３００〜４００℃で熱処理
して薄膜からなる薄膜抵抗体層５６を形成する。
【００４２】次に、図４（ｃ）に示すように、シート状
の基板５４の認識用孔５３を位置基準として、約１００
ｍｍ／ｓ、約１０ｋＨｚ、約２Ｗ、スポット径約１５０
μｍに設定したＹＡＧレーザーで縦方向の分割溝５１内
およびその近傍を除去し、抵抗体層５８を形成する。
の基板５４の認識用孔５３を位置基準として、約１００
ｍｍ／ｓ、約１０ｋＨｚ、約２Ｗ、スポット径約１５０
μｍに設定したＹＡＧレーザーで縦方向の分割溝５１内
およびその近傍を除去し、抵抗体層５８を形成する。
【００４３】次に、図４（ｄ）に示すように、抵抗体層
５８の抵抗値を所定の値に修正するために、前工程で用
いた同一のＹＡＧレーザーでシート状基板５４の認識用
孔５３を基準としてトリミング溝５９を施してトリミン
グを行う。この時、抵抗値測定用のトリミングプローブ
は、上面電極層５５上にセットし、トリミングは、サー
ペンタインカット法（複数本のストレートカット）とす
ることにより、低い抵抗値から高い抵抗値まで自在に調
整することができる。また、レーザートリミングの位置
基準は、前工程のレーザースクライブと同様に認識用孔
５３としたことにより、前工程と本工程とを同一位置基
準で加工するため、ズレが生じない。
５８の抵抗値を所定の値に修正するために、前工程で用
いた同一のＹＡＧレーザーでシート状基板５４の認識用
孔５３を基準としてトリミング溝５９を施してトリミン
グを行う。この時、抵抗値測定用のトリミングプローブ
は、上面電極層５５上にセットし、トリミングは、サー
ペンタインカット法（複数本のストレートカット）とす
ることにより、低い抵抗値から高い抵抗値まで自在に調
整することができる。また、レーザートリミングの位置
基準は、前工程のレーザースクライブと同様に認識用孔
５３としたことにより、前工程と本工程とを同一位置基
準で加工するため、ズレが生じない。
【００４４】次に、図５（ａ）に示すように、抵抗値修
正済みの抵抗体層５８を保護するために、横方向に並ぶ
複数の抵抗体層５８を縦方向の分割溝５１を跨ぎ連続し
て覆うようにエポキシ系の樹脂ペーストをスクリーン印
刷し、約２００℃で約３０分の条件で熱硬化して保護層
６０を形成する。この際従来のように個々の抵抗体層に
対して個々の保護層の印刷パターンを形成すると、印刷
時に横方向へズレた場合、抵抗体層を覆いきれないとい
う課題が発生しやすいが、実施の形態２によればこの課
題は少なくなる。
正済みの抵抗体層５８を保護するために、横方向に並ぶ
複数の抵抗体層５８を縦方向の分割溝５１を跨ぎ連続し
て覆うようにエポキシ系の樹脂ペーストをスクリーン印
刷し、約２００℃で約３０分の条件で熱硬化して保護層
６０を形成する。この際従来のように個々の抵抗体層に
対して個々の保護層の印刷パターンを形成すると、印刷
時に横方向へズレた場合、抵抗体層を覆いきれないとい
う課題が発生しやすいが、実施の形態２によればこの課
題は少なくなる。
【００４５】次に、図５（ｂ）に示すように、シート状
基板５４の横方向の分割溝５２で分割し、後述する側面
電極層を形成するための準備工程として、短冊状基板６
１に一次分割をする。
基板５４の横方向の分割溝５２で分割し、後述する側面
電極層を形成するための準備工程として、短冊状基板６
１に一次分割をする。
【００４６】次に、図５（ｃ）に示すように、短冊状基
板６１の側面の長手方向に上面電極層５５と下面電極層
（図示せず）とを電気的に接続するように、スパッタ工
法によりＮｉＣｒ等の薄膜からなる側面電極層６２を形
成する。
板６１の側面の長手方向に上面電極層５５と下面電極層
（図示せず）とを電気的に接続するように、スパッタ工
法によりＮｉＣｒ等の薄膜からなる側面電極層６２を形
成する。
【００４７】最後に、図５（ｄ）に示すように、露出し
ている側面電極層６２にめっきを施すための準備工程と
して、短冊状基板６１を個片状の基板６３に分割する二
次分割を行い、露出している上面電極層５５、下面電極
層（図示せず）と側面電極層６２とのはんだ付け時の電
極食われの防止およびはんだ付け時の信頼性の確保のた
め、必要により電気めっきによって、Ｎｉめっき層（図
示せず）を中間層とし、はんだめっき層（図示せず）を
最外層として形成して、抵抗器を製造するものである。
ている側面電極層６２にめっきを施すための準備工程と
して、短冊状基板６１を個片状の基板６３に分割する二
次分割を行い、露出している上面電極層５５、下面電極
層（図示せず）と側面電極層６２とのはんだ付け時の電
極食われの防止およびはんだ付け時の信頼性の確保のた
め、必要により電気めっきによって、Ｎｉめっき層（図
示せず）を中間層とし、はんだめっき層（図示せず）を
最外層として形成して、抵抗器を製造するものである。
【００４８】以上のように構成、製造された本発明の実
施の形態２における抵抗器は、抵抗体層を形成する方法
として、フォトリソ法を採用せず、レーザーにより形成
することで、製造工程が簡素化できるとともに、フォト
リソ法で排出されるレジスト液、エッチィング液、現像
液等の各種廃棄物がなくなり、環境保護面で有効であ
る。
施の形態２における抵抗器は、抵抗体層を形成する方法
として、フォトリソ法を採用せず、レーザーにより形成
することで、製造工程が簡素化できるとともに、フォト
リソ法で排出されるレジスト液、エッチィング液、現像
液等の各種廃棄物がなくなり、環境保護面で有効であ
る。
【００４９】なお、実施の形態２において、分割溝を有
する基板を使用したが、分割溝のないアルミナ基板を使
用し、例えば炭酸ガスレーザーにより分割用の溝の加工
を行うような場合でも良い。
する基板を使用したが、分割溝のないアルミナ基板を使
用し、例えば炭酸ガスレーザーにより分割用の溝の加工
を行うような場合でも良い。
【００５０】また、金属有機物電極ペーストを用いて上
面電極層および下面電極層を形成したが、これは製造材
料および方法を制限するものではなく、薄膜抵抗体層と
同様のスパッタ法およびフォトリソ法でも良い。
面電極層および下面電極層を形成したが、これは製造材
料および方法を制限するものではなく、薄膜抵抗体層と
同様のスパッタ法およびフォトリソ法でも良い。
【００５１】また、シート状基板に認識用穴を設けたも
のを使用したが、表裏を貫通する穴に限定されるもので
はなく、例えば分割溝を使用しても良く、位置基準にな
るものであれば良い。
のを使用したが、表裏を貫通する穴に限定されるもので
はなく、例えば分割溝を使用しても良く、位置基準にな
るものであれば良い。
【００５２】
【発明の効果】以上のように本発明は、抵抗体層を形成
する方法としてフォトリソ法でなく、レーザーにより製
造することにより、製造工程が簡素化できるとともに、
フォトリソ法で排出されるレジスト液、エッチィング
液、現像液等の各種廃棄物がなくなり、環境保護面での
有益な効果が得られるものである。
する方法としてフォトリソ法でなく、レーザーにより製
造することにより、製造工程が簡素化できるとともに、
フォトリソ法で排出されるレジスト液、エッチィング
液、現像液等の各種廃棄物がなくなり、環境保護面での
有益な効果が得られるものである。
【００５３】また、クリーンルーム、排水処理施設等の
高価な設備投資も不要になる。さらに、認識用孔を有す
るシート状の基板を用いたため、従来よりも位置合わせ
精度に優れかつ抵抗体層の形成できる面積を広くとるこ
とができるので、特に１００５サイズのような微小サイ
ズの抵抗器に対して有効であるとともに、広い抵抗値範
囲をカバーすることができるという有利な効果が得られ
る。
高価な設備投資も不要になる。さらに、認識用孔を有す
るシート状の基板を用いたため、従来よりも位置合わせ
精度に優れかつ抵抗体層の形成できる面積を広くとるこ
とができるので、特に１００５サイズのような微小サイ
ズの抵抗器に対して有効であるとともに、広い抵抗値範
囲をカバーすることができるという有利な効果が得られ
る。
【００５４】さらに、保護層の印刷パターンを縦方向の
分割溝を跨ぎ横方向の抵抗体層を連続して覆うため、横
方向の印刷ズレを考慮する必要がなくなり、上記効果と
の相乗作用で、より抵抗体層を形成できる面積を広くと
ることができる。
分割溝を跨ぎ横方向の抵抗体層を連続して覆うため、横
方向の印刷ズレを考慮する必要がなくなり、上記効果と
の相乗作用で、より抵抗体層を形成できる面積を広くと
ることができる。
【図１】本発明の実施の形態１における抵抗器の斜視図
【図２】同断面図
【図３】同抵抗器の製造方法を示す工程図
【図４】本発明の実施の形態２における抵抗器の製造方
法を示す工程図
法を示す工程図
【図５】同製造方法を示す工程図
【図６】従来の抵抗器の斜視図
【図７】同断面図
【図８】同製造方法を示す工程図
【図９】同製造方法を示す工程図
【図１０】同製造方法を示す工程図
３１ 基板 ３２ 上面電極層 ３３ 下面電極層 ３４ 抵抗体層 ３５ 保護層 ３６ 側面電極層 ５１ 縦方向の分割溝 ５２ 横方向の分割溝 ５３ 認識用孔 ５４ シート状基板 ５５ 上面電極層 ５８ 抵抗体層 ６０ 保護層 ６２ 側面電極層 ６３ 基板
Claims (6)
- 【請求項１】 基板と、前記基板の上面の側部に設けら
れた一対の上面電極層と、前記上面電極層を跨ぐように
設けられた抵抗体層と、前記抵抗体層を覆うとともに前
記上面電極層と隣合う前記基板の側端部まで設けられた
保護層と、前記基板の側面に前記上面電極層と電気的に
接続された一対の側面電極層とからなる抵抗器。 - 【請求項２】 基板の上面の側部に一対の上面電極層を
形成し、次に前記基板の上面全体に抵抗体層を形成し、
次に前記基板の前記抵抗体層のうち前記基板の上面電極
層と隣合う前記抵抗体層を除去し、次に前記抵抗体層を
覆うとともに前記抵抗体層を除去した前記基板の側端部
まで覆うように保護層を形成し、次に前記基板の側面に
前記上面電極層と電気的に接続するように一対の側面電
極層を形成してなる抵抗器の製造方法。 - 【請求項３】 基板上面電極層と隣合う抵抗体層を除去
し、さらに抵抗値を調整するために前記上面電極層間の
抵抗体層の一部を除去する請求項１記載の抵抗器の製造
方法。 - 【請求項４】 縦方向および横方向に一定間隔の分割溝
を有する基板の上面のいずれか一方の分割溝を跨ぐよう
に上面電極層を形成する工程と、次に前記基板の上面の
全体に抵抗体層を形成する工程と、次に前記基板の少な
くとも前記上面電極層を形成していない分割溝内の前記
抵抗体層を除去する工程と、次に前記基板上面の複数の
前記抵抗体層と前記上面電極層を形成していない分割溝
を跨いで連続して覆うように保護層を形成する工程とを
含有してなる抵抗器の製造方法。 - 【請求項５】 基板上の分割溝と同時に加工形成した認
識部を有し、前記認識部を基準に分割溝内の抵抗体層を
除去し、前記認識部を基準に抵抗値を調整するために抵
抗体層の一部を除去する請求項４記載の抵抗器の製造方
法。 - 【請求項６】 分割用溝内の抵抗体層の除去と、上面電
極層間の薄膜抵抗体層の抵抗値を調整するために薄膜抵
抗体層の一部の除去を同一のレーザーにより行う請求項
５記載の抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8205649A JPH1050502A (ja) | 1996-08-05 | 1996-08-05 | 抵抗器およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8205649A JPH1050502A (ja) | 1996-08-05 | 1996-08-05 | 抵抗器およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1050502A true JPH1050502A (ja) | 1998-02-20 |
Family
ID=16510394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8205649A Pending JPH1050502A (ja) | 1996-08-05 | 1996-08-05 | 抵抗器およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1050502A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001307903A (ja) * | 2000-04-11 | 2001-11-02 | Koketsu Kagi Kofun Yugenkoshi | 薄膜抵抗器の製造方法 |
| US6777778B2 (en) * | 2001-06-20 | 2004-08-17 | Alps Electric Co., Ltd. | Thin-film resistor and method for manufacturing the same |
| JP2007134452A (ja) * | 2005-11-09 | 2007-05-31 | Taiyosha Electric Co Ltd | チップ抵抗器の製造方法 |
| JP2014165368A (ja) * | 2013-02-26 | 2014-09-08 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
| JP2014165194A (ja) * | 2013-02-21 | 2014-09-08 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
| JP2017022256A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017022257A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017163165A (ja) * | 2017-06-21 | 2017-09-14 | ローム株式会社 | チップ抵抗器、およびチップ抵抗器の製造方法 |
| JP2019135782A (ja) * | 2019-04-15 | 2019-08-15 | ローム株式会社 | チップ抵抗器 |
-
1996
- 1996-08-05 JP JP8205649A patent/JPH1050502A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001307903A (ja) * | 2000-04-11 | 2001-11-02 | Koketsu Kagi Kofun Yugenkoshi | 薄膜抵抗器の製造方法 |
| US6777778B2 (en) * | 2001-06-20 | 2004-08-17 | Alps Electric Co., Ltd. | Thin-film resistor and method for manufacturing the same |
| JP2007134452A (ja) * | 2005-11-09 | 2007-05-31 | Taiyosha Electric Co Ltd | チップ抵抗器の製造方法 |
| JP2014165194A (ja) * | 2013-02-21 | 2014-09-08 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
| US9711265B2 (en) | 2013-02-21 | 2017-07-18 | Rohm Co., Ltd. | Chip resistor and method for making the same |
| US9881719B2 (en) | 2013-02-21 | 2018-01-30 | Rohm Co., Ltd. | Chip resistor and method for making the same |
| US10102948B2 (en) | 2013-02-21 | 2018-10-16 | Rohm Co., Ltd. | Chip resistor and method for making the same |
| JP2014165368A (ja) * | 2013-02-26 | 2014-09-08 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
| JP2017022256A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017022257A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017163165A (ja) * | 2017-06-21 | 2017-09-14 | ローム株式会社 | チップ抵抗器、およびチップ抵抗器の製造方法 |
| JP2019135782A (ja) * | 2019-04-15 | 2019-08-15 | ローム株式会社 | チップ抵抗器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5792781B2 (ja) | 金属ストリップ抵抗器とその製造方法 | |
| US7237324B2 (en) | Method for manufacturing chip resistor | |
| JPH1050502A (ja) | 抵抗器およびその製造方法 | |
| JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
| US6238992B1 (en) | Method for manufacturing resistors | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP3129170B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2005085865A (ja) | 抵抗器およびチップ状電子部品の製造方法 | |
| JP3651179B2 (ja) | 抵抗器の製造方法 | |
| JP2001110601A (ja) | 抵抗器およびその製造方法 | |
| JPH0969406A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2002208502A (ja) | チップ抵抗器及びその製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2002367801A (ja) | チップ形抵抗器およびその製造方法 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JPH0645118A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2008103462A (ja) | チップ型ネットワーク抵抗器と面実装部品およびその製造方法 | |
| JP4281136B2 (ja) | チップ型サーミスタの抵抗値修正方法 | |
| JP3767084B2 (ja) | 抵抗器の製造方法 | |
| JPH10321401A (ja) | 抵抗器およびその製造方法 | |
| JP2000058303A (ja) | 電子部品 | |
| JP2000340413A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JPH0822904A (ja) | 角形チップ抵抗器 | |
| JPH0497501A (ja) | 抵抗器及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |