JP2014165368A - チップ抵抗器、およびチップ抵抗器の製造方法 - Google Patents

チップ抵抗器、およびチップ抵抗器の製造方法 Download PDF

Info

Publication number
JP2014165368A
JP2014165368A JP2013035801A JP2013035801A JP2014165368A JP 2014165368 A JP2014165368 A JP 2014165368A JP 2013035801 A JP2013035801 A JP 2013035801A JP 2013035801 A JP2013035801 A JP 2013035801A JP 2014165368 A JP2014165368 A JP 2014165368A
Authority
JP
Japan
Prior art keywords
substrate
layer
chip resistor
resistor according
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013035801A
Other languages
English (en)
Other versions
JP6227877B2 (ja
Inventor
Kenichi Harada
賢一 原田
Masaki Yoneda
将記 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013035801A priority Critical patent/JP6227877B2/ja
Priority to US14/189,395 priority patent/US9514867B2/en
Publication of JP2014165368A publication Critical patent/JP2014165368A/ja
Application granted granted Critical
Publication of JP6227877B2 publication Critical patent/JP6227877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/08Cooling, heating or ventilating arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49099Coating resistive material on a base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】 強度を保ちつつ、抵抗値を大きくできるチップ抵抗器を提供すること。
【解決手段】 基板表面11および基板裏面12を有する、絶縁性の基板1と、基板表面11に形成された抵抗体2と、抵抗体2および基板表面11の間に介在している接合層3と、抵抗体2に導通している第1電極4と、抵抗体2に導通しており、第1電極4に対し、基板1の厚さ方向Z1に直交する第1方向X1とは反対の第2方向X2側に位置する第2電極と、を備え、基板1は、第1方向X1を向いている第1基板側面13を有し、第1電極4は、抵抗体2、第1基板側面13、および、基板裏面12を覆っている。
【選択図】 図9

Description

本発明は、チップ抵抗器、およびチップ抵抗器の製造方法に関する。
従来から、電子機器に用いられるチップ抵抗器が知られている。たとえば特許文献1に開示のチップ抵抗器は、金属製の抵抗体と、2つの電極と、を備えている。2つの電極は互いに間隔を隔てて、抵抗体に設けられている。このチップ抵抗器においては、チップ抵抗器自体の強度を保つ必要があるので、金属製の抵抗体の厚さをあまり薄くできない。したがって、従来のチップ抵抗器では、抵抗値を十分に大きくすることができていない。
特開2009−218552号公報
本発明は、上記した事情のもとで考え出されたものであって、強度を保ちつつ、抵抗値を大きくできるチップ抵抗器を提供することをその主たる課題とする。
本発明の第1の側面によると、基板表面および基板裏面を有する、絶縁性の基板と、前記基板表面に配置された抵抗体と、前記抵抗体および前記基板表面の間に介在している接合層と、前記抵抗体に導通している第1電極と、前記抵抗体に導通しており、前記第1電極に対し、前記基板の厚さ方向に直交する第1方向とは反対の第2方向側に位置する第2電極と、を備え、前記基板は、前記第1方向を向いている第1基板側面を有し、前記第1電極は、前記抵抗体、前記第1基板側面、および、前記基板裏面を覆っている、チップ抵抗器が提供される。
好ましくは、前記第1電極は、下地層および連絡層を含み、前記下地層は、前記基板裏面に形成され、前記連絡層は、前記下地層と、前記第1基板側面と、前記抵抗体と、を直接覆っている。
好ましくは、前記下地層は、前記連絡層と、前記基板裏面との間に介在している。
好ましくは、前記連絡層の厚さは、0.5〜1.0nmである。
好ましくは、前記連絡層は、PVD、あるいは、CVDによって形成される。
好ましくは、前記PVDは、スパッタリングである。
好ましくは、前記抵抗体は、前記基板の厚さ方向視においてサーペンタイン状である。
好ましくは、前記抵抗体は、前記第1方向を向いている抵抗体側面を有し、前記抵抗体側面は、前記連絡層に直接覆われている。
好ましくは、前記抵抗体は、前記基板表面の向く方向と同一方向を向く抵抗体表面を有し、前記抵抗体表面は、前記連絡層に直接覆われている。
好ましくは、前記接合層は、前記基板表面の向く方向と同一方向を向く接合層表面を有し、前記接合層表面は、前記抵抗体に直接接している。
好ましくは、前記接合層表面のうち、前記抵抗体側面よりも前記第1方向側に位置する領域は、前記連絡層に直接覆われている。
好ましくは、前記第1電極は、前記連絡層を覆うメッキ層を含む。
好ましくは、前記メッキ層は、前記連絡層を覆うCu層と、前記Cu層を覆うNi層と、前記Ni層を覆うSn層と、を有する。
好ましくは、前記基板は、前記基板表面と鈍角をなすように前記厚さ方向に対して傾斜する第1傾斜面を有し、前記第1傾斜面は、前記基板表面および前記第1基板側面につながり、前記第1傾斜面は、前記接合層に覆われている。
好ましくは、前記基板は、前記基板裏面と鈍角をなすように前記厚さ方向に対して傾斜する第2傾斜面を有し、前記第2傾斜面は、前記基板裏面および前記第1基板側面につながり、前記第2傾斜面は、前記下地層に覆われている。
好ましくは、前記第1傾斜面の前記基板の厚さ方向における寸法は、前記第2傾斜面の前記基板の厚さ方向における寸法よりも大きい。
好ましくは、前記基板は、前記第2方向を向く第2基板側面を有し、前記第2電極は、前記抵抗体、前記第2基板側面、および、前記基板裏面を覆っている。
好ましくは、前記基板は、互いに反対側を向く第3基板側面および第4基板側面を有し、前記第3基板側面は、前記基板の厚さ方向と前記第1方向とに直交する第3方向を向いており、前記第3基板側面および前記第4基板側面はいずれも露出している。
好ましくは、前記抵抗体を覆う、絶縁性の保護膜を更に備え、前記保護膜は、前記第1電極および前記第2電極に直接接している。
好ましくは、前記下地層は、Agよりなる。
好ましくは、前記基板は、セラミックあるいは樹脂よりなる。
好ましくは、前記接合層は、エポキシ系の材料よりなる。
好ましくは、前記抵抗体は、マンガニン、ゼラニン、Ni−Cr合金、Cu−Ni合金、あるいは、Fe−Cr合金よりなる。
本発明の第2の側面によると、本発明の第1の側面によって提供されるチップ抵抗器の製造方法であって、絶縁性の基板シートのシート表面に、接合材によって、抵抗体部材を接合する工程を備える、チップ抵抗器の製造方法が提供される。
好ましくは、前記基板シートのシート裏面に、導電性の下地層を形成する工程を更に備える。
好ましくは、前記下地層を形成する工程は、印刷により行われる。
好ましくは、前記下地層は、Agよりなる。
好ましくは、前記接合材は、接着シートあるいは液状の接着剤である。
好ましくは、前記抵抗体部材を覆う、絶縁性の保護膜を形成する工程を更に備える。
好ましくは、前記基板シートを分割し、複数のバーを形成する工程を備える。
好ましくは、前記複数のバーはそれぞれ、長手状に延びるバー側面を有し、前記バー側面に導電性材料を積層させる工程を更に備える。
好ましくは、前記導電性材料を積層させる工程は、PVD、あるいは、CVDによって行われる。
好ましくは、前記PVDは、スパッタリングである。
好ましくは、前記積層させる工程においては、前記各バーの前記バー側面に、一括して導電性材料を積層させる。
好ましくは、前記基板シートのシート表面およびシート裏面にはそれぞれ、複数の溝が形成され、前記複数のバーに分割する工程においては、前記複数の溝に沿って前記基板シートを分割する。
好ましくは、前記複数のバーを、前記複数のバーの短手方向に沿って固片に分割する工程を更に備える。
好ましくは、前記固片に分割する工程の後、前記固片にメッキを行い、メッキ層を形成する工程を備える。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態にかかるチップ抵抗器の平面図(一部透視化)である。 図1のII−II線に沿う断面図である。 図1のIII−III線に沿う断面図である。 図1から第1電極および第2電極を省略した平面図(一部透視化)である。 図1に示したチップ抵抗器の右側面図(一部透視化)である。 図1に示したチップ抵抗器の左側面図(一部透視化)である。 図1に示したチップ抵抗器の正面図である。 図1に示したチップ抵抗器の背面図である。 図2に示したチップ抵抗器の部分拡大断面図である。 図2に示したチップ抵抗器の部分拡大断面図である。 図1に示したチップ抵抗器の製造方法における一工程を示す平面図である。 図1に示したチップ抵抗器の製造方法における一工程を示す裏面図である。 図12に続く一工程を示す裏面図である。 図13のXIV−XIV線に沿う断面図である。 図14に続く一工程を示す断面図である。 図15に続く一工程を示す平面図である。 図16のXVII−XVII線に沿う断面図である。 図16に続く一工程を示す平面図である。 図18のXIX−XIX線に沿う断面図である。 図18に続く一工程を示す平面図である。 図20のXXI−XXI線に沿う断面図である。 図20に続く一工程を示す斜視図である。 図22の断面図である。 図23に続く一工程を示す断面図である。 図24に続く一工程を示す平面図である。
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。
<第1実施形態>
図1〜図25を用いて、本発明の第1実施形態について説明する。
図1は、本発明の第1実施形態にかかるチップ抵抗器の平面図(一部透視化)である。図2は、図1のII−II線に沿う断面図である。図3は、図1のIII−III線に沿う断面図である。図4は、図1から第1電極および第2電極を省略した平面図(一部透視化)である。図5は、図1に示したチップ抵抗器の右側面図(一部透視化)である。図6は、図1に示したチップ抵抗器の左側面図(一部透視化)である。図7は、図1に示したチップ抵抗器の正面図である。図8は、図1に示したチップ抵抗器の背面図である。図9、図10は、図2に示したチップ抵抗器の部分拡大断面図である。
これらの図に示すチップ抵抗器100は、基板1と、抵抗体2と、接合層3と、第1電極4と、第2電極5と、保護膜6と、を備える。
基板1は板状である。基板1は絶縁性である。基板1はたとえば、セラミックあるいは樹脂よりなる。このようなセラミックとしては、たとえば、Al23、AlN、およびSiCが挙げられる。抵抗体2にて発生した熱をチップ抵抗器100の外部に放熱しやすくするため、基板1を構成する材料としては熱伝導率が大きいものを用いることが好ましい。基板1は、基板表面11と、基板裏面12と、第1基板側面13と、第2基板側面14と、第3基板側面15と、第4基板側面16と、を有する。基板表面11と、基板裏面12と、第1基板側面13と、第2基板側面14と、第3基板側面15と、第4基板側面16はいずれも、平坦である。図2に示すように、同図の上下方向を基板1の厚さ方向Z1とする。そして、図1に示すように、同図の右方向を第1方向X1とし、左方向を第2方向X2とし、上方向を第3方向X3とし、下方向を第4方向X4とする。基板1の厚さ(厚さ方向Z1の寸法)は、たとえば、100〜500μmである。
なお、チップ抵抗器100の第1方向X1における寸法は、たとえば、5〜10mmであり、チップ抵抗器100の第3方向X3における寸法は、たとえば、2〜10mmである。
基板表面11および基板裏面12は互いに反対側を向く。第1基板側面13は第1方向X1を向いている。第2基板側面14は第2方向X2を向いている。すなわち第1基板側面13および第2基板側面14は互いに反対側を向いている。第3基板側面15は第3方向X3を向いている。第4基板側面16は第4方向X4を向いている。すなわち第3基板側面15および第4基板側面16は互いに反対側を向いている。
図2、図3、図9、図10に示すように、本実施形態においては、基板1は、第1傾斜面13a,14a,15a,16aおよび第2傾斜面13b,14b,15b,16bを有する。第1傾斜面13a,14a,15a,16aはいずれも、基板表面11と鈍角をなすように厚さ方向Z1に対して傾斜している。第2傾斜面13b,14b,15b,16bはいずれも、基板裏面12と鈍角をなすように厚さ方向Z1に対して傾斜している。第1傾斜面13aは、基板表面11および第1基板側面13につながっている。第1傾斜面14aは、基板表面11および第2基板側面14につながっている。第1傾斜面15aは、基板表面11および第3基板側面15につながっている。第1傾斜面16aは、基板表面11および第4基板側面16につながっている。第2傾斜面13bは、基板裏面12および第1基板側面13につながっている。第2傾斜面14bは、基板裏面12および第2基板側面14につながっている。第2傾斜面15bは、基板裏面12および第3基板側面15につながっている。第2傾斜面16bは、基板裏面12および第4基板側面16につながっている。本実施形態においては、第1傾斜面13a,14a,15a,16aの厚さ方向Z1における寸法は、第2傾斜面13b,14b,15b,16bの厚さ方向Z1における寸法よりも、大きい。
本実施形態とは異なり、基板1に、第1傾斜面13a,14a,15a,16aや、第2傾斜面13b,14b,15b,16bが形成されてなくてもよい。
図2に示すように、抵抗体2は基板1に配置されている。具体的には抵抗体2は基板1の基板表面11に配置されている。抵抗体2の厚さ(厚さ方向Z1方向における寸法)は、たとえば、50〜200μmである。本実施形態では、抵抗体2は厚さ方向Z1視において、サーペンタイン状である。抵抗体2がサーペンタイン状であることは、抵抗体2の抵抗値を大きくできる点において好ましい。本実施形態とは異なり、抵抗体2がサーペンタイン状ではなく、たとえば、X1−X2方向に延びる帯状であってもよい。抵抗体2は、金属抵抗材料よりなり、このような金属抵抗材料としては、たとえば、マンガニン、ゼラニン、Ni−Cr合金、Cu−Ni合金、および、Fe−Cr合金が挙げられる。
図2、図3に示すように、抵抗体2は、第1抵抗体側面21と、第2抵抗体側面22と、抵抗体表面24と、を有する。第1抵抗体側面21は第1方向X1を向いている。本実施形態では、第1抵抗体側面21は、第1基板側面13よりも第2方向X2側に位置している。第2抵抗体側面22は第2方向X2を向いている。本実施形態では、第2抵抗体側面22は第2基板側面14よりも第1方向X1側に位置している。抵抗体表面24は、基板表面11の向く方向と同一方向(すなわち、図2の上方向)を向いている。
接合層3は基板1および抵抗体2の間に介在している。具体的には、接合層3は基板1における基板表面11と、抵抗体2との間に介在している。接合層3は、抵抗体2を基板表面11に接合している。接合層3は絶縁性の材料よりなることが好ましい。このような絶縁性の材料としては、エポキシ系の材料が挙げられる。接合層3を構成する材料の熱伝導率は大きい方が好ましい。抵抗体2にて発生した熱を、接合層3および基板1を経由して、チップ抵抗器100の外部に放出しやすくするためである。接合層3を構成する材料の熱伝導率は、たとえば、1〜15W/(m・K)である。接合層3の厚さ(厚さ方向Z1における寸法)は、たとえば、30〜100μmである。図2、図3に示すように、本実施形態においては、接合層3は基板表面11の全面を覆っている。本実施形態においては更に、接合層3は、第1傾斜面13a,14a,15a,16aを覆っている。
本実施形態とは異なり、接合層3が基板表面11の一部のみに形成されていてもよい。たとえば、接合層3が、基板表面11のうち抵抗体2と重なる領域のみに形成されていてもよい。
図2、図3に示すように、接合層3は接合層表面31を有する。接合層表面31は、基板表面11の向く方向と同一方向(すなわち、図2の上方向)を向いている。接合層表面31は抵抗体2に直接接している。
第1電極4は抵抗体2に導通している。第1電極4は、抵抗体2と、第1基板側面13と、基板裏面12とを覆っている。第1電極4は、チップ抵抗器100が搭載される配線基板(図示略)から抵抗体2へと電力を供給するためのものである。
図9に示すように、第1電極4は、第1下地層41と、第1連絡層42と、第1メッキ層43と、を含む。
第1下地層41は、基板裏面12に形成されている。後述もするが、第1下地層41はたとえば印刷により形成される。第1下地層41を構成する材料としては、たとえばAgあるいはCuよりなる。大気中にて第1下地層41を形成できるという観点からは、第1下地層41がAgよりなることが好ましい。第1下地層41は、基板裏面12においてX3−X4方向の全体にわたって、形成されている。本実施形態においては、第1下地層41は、第2傾斜面13bと、第2傾斜面15bの一部と、第2傾斜面16bの一部と、に形成されている。
第1連絡層42は、第1下地層41と、第1基板側面13と、抵抗体2とを直接覆っている。第1連絡層42は、第1下地層41と、抵抗体2とを電気的に接続している。第1連結層42は、第1基板側面13上にメッキによって第1メッキ層43を形成するために、形成されている。第1連絡層42と基板裏面12との間には、第1下地層41が介在している。また、第1連絡層42は、抵抗体2における、第1抵抗体側面21と、抵抗体表面24と、を直接覆っている。本実施形態においては、第1連絡層42は、接合層表面31のうち、第1抵抗体側面21よりも第1方向X1方向側に位置する領域を、直接覆っている。本実施形態においては更に、第1連絡層42は、接合層3のうち第1傾斜面13aに形成された部分と、第1下地層41のうち第2傾斜面13bに形成された部分と、を直接覆っている。第1連絡層42は、第1基板側面13においてX3−X4方向の全体にわたって、形成されている。第1連絡層42は、たとえば、NiやCrを含む。第1連絡層42の厚さは、たとえば、0.5〜1.0nmである。
第1メッキ層43は、第1下地層41および第1連絡層42を直接覆っている。第1メッキ層43は、第1基板側面13と抵抗体2とに形成されている。第1メッキ層43は外部に露出している。本実施形態においては具体的には、第1メッキ層43は、Cu層43aと、Ni層43bと、Sn層43cと、を有する。Cu層43aは第1下地層41および第1連絡層42を直接覆っている。Ni層43bは、Cu層43aを直接覆っている。Sn層43cは、Ni層43bを直接覆っている。Sn層43cは外部に露出している。チップ抵抗器100の実装の際には、Sn層43cにはハンダが付着する。Cu層43aの厚さは、たとえば10〜50μmであり、Ni層43bの厚さは、たとえば1〜10μmであり、Sn層43cの厚さは、たとえば1〜10μmである。
図10に示すように、第2電極5は抵抗体2に導通している。第2電極5は、抵抗体2と、第2基板側面14と、基板裏面12とを覆っている。第2電極5は、チップ抵抗器100が搭載される配線基板(図示略)から抵抗体2へと電力を供給するためのものである。
第2電極5は、第2下地層51と、第2連絡層52と、第2メッキ層53と、を含む。
第2下地層51は、基板裏面12に形成されている。後述もするが、第2下地層51はたとえば印刷により形成される。第2下地層51を構成する材料としては、たとえばAgあるいはCuよりなる。大気中にて第2下地層51を形成できるという観点からは、第2下地層51がAgよりなることが好ましい。第2下地層51は、基板裏面12においてX3−X4方向の全体にわたって、形成されている。本実施形態においては、第2下地層51は、第2傾斜面14bと、第2傾斜面15bの一部と、第2傾斜面16bの一部と、に形成されている。
第2連絡層52は、第2下地層51と、第2基板側面14と、抵抗体2とを直接覆っている。第2連絡層52は、第2下地層51と、抵抗体2とを電気的に接続している。第2連絡層52は、第2基板側面14上にメッキによって第2メッキ層53を形成するために、形成されている。第2連絡層52と基板裏面12との間には、第2下地層51が介在している。また、第2連絡層52は、抵抗体2における、第2抵抗体側面22と、抵抗体表面24と、を直接覆っている。本実施形態においては、第2連絡層52は、接合層表面31のうち、第2抵抗体側面22よりも第2方向X2方向側に位置する領域を、直接覆っている。本実施形態においては更に、第2連絡層52は、接合層3のうち第1傾斜面14aに形成された部分と、第2下地層51のうち第2傾斜面14bに形成された部分と、を直接覆っている。第2連絡層52は、第2基板側面14においてX3−X4方向の全体にわたって、形成されている。第2連絡層52の厚さは、たとえば、0.5〜1.0nmである。
第2メッキ層53は、第2下地層51および第2連絡層52を直接覆っている。第2メッキ層53は、第2基板側面14と抵抗体2とに形成されている。第2メッキ層53は外部に露出している。本実施形態においては具体的には、第2メッキ層53は、Cu層53aと、Ni層53bと、Sn層53cと、を有する。Cu層53aは第2下地層51および第2連絡層52を直接覆っている。Ni層53bは、Cu層53aを直接覆っている。Sn層53cは、Ni層53bを直接覆っている。Sn層53cは外部に露出している。チップ抵抗器100の実装の際には、Sn層53cにはハンダが付着する。Cu層53aの厚さは、たとえば10〜50μmであり、Ni層53bの厚さは、たとえば1〜10μmであり、Sn層53cの厚さは、たとえば1〜10μmである。
保護膜6は、絶縁性であり、抵抗体2を覆っている。本実施形態においては、保護膜6は接合層3(具体的には、接合層3の接合層表面31)を直接覆っている。保護膜6は、第1電極4および第2電極5に接している。保護膜6は、たとえば熱硬化性の材料よりなる。保護膜6の最大厚さ(厚さ方向Z1における最大寸法)は、たとえば、100〜250μmである。
図7、図8に示すように、チップ抵抗器100においては、第3基板側面15および第4基板側面16には、第1電極4や第2電極5や保護膜6が形成されていない部分を有する。そのため、第3基板側面15の少なくとも一部(本実施形態では全体)および第4基板側面16の少なくとも一部(本実施形態では全体)は露出している。
次に、チップ抵抗器100の製造方法について説明する。
まず、図11、図12に示すように、基板シート810を用意する。図11は、基板シート810のシート表面811を示し、図12は、基板シート810のシート裏面812を示す。基板シート810は上述の基板1になるものである。基板シート810は絶縁材料よりなる。基板シート810はセラミックあるいは樹脂よりなる。セラミックとしては、たとえば、Al23、AlN、およびSiCが挙げられる。基板シート810には、溝816および溝817が形成されている。溝816および溝817は碁盤の目状に形成されている。溝816は基板シート810のシート表面811に形成されている。溝816の内面(図11では図示略)が、上述の第1傾斜面13a,14a,15a,16aになる。一方、溝817は基板シート810のシート裏面812に形成されている。溝817の内面(図12では図示略)が、上述の第2傾斜面13b,14b,15b,16bになる。本実施形態においては、溝816の深さの方が、溝817の深さよりも深い(後述の図14参照)。そのため、上述のように、第1傾斜面13a,14a,15a,16aの厚さ方向Z1における寸法が、第2傾斜面13b,14b,15b,16bの厚さ方向Z1における寸法よりも、大きくなっている。
次に、図13、図14に示すように、基板シート810のシート裏面812に、下地層850を形成する。下地層850は導電性の材料よりなり、上述の第1下地層41および第2下地層51になるものである。下地層850は、一方向に沿って延びる複数の帯状に形成する。下地層850は、たとえば印刷および焼成を経て形成される。なお、下地層850の一部は、溝817に形成される。そのため、上述のように、第1下地層41が、第2傾斜面13bと、第2傾斜面15bの一部と、第2傾斜面16bの一部と、に形成されることとなる。また、同様に、第2下地層51が、第2傾斜面14bと、第2傾斜面15bの一部と、第2傾斜面16bの一部と、に形成されることとなる。
次に、図15に示すように、基板シート810のシート表面811に接合材830を接合する。接合材830は、上述の接合層3になるものである。本実施形態においては基板シート810は熱伝導性の接着シートである。そして、図15に示した状態では、基板シート810のシート表面811に接合材830が仮熱圧着されている。なお、接合材830の一部は、溝816に充填される。そのため、上述のように、接合層3が、第1傾斜面13a,14a,15a,16aを覆うこととなる。
次に、図16、図17に示すように、シート表面811に、接合材830によって、抵抗体部材820を接合する。本実施形態では、図16、図17に示した状態では、抵抗体部材820は接合材830に仮圧着されている。抵抗体部材820は、上述の抵抗体2となるべき部分を複数有している。本実施形態では、サーペンタイン状の抵抗体2を形成するべく、抵抗体部材820をシート表面811に接合する前に、エッチングあるいは打ち抜き金型で抵抗体部材820に複数のサーペンタイン状の部分が形成されている。次に、抵抗体部材820にトリミング処理を施す(図示略)。抵抗体2の抵抗値の調整のためである。トリミング処理はたとえば、レーザや、サンドブラストや、ダイサーや、グラインダー等を用いて行われる。
本実施形態とは異なり、基板シート810のシート表面811に抵抗体部材820を接合するのに、接合材830としてシート状の部材を用いずに、液状の接着剤を用いてもよい。
次に、図18、図19に示すように、絶縁性の保護膜860を形成する。保護膜860は、上述の保護膜6になるものである。保護膜860は、一方向に沿って延びる複数の帯状に形成される。保護膜860は、たとえば印刷あるいは塗布によって形成される。次に、図示しないが、図18、図19に示した中間品を、たとえば、150〜170℃にて硬化させる。
次に、図20、図21に示すように、基板シート810を分割し、複数のバー881を形成する。各バー881は、長手状に延びるバー側面882を有している。バー側面882は、主として上述の第1基板側面13あるいは第2基板側面14になる部分である。本実施形態において、基板シート810を分割するには、上述の復数の溝816および溝817に沿って基板シート810を折り曲げることにより、基板シート810を分割する。
次に、図22、図23に示すように、複数のバー881を重ねるように配置する。次に、図24に示すように、バー側面882に導電性材料840を積層させる。導電性材料840は、上述の第1連絡層42あるいは第2連絡層52になるものである。この導電性材料840を積層させる工程は、PVDあるいはCVDを用いる、導電性材料840を積層させるために用いるPVDとしては、たとえばスパッタリングが挙げられる。本実施形態においては、導電性材料840を積層させる工程では、各バー881のバー側面882に、一括して導電性材料840を積層させる。導電性材料840は、たとえば、NiやCrである。
次に、図25に示すように、複数のバー881を、複数のバー881の短手方向(図25の横方向)に沿って固片886に分割する。固片886に分割する工程においては、上述の溝816および溝817に沿ってバー881を折り曲げることにより、バー881を分割する。固片886に分割する工程により、上述の第3基板側面15および第4基板側面16が形成される。
次に、固片886に、図9、図10に示した第1メッキ層43(Cu層43a、Ni層43b、およびSn層43c)、および、第2メッキ層53(Cu層53a、Ni層53b、およびSn層53c)を形成する。第1メッキ層43および第2メッキ層53を形成するには、たとえばバレルメッキを用いる。以上の工程を経ることにより、チップ抵抗器100の製造が完成する。
次に、本実施形態の作用効果について説明する。
本実施形態においては、チップ抵抗器100は、絶縁性の基板1と、抵抗体2と、接合層3と、を備える。抵抗体2は、基板1の基板表面11に配置されている。接合層3は、抵抗体2および基板表面11の間に介在している。このような構成によると、抵抗体2の厚みを薄くしても、基板1がチップ抵抗器100の強度を保つことができる。これにより、チップ抵抗器100の強度を保ちつつ、抵抗体2の抵抗値(チップ抵抗器100の抵抗値)を大きくすることができる。
本実施形態においては、第1電極4は、第1下地層41および第1連絡層42を含む。第1下地層41は、基板裏面12に形成され、第1連絡層42は、第1下地層41と、第1基板側面13と、抵抗体2と、を直接覆っている。このような構成によると、第1電極4のうち、基板裏面12側の面積を大きくすることができる。これにより、抵抗体2にて発生した熱を、第1電極4のうち、基板裏面12側の部分を経由させて、チップ抵抗器100の外部に放出することができる。これにより、チップ抵抗器100の放熱性の向上を図ることができる。
同様に、本実施形態においては、第2電極5は、第2下地層51および第2連絡層52を含む。第2下地層51は、基板裏面12に形成され、第2連絡層52は、第2下地層51と、第2基板側面14と、抵抗体2と、を直接覆っている。このような構成によると、第2電極5のうち、基板裏面12側の面積を大きくすることができる。これにより、抵抗体2にて発生した熱を、第2電極5のうち、基板裏面12側の部分を経由させて、チップ抵抗器100の外部に放出することができる。これにより、チップ抵抗器100の放熱性の向上を図ることができる。
本実施形態においては、第1連絡層42の厚さは、0.5〜1.0nmである。このような構成は、PVDやCVD等の薄膜形成技術を用いたことに起因するものである。PVDやCVD等の薄膜形成技術を用いると、第1連絡層42を構成する材料に樹脂が含まれることを極力回避できる。これにより、第1連絡層42が意図しない抵抗を有することを防止できる。その結果、所望の抵抗値のチップ抵抗器100を好適に製造できる。
同様に、本実施形態においては、第2連絡層52の厚さは、0.5〜1.0nmである。このような構成は、PVDやCVD等の薄膜形成技術を用いたことに起因するものである。PVDやCVD等の薄膜形成技術を用いると、第2連絡層52を構成する材料に樹脂が含まれることを極力回避できる。これにより、第2連絡層52が意図しない抵抗を有することを防止できる。その結果、所望の抵抗値のチップ抵抗器100を好適に製造できる。
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
100 チップ抵抗器
1 基板
11 基板表面
12 基板裏面
13 第1基板側面
14 第2基板側面
15 第3基板側面
16 第4基板側面
13a 第1傾斜面
13b 第2傾斜面
14a 第1傾斜面
14b 第2傾斜面
15a 第1傾斜面
15b 第2傾斜面
16a 第1傾斜面
16b 第2傾斜面
2 抵抗体
21 第1抵抗体側面
22 第2抵抗体側面
24 抵抗体表面
3 接合層
31 接合層表面
4 第1電極
41 第1下地層
42 第1連絡層
43 第1メッキ層
43a Cu層
43b Ni層
43c Sn層
5 第2電極
51 第2下地層
52 第2連絡層
53 第2メッキ層
53a Cu層
53b Ni層
53c Sn層
6 保護膜
810 基板シート
811 シート表面
812 シート裏面
816 溝
817 溝
820 抵抗体部材
830 接合材
840 導電性材料
850 下地層
860 保護膜
881 バー
882 バー側面
886 固片
Z1 厚さ方向
X1 第1方向
X2 第2方向
X3 第3方向
X4 第4方向

Claims (37)

  1. 基板表面および基板裏面を有する、絶縁性の基板と、
    前記基板表面に配置された抵抗体と、
    前記抵抗体および前記基板表面の間に介在している接合層と、
    前記抵抗体に導通している第1電極と、
    前記抵抗体に導通しており、前記第1電極に対し、前記基板の厚さ方向に直交する第1方向とは反対の第2方向側に位置する第2電極と、を備え、
    前記基板は、前記第1方向を向いている第1基板側面を有し、
    前記第1電極は、前記抵抗体、前記第1基板側面、および、前記基板裏面を覆っている、チップ抵抗器。
  2. 前記第1電極は、下地層および連絡層を含み、
    前記下地層は、前記基板裏面に形成され、前記連絡層は、前記下地層と、前記第1基板側面と、前記抵抗体と、を直接覆っている、請求項1に記載のチップ抵抗器。
  3. 前記下地層は、前記連絡層と、前記基板裏面との間に介在している、請求項2に記載のチップ抵抗器。
  4. 前記連絡層の厚さは、0.5〜1.0nmである、請求項2または3に記載のチップ抵抗器。
  5. 前記連絡層は、PVD、あるいは、CVDによって形成される、請求項2ないし4のいずれかに記載のチップ抵抗器。
  6. 前記PVDは、スパッタリングである、請求項5に記載のチップ抵抗器。
  7. 前記抵抗体は、前記基板の厚さ方向視においてサーペンタイン状である、請求項1ないし6のいずれかに記載のチップ抵抗器。
  8. 前記抵抗体は、前記第1方向を向いている抵抗体側面を有し、
    前記抵抗体側面は、前記連絡層に直接覆われている、請求項2ないし6のいずれかに記載のチップ抵抗器。
  9. 前記抵抗体は、前記基板表面の向く方向と同一方向を向く抵抗体表面を有し、
    前記抵抗体表面は、前記連絡層に直接覆われている、請求項8に記載のチップ抵抗器。
  10. 前記接合層は、前記基板表面の向く方向と同一方向を向く接合層表面を有し、
    前記接合層表面は、前記抵抗体に直接接している、請求項8または9に記載のチップ抵抗器。
  11. 前記接合層表面のうち、前記抵抗体側面よりも前記第1方向側に位置する領域は、前記連絡層に直接覆われている、請求項10に記載のチップ抵抗器。
  12. 前記第1電極は、前記連絡層を覆うメッキ層を含む、請求項2ないし6のいずれかに記載のチップ抵抗器。
  13. 前記メッキ層は、前記連絡層を覆うCu層と、前記Cu層を覆うNi層と、前記Ni層を覆うSn層と、を有する、請求項12に記載のチップ抵抗器。
  14. 前記基板は、前記基板表面と鈍角をなすように前記厚さ方向に対して傾斜する第1傾斜面を有し、前記第1傾斜面は、前記基板表面および前記第1基板側面につながり、
    前記第1傾斜面は、前記接合層に覆われている、請求項2ないし6のいずれかに記載のチップ抵抗器。
  15. 前記基板は、前記基板裏面と鈍角をなすように前記厚さ方向に対して傾斜する第2傾斜面を有し、前記第2傾斜面は、前記基板裏面および前記第1基板側面につながり、
    前記第2傾斜面は、前記下地層に覆われている、請求項14に記載のチップ抵抗器。
  16. 前記第1傾斜面の前記基板の厚さ方向における寸法は、前記第2傾斜面の前記基板の厚さ方向における寸法よりも大きい、請求項15に記載のチップ抵抗器。
  17. 前記基板は、前記第2方向を向く第2基板側面を有し、
    前記第2電極は、前記抵抗体、前記第2基板側面、および、前記基板裏面を覆っている、請求項1に記載のチップ抵抗器。
  18. 前記基板は、互いに反対側を向く第3基板側面および第4基板側面を有し、
    前記第3基板側面は、前記基板の厚さ方向と前記第1方向とに直交する第3方向を向いており、
    前記第3基板側面および前記第4基板側面はいずれも露出している、請求項17に記載のチップ抵抗器。
  19. 前記抵抗体を覆う、絶縁性の保護膜を更に備え、前記保護膜は、前記第1電極および前記第2電極に直接接している、請求項1ないし18のいずれかに記載のチップ抵抗器。
  20. 前記下地層は、Agよりなる、請求項2ないし6のいずれかに記載のチップ抵抗器。
  21. 前記基板は、セラミックあるいは樹脂よりなる、請求項1ないし20のいずれかに記載のチップ抵抗器。
  22. 前記接合層は、エポキシ系の材料よりなる、請求項1ないし21のいずれかに記載のチップ抵抗器。
  23. 前記抵抗体は、マンガニン、ゼラニン、Ni−Cr合金、Cu−Ni合金、あるいは、Fe−Cr合金よりなる、請求項1ないし22のいずれかに記載のチップ抵抗器。
  24. 請求項1に記載のチップ抵抗器の製造方法であって、
    絶縁性の基板シートのシート表面に、接合材によって、抵抗体部材を接合する工程を備える、チップ抵抗器の製造方法。
  25. 前記基板シートのシート裏面に、導電性の下地層を形成する工程を更に備える、請求項24に記載のチップ抵抗器の製造方法。
  26. 前記下地層を形成する工程は、印刷により行われる、請求項25に記載のチップ抵抗器の製造方法。
  27. 前記下地層は、Agよりなる、請求項25または26に記載のチップ抵抗器の製造方法。
  28. 前記接合材は、接着シートあるいは液状の接着剤である、請求項24ないし27のいずれかに記載のチップ抵抗器の製造方法。
  29. 前記抵抗体部材を覆う、絶縁性の保護膜を形成する工程を更に備える、請求項24ないし28のいずれかに記載のチップ抵抗器の製造方法。
  30. 前記基板シートを分割し、複数のバーを形成する工程を備える、請求項24ないし29のいずれかに記載のチップ抵抗器の製造方法。
  31. 前記複数のバーはそれぞれ、長手状に延びるバー側面を有し、
    前記バー側面に導電性材料を積層させる工程を更に備える、請求項30に記載のチップ抵抗器の製造方法。
  32. 前記導電性材料を積層させる工程は、PVD、あるいは、CVDによって行われる、請求項31に記載のチップ抵抗器の製造方法。
  33. 前記PVDは、スパッタリングである、請求項32に記載のチップ抵抗器の製造方法。
  34. 前記積層させる工程においては、前記各バーの前記バー側面に、一括して導電性材料を積層させる、請求項31ないし33のいずれかに記載のチップ抵抗器の製造方法。
  35. 前記基板シートのシート表面およびシート裏面にはそれぞれ、複数の溝が形成され、
    前記複数のバーに分割する工程においては、前記複数の溝に沿って前記基板シートを分割する、請求項30に記載のチップ抵抗器の製造方法。
  36. 前記複数のバーを、前記複数のバーの短手方向に沿って固片に分割する工程を更に備える、請求項35に記載のチップ抵抗器の製造方法。
  37. 前記固片に分割する工程の後、前記固片にメッキを行い、メッキ層を形成する工程を備える、請求項36に記載のチップ抵抗器の製造方法。
JP2013035801A 2013-02-26 2013-02-26 チップ抵抗器、およびチップ抵抗器の製造方法 Active JP6227877B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013035801A JP6227877B2 (ja) 2013-02-26 2013-02-26 チップ抵抗器、およびチップ抵抗器の製造方法
US14/189,395 US9514867B2 (en) 2013-02-26 2014-02-25 Chip resistor and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013035801A JP6227877B2 (ja) 2013-02-26 2013-02-26 チップ抵抗器、およびチップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2014165368A true JP2014165368A (ja) 2014-09-08
JP6227877B2 JP6227877B2 (ja) 2017-11-08

Family

ID=51387551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013035801A Active JP6227877B2 (ja) 2013-02-26 2013-02-26 チップ抵抗器、およびチップ抵抗器の製造方法

Country Status (2)

Country Link
US (1) US9514867B2 (ja)
JP (1) JP6227877B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153129A (ja) 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
KR20150119746A (ko) * 2014-04-16 2015-10-26 에스케이하이닉스 주식회사 반도체 장치, 레지스터 및 그 제조 방법
US10312317B2 (en) * 2017-04-27 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Chip resistor and chip resistor assembly
CN110580991A (zh) * 2019-09-30 2019-12-17 深圳市禹龙通电子有限公司 一种电阻片
KR102300015B1 (ko) * 2019-12-12 2021-09-09 삼성전기주식회사 저항 부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165501A (ja) * 1989-10-20 1991-07-17 Sfernice Soc Fr Des Electro Resistance チップ形電気抵抗器およびその製造方法
JPH1050502A (ja) * 1996-08-05 1998-02-20 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2003197404A (ja) * 2001-12-20 2003-07-11 Samsung Electro Mech Co Ltd 薄膜チップ抵抗器及びその製造方法
JP2008277637A (ja) * 2007-05-01 2008-11-13 Rohm Co Ltd チップ抵抗器
JP2009088368A (ja) * 2007-10-02 2009-04-23 Kamaya Denki Kk 低抵抗チップ抵抗器の製造方法
JP2010114167A (ja) * 2008-11-04 2010-05-20 Sumitomo Metal Mining Co Ltd 低抵抗チップ抵抗器及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792781A (en) * 1986-02-21 1988-12-20 Tdk Corporation Chip-type resistor
JP3060966B2 (ja) * 1996-10-09 2000-07-10 株式会社村田製作所 チップ型サーミスタおよびその製造方法
EP0923085A4 (en) * 1997-06-16 2005-12-28 Matsushita Electric Ind Co Ltd RESISTANCE CONNECTION TABLE AND METHOD FOR MANUFACTURING THE SAME
JP4204029B2 (ja) * 2001-11-30 2009-01-07 ローム株式会社 チップ抵抗器
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
WO2006030705A1 (ja) * 2004-09-15 2006-03-23 Matsushita Electric Industrial Co., Ltd. チップ形電子部品
DE102006017796A1 (de) * 2006-04-18 2007-10-25 Epcos Ag Elektrisches Kaltleiter-Bauelement
US7982582B2 (en) * 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
JP4889525B2 (ja) * 2007-03-02 2012-03-07 ローム株式会社 チップ抵抗器、およびその製造方法
JP2009218552A (ja) 2007-12-17 2009-09-24 Rohm Co Ltd チップ抵抗器およびその製造方法
JP2010161135A (ja) * 2009-01-07 2010-07-22 Rohm Co Ltd チップ抵抗器およびその製造方法
TWI395232B (zh) * 2009-02-06 2013-05-01 Yageo Corp 晶片電阻器及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165501A (ja) * 1989-10-20 1991-07-17 Sfernice Soc Fr Des Electro Resistance チップ形電気抵抗器およびその製造方法
JPH1050502A (ja) * 1996-08-05 1998-02-20 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2003197404A (ja) * 2001-12-20 2003-07-11 Samsung Electro Mech Co Ltd 薄膜チップ抵抗器及びその製造方法
JP2008277637A (ja) * 2007-05-01 2008-11-13 Rohm Co Ltd チップ抵抗器
JP2009088368A (ja) * 2007-10-02 2009-04-23 Kamaya Denki Kk 低抵抗チップ抵抗器の製造方法
JP2010114167A (ja) * 2008-11-04 2010-05-20 Sumitomo Metal Mining Co Ltd 低抵抗チップ抵抗器及びその製造方法

Also Published As

Publication number Publication date
JP6227877B2 (ja) 2017-11-08
US20140240083A1 (en) 2014-08-28
US9514867B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
JP6227877B2 (ja) チップ抵抗器、およびチップ抵抗器の製造方法
US11676742B2 (en) Chip resistor and mounting structure thereof
JP2009302494A (ja) チップ抵抗器およびその製造方法
TWI497535B (zh) 具有軟性材料層之微電阻元件及其製造方法
US10102948B2 (en) Chip resistor and method for making the same
JP2015002212A (ja) チップ抵抗器、チップ抵抗器の実装構造
JP6262458B2 (ja) チップ抵抗器、チップ抵抗器の実装構造
JP6317895B2 (ja) チップ抵抗器、チップ抵抗器の実装構造
JP6120629B2 (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP6810095B2 (ja) チップ抵抗器、チップ抵抗器の実装構造
JP6732996B2 (ja) チップ抵抗器
JP7458448B2 (ja) チップ抵抗器
JP5522225B2 (ja) 電子装置の製造方法
JP5751052B2 (ja) 放熱基板、半導体モジュール
JP2017163165A (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP6857504B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171012

R150 Certificate of patent or registration of utility model

Ref document number: 6227877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250