JP2008277637A - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP2008277637A
JP2008277637A JP2007121333A JP2007121333A JP2008277637A JP 2008277637 A JP2008277637 A JP 2008277637A JP 2007121333 A JP2007121333 A JP 2007121333A JP 2007121333 A JP2007121333 A JP 2007121333A JP 2008277637 A JP2008277637 A JP 2008277637A
Authority
JP
Japan
Prior art keywords
resistor
chip
substrate
chip substrate
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007121333A
Other languages
English (en)
Inventor
Takashi Yamanaka
貴史 山中
Etsuji Miyanaga
悦治 宮永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007121333A priority Critical patent/JP2008277637A/ja
Publication of JP2008277637A publication Critical patent/JP2008277637A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】保護膜とチップ基板との間からの水分の滲入によって電界腐食反応が生じ、抵抗体の腐食および消失が生じることにより断線が生じることのないチップ抵抗器を提供する。
【解決手段】平面視矩形状としたチップ基板と、このチップ基板の表面に設けた抵抗体層と、この抵抗体層とともにチップ基板の表面を被覆する保護層とを有するチップ抵抗器において、保護層で被覆されるチップ基板の表面に、凹部が形成された凹凸領域を設ける。凹凸領域のチップ基板の表面を梨地面とする。または、凹凸領域の凹部をチップ基板の側縁と平行なスリットとする。
【選択図】図1

Description

本発明は、チップ基板に抵抗体を形成してなるチップ抵抗器に関するものであり、特に、抵抗体を被覆するとともにチップ基板の表面の一部を被覆する保護層で被覆されるチップ基板の表面に凹凸面を設けたチップ抵抗器に関するものである。
従来、平面視矩形状としたセラミックス製のチップ基板の上面に抵抗体を設けてなるチップ抵抗器が知られている。
このようなチップ抵抗器は、通常、互いに平行な複数の第1分割溝と、この第1分割溝にそれぞれ直交する互いに平行な複数の第2分割溝が設けられた大判のセラミックス基板を用いて形成されている。
すなわち、大判のセラミックス基板には、第1分割溝と第2分割溝とが格子状に設けられて、隣り合った2つの第1分割溝と、隣り合った2つの第2分割溝とで囲まれた矩形状のチップ基板領域を形成しており、第1分割溝を跨いで電極ペーストを塗布し、この電極ペーストを焼成することにより、チップ基板領域の第1分割溝側の側縁に表面電極を形成している。なお、大判のセラミックス基板の裏面側にも第1分割溝と第2分割溝にそれぞれ対応した位置に裏面側第1分割溝と裏面側第2分割溝とが設けられ、表面電極に対応した位置に裏面電極が形成されている。
表面電極の形成後、チップ基板領域の表面には、側縁部分を表面電極に重ねて抵抗体層を形成し、この抵抗体層にレーザトリミングによって適宜のトリミング溝を形成して抵抗値を調整している。
抵抗値の調整後、抵抗体層の上面には絶縁性の保護膜を形成し、必要に応じて表面電極部分及び裏面電極部分に二次電極を形成して第1分割溝に沿って大判のセラミックス基板を分割することにより、第1分割溝に沿って長手状となったバー状基板を形成している。
そして、分割によって新たに露出したバー状基板の端面に電極ペーストを塗布して焼成することにより、表面電極と裏面電極とを電気的に接続する側面電極を形成している。
この側面電極の形成後、バー状基板を第2分割溝に沿って分割することにより単位領域ごとのチップ基板とし、めっき処理によって表面電極、裏面電極、側面電極の部分にめっき被膜を形成してチップ抵抗器としている(例えば、特許文献1参照。)。
特開2001−148303号公報
このように形成されたチップ抵抗器では、図11に端面模式図で示すように、抵抗体110が形成されたチップ基板100の抵抗体110の形成面側が、抵抗体110を絶縁被覆する保護膜120で覆われているが、この保護膜120とチップ基板100との密着性が十分でない場合には、図中の矢印で示すように、保護膜120とチップ基板100との間からめっき処理の際の水分の滲入が生じることがあった。
このような水分の滲入が生じると、抵抗体110への通電時に滲入した水分と抵抗体110とが反応することにより電界腐食反応が生じ、抵抗体110の腐食および消失が生じることにより断線が生じるという問題があった。
そこで、本発明のチップ抵抗器では、平面視矩形状としたチップ基板と、このチップ基板の表面に設けた抵抗体層と、この抵抗体層とともにチップ基板の表面を被覆する保護層とを有するチップ抵抗器において、保護層で被覆されるチップ基板の表面に、凹部が形成された凹凸領域を設けた。
さらに、本発明のチップ抵抗器では、以下の点にも特徴を有するものである。すなわち、
(1)凹凸領域のチップ基板の表面を梨地面としたこと。
(2)凹凸領域の凹部をチップ基板の側縁と平行なスリットとしたこと。
(3)スリットは長手方向に断続的に設けたこと。
そこで、本発明のチップ抵抗器では、保護層で被覆されるチップ基板の表面に凹部が形成された凹凸領域を設けたことによって、保護層とチップ基板の接触面積を増大させて密着力を向上させることができるとともに、保護層とチップ基板との間に仮に水分の滲入が生じた場合でも、チップ基板の端縁から抵抗体までの水分の滲入経路を長くすることができるので、抵抗体への水分の到達を遮断できる。
したがって、抵抗体において電界腐食反応が生じることを抑制でき、抵抗体に断線などの損傷が生じることを抑止できる。
本発明のチップ抵抗器は、抵抗体が形成されたチップ基板で構成されたチップ抵抗器であって、抵抗体を絶縁被覆する保護層が設けられており、この保護層は抵抗体を被覆するとともにチップ基板の表面の一部を被覆している。
そして、保護層で被覆されるチップ基板の表面には、凹部が形成された凹凸領域を設けているものである。
具体的には図1の模式図に示すように、互いに平行な複数の第1分割溝11が設けられるとともに、これらの第1分割溝11とそれぞれ直交するとともに互いに平行な複数の第2分割溝12が設けられたセラミックス製の大判状の絶縁基板10には、保護層13で被覆される表面に凹部が形成された凹凸領域10aを設けている。
この凹凸領域10aが設けられた絶縁基板10には、隣り合った2つの第1分割溝11と隣り合った2つの第2分割溝12で囲まれたチップ基板領域の第1分割溝11に沿って表面電極14をそれぞれ形成し、また、絶縁基板10の裏面には絶縁基板10を挟んで表面電極14と対向する位置に裏面電極(図示せず)を形成し、一方の端部を一方の第1分割溝11に重ね合わせるとともに、他方の端部を他方の第1分割溝11に重ね合わせてチップ基板領域内の表面に抵抗体15を形成している。
抵抗体15には、レーザを用いたトリミング処理によって抵抗体15の一部を除去したトリミング溝16を形成して抵抗値を調整し、この抵抗値が調整された抵抗体15の上面に保護層13を設けて抵抗体15を絶縁被覆している。
このように、チップ基板となる絶縁基板10の表面に凹凸領域10aを設けることにより、この凹凸領域10aの絶縁基板10と保護層13との接触面積を増大させることができ、保護層13の密着性を向上させることができる。
しかも、第1分割溝11及び第2分割溝12に沿って絶縁基板を分割して絶縁基板10をチップ基板領域ごとに分離して、図2の端面模式図に示すようにチップ基板10'を形成した際に、凹凸領域10a部分ではチップ基板10'の端縁から抵抗体15までの水分の滲入経路を長くすることができるので、保護層13とチップ基板10'との間に仮に水分の滲入が生じた場合でも、抵抗体15への水分の到達を遮断できる。
したがって、抵抗体15において電界腐食反応が生じることを抑制でき、抵抗体15に断線などの損傷が生じることを抑止できる。
図2では、凹凸領域10aに梨地面を形成した状態を示している。凹凸領域10aへの梨地面の形成は、第1分割溝11と第2分割溝12が形成された絶縁基板10に、凹凸領域10aの形成領域部分を開口したマスクを装着し、絶縁基板10をサンドブラスト処理することにより容易に行うことができる。
あるいは、絶縁基板10となるセラミックスグリーンシートに第1分割溝11及び第2分割溝12を形成するための金型を押圧する際に、金型の所定位置にあらかじめ梨地面を形成しておき、この梨地面を転写させることにより形成することもできる。なお、金型に梨地面を形成する場合には、例えば、梨地面の形成領域を開口したマスクを金型に装着して、金型をサンドブラスト処理することにより容易に形成することができる。
凹凸領域10aには、梨地面を設けて凹部を形成する場合だけでなく、図3に示すように、チップ基板10'の側縁と平行にスリット17を設けて凹部とすることもできる。ここで、スリット17は1本だけでなく複数設けてもよい。
スリット17は、絶縁基板10となるセラミックスグリーンシートに第1分割溝11及び第2分割溝12を形成するための金型を押圧する際に、本実施形態では第2分割溝12を形成するための突条片に沿ってスリット17を形成するための突条片を金型に設けておき、第1分割溝11及び第2分割溝12の形成と同時に形成可能としている。
なお、スリット17は、第2分割溝12に沿った絶縁基板10の分割の際に、誤ってスリット17沿っての分割が生じることを抑制するために、第2分割溝12よりも浅く形成している。なお、本実施形態では、絶縁基板10の厚み寸法が約0.280mmであって、第2分割溝12の深さ寸法を約0.055mmとし、スリット17の深さ寸法を約0.028mmとしている。この場合、スリット17によって絶縁基板10の分割が生じることなく、第2分割溝12に沿って確実に絶縁基板10を分割できた。
スリット17は、チップ基板10'の側縁と平行に長手状に設ける場合だけでなく、図4に示すように、所定長さごととした短尺スリット17'を長手方向に断続的に配置してもよい。このように短尺スリット17'を長手方向に断続的に配置して、短尺スリット17'間に不連続部18を形成しておくことにより、短尺スリット17'に沿った絶縁基板10の分割が生じることをさらに抑制できる。なお、図4では、説明の便宜上、保護層13の形成前の状態を示している。
最後に、本実施形態のチップ抵抗器の製造方法を簡単に説明する。本実施形態のチップ抵抗器では、図5に示すように、格子状に第1分割溝11と第2分割溝12が設けられるとともに、第2分割溝12に沿って凹凸領域10aを形成したセラミックス製の大判状の絶縁基板10を用いている。なお、絶縁基板10の裏面には、絶縁基板10を挟んで第1分割溝11と対向する位置に裏面側第1分割溝(図示せず)を設けるとともに、絶縁基板10を挟んで第2分割溝12と対向する位置に裏面側第2分割溝(図示せず)を設けている。
この絶縁基板10の表面における各チップ基板領域には、スクリーン印刷によって電極ペーストを第1分割溝11に沿って塗布し、焼成することによって表面電極14を形成している。同様に、絶縁基板10の裏面における各チップ基板領域には、スクリーン印刷によって電極ペーストを裏面第1分割溝に沿って塗布し、焼成することによって裏面電極を形成している。
表面電極14及び裏面電極の形成後、絶縁基板10を酢酸洗浄し、その後、絶縁基板10の表面全面にレジストを塗布してレジスト膜を形成し、このレジスト膜をパターンニングして、図6に示すように、レジストマスク21を形成している。本実施形態では、レジストマスク21は、第2分割溝12に沿って凹凸領域10a及び第2分割溝12を被覆するように設けている。
レジストマスク21の形成後、絶縁基板10の表面全面にスパッタによって抵抗体用の金属膜を形成し、レジストマスク21を剥離除去することにより、図6に示すように、所定形状とした抵抗体15を形成している。
抵抗体15の形成後、抵抗体15のアニール処理を行ってレーザトリミングにより抵抗値調整を行っている。本実施形態では、レーザトリミングによって抵抗体15につづら折り状のパターンを形成している(図1参照)。
レーザトリミングによる抵抗値の調整後、超音波洗浄を行ってレーザトリミングにともなって発生したトリミングクズを除去し、図1に示すように、抵抗体15の上面にはスクリーン印刷によって樹脂を塗布し、この樹脂を硬化させて保護膜13を形成している。
本実施形態では、保護膜13の形成後、保護膜13の上面にスクリーン印刷によって樹脂を再度塗布し、この樹脂を硬化させて、図8に示すように表皮層22を形成している。一般的に保護膜13はミドルコートと呼ばれ、表皮層22はオーバーコートと呼ばれている。保護膜13と表皮層22とで抵抗体15を絶縁被覆するとともに、トリミング溝16を埋め戻す保護膜と見なしてもよい。
表皮層22の形成後、図8に示すように、表皮層22部分を除いて絶縁基板10には第1分割溝11に沿って電極ペーストを塗布して焼成し、二次電極23を形成している。
二次電極23の形成後、図9に示すように、絶縁基板10には第1分割溝11に沿って分割してバー状基板10"とし、このバー状基板10"の分割によって露出した端面に電極ペーストを塗布して焼成することにより側面電極24を形成している。
側面電極24の形成後、図10に示すように、バー状基板10"を第2分割溝12に沿って分割してチップ基板10'としている。その後、チップ基板10'の側面電極24部分及び二次電極23部分にめっき処理によって半田被膜を形成してチップ抵抗器としている。
本発明の実施形態にかかるチップ基板となる絶縁基板のチップ基板領域に設けた凹凸領域の説明図である。 本発明の実施形態にかかるチップ基板の端面模式図である。 他の実施形態のチップ基板の端面模式図である。 他の実施形態のチップ基板となる絶縁基板のチップ基板領域に設けた凹凸領域の説明図である。 本発明の実施形態にかかるチップ基板となる絶縁基板の製造工程途中の平面図である。 本発明の実施形態にかかるチップ基板となる絶縁基板の製造工程途中の平面図である。 本発明の実施形態にかかるチップ基板となる絶縁基板の製造工程途中の平面図である。 本発明の実施形態にかかるチップ基板となる絶縁基板の製造工程途中の平面図である。 本発明の実施形態にかかるチップ基板となるバー状基板の製造工程途中の平面図である。 本発明の実施形態にかかるチップ基板の製造工程途中の平面図である。 従来のチップ基板の端面模式図である。
符号の説明
10 絶縁基板
10' チップ基板
10a 凹凸領域
11 第1分割溝
12 第2分割溝
13 保護層
14 表面電極
15 抵抗体
16 トリミング溝
17 スリット
17' 短尺スリット
18 不連続部

Claims (4)

  1. 平面視矩形状としたチップ基板と、
    このチップ基板の表面に設けた抵抗体層と、
    この抵抗体層とともに前記チップ基板の表面を被覆する保護層と
    を有するチップ抵抗器において、
    前記保護層で被覆される前記チップ基板の表面に、凹部が形成された凹凸領域を設けたことを特徴とするチップ抵抗器。
  2. 前記凹凸領域の前記チップ基板の表面が、梨地面であることを特徴とする請求項1に記載のチップ抵抗器。
  3. 前記凹凸領域の前記凹部は、前記チップ基板の側縁と平行なスリットであることを特徴とする請求項1に記載のチップ抵抗器。
  4. 前記スリットは、長手方向に断続的に設けたことを特徴とする請求項3に記載のチップ抵抗器。
JP2007121333A 2007-05-01 2007-05-01 チップ抵抗器 Pending JP2008277637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007121333A JP2008277637A (ja) 2007-05-01 2007-05-01 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007121333A JP2008277637A (ja) 2007-05-01 2007-05-01 チップ抵抗器

Publications (1)

Publication Number Publication Date
JP2008277637A true JP2008277637A (ja) 2008-11-13

Family

ID=40055226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007121333A Pending JP2008277637A (ja) 2007-05-01 2007-05-01 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP2008277637A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165368A (ja) * 2013-02-26 2014-09-08 Rohm Co Ltd チップ抵抗器、およびチップ抵抗器の製造方法
KR20180054257A (ko) 2016-11-15 2018-05-24 삼성전기주식회사 저항체를 포함하는 전자 부품

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165368A (ja) * 2013-02-26 2014-09-08 Rohm Co Ltd チップ抵抗器、およびチップ抵抗器の製造方法
KR20180054257A (ko) 2016-11-15 2018-05-24 삼성전기주식회사 저항체를 포함하는 전자 부품

Similar Documents

Publication Publication Date Title
JP5074549B2 (ja) 回路基板およびその製造方法
JP2006282480A (ja) 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
US10985309B2 (en) Multilayer ceramic electronic component and method for manufacturing same
JP2009158721A (ja) チップ抵抗器の製造方法およびチップ抵抗器
TWI458414B (zh) A substrate conduction process method
JP2008277637A (ja) チップ抵抗器
JP2014165368A (ja) チップ抵抗器、およびチップ抵抗器の製造方法
WO2014127581A1 (zh) 下部电极及其制作方法
CN107533890A (zh) 芯片电阻器及其制造方法
JP4277633B2 (ja) チップ抵抗器の製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP2008204684A (ja) ジャンパーチップ部品およびその製造方法
JP4745027B2 (ja) チップ抵抗器の製造方法
TWI794301B (zh) 攝像元件安裝基板
JP2017069441A (ja) チップ抵抗器
JP6749752B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4291198B2 (ja) 外部電極内蔵層の形成および剥離防止法、ならびに積層型電子部品の製造方法
JP3826046B2 (ja) 抵抗器およびその製造方法
JP5867467B2 (ja) 半導体装置の製造方法
JP2017017198A (ja) チップ抵抗器の製造方法
JP2003060323A (ja) 突出端子を有する可撓性回路基板
TWI599493B (zh) 凹印製版結構以及印刷線路結構
JP3812442B2 (ja) 多連チップ抵抗器の製造方法
JP7018251B2 (ja) チップ抵抗器
JP2007189122A (ja) チップ形電子部品