CN107533890A - 芯片电阻器及其制造方法 - Google Patents

芯片电阻器及其制造方法 Download PDF

Info

Publication number
CN107533890A
CN107533890A CN201680021727.5A CN201680021727A CN107533890A CN 107533890 A CN107533890 A CN 107533890A CN 201680021727 A CN201680021727 A CN 201680021727A CN 107533890 A CN107533890 A CN 107533890A
Authority
CN
China
Prior art keywords
electrode
surface electrode
protective layer
bending section
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680021727.5A
Other languages
English (en)
Other versions
CN107533890B (zh
Inventor
松本健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OKIAKA CO Ltd
Original Assignee
OKIAKA CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OKIAKA CO Ltd filed Critical OKIAKA CO Ltd
Publication of CN107533890A publication Critical patent/CN107533890A/zh
Application granted granted Critical
Publication of CN107533890B publication Critical patent/CN107533890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/12Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006Thin film resistors

Abstract

为了使端面电极表面宽且平坦并且提高表面电极与端面电极之间的连接可靠性,本发明的芯片电阻器包括:长方体状的绝缘基板(1);设于绝缘基板(1)的表面的长边方向两端部的一对表面电极(2);设于两表面电极(2)之间的电阻(3);将两表面电极(2)和电阻(3)的整个面覆盖的绝缘性的保护层(4);以及设于绝缘基板(1)的长边方向两端面的一对端面电极(5),表面电极(2)具有弯曲部(2a),该弯曲部(2a)从绝缘基板(1)和保护层(4)之间沿着该保护层(4)的端面弯折,端面电极(5)与包括所述弯曲部(2a)的从绝缘基板(1)和保护层(4)之间露出的表面电极(2)的露出部分连接。

Description

芯片电阻器及其制造方法
技术领域
本发明涉及一种适用于基板内置型零件的芯片电阻器及这种芯片电阻器的制造方法。
背景技术
一般地,芯片电阻器主要由长方体状的绝缘基板、设于绝缘基板的表面的长边方向两端部的一对表面电极、设于该两表面电极之间的电阻、覆盖电阻的绝缘性保护层、设于上述绝缘基板的背面的长边方向两端部的一对背面电极以及将表面电极和背面电极导通的一对端面电极等构成,电阻上施加有用于调节电阻值的修边。
近年来,随着电子设备的小型化和轻量化、电路结构的复杂化,不仅会将这样的芯片电阻器面安装于电路基板上来使用,也会发生埋入层叠电路基板等的树脂层的内部作为内置型芯片电阻器来使用的情况。在这种情况下,由于树脂层表面的配线图案与内部的芯片电阻器通过通路连接,所以希望与通路连接的端面电极的表面宽且平坦,作为满足上述要求的结构示例,已知一种芯片电阻器,该芯片电阻器具有表面宽且平坦的端面电极(例如,参照专利文献1)。
在专利文献1所公开的芯片电阻器中,通过将端面电极从表面电极延伸至到达保护层的上表面的位置,从而形成为表面宽且平坦的端面电极,但是由于端面电极以覆盖表面电极与电阻的重合部分(凸形状)的方式形成,所以端面电极的表面未必一定是平坦的,可能会形成平缓的凹凸。
因此,以往,如专利文献2中所记载的,提出了一种芯片电阻器,该芯片电阻器的保护层以将表面电极和电阻的整个面覆盖的方式形成,并且端子电极以弯折至该保护层的经过平坦化的上表面的方式来形成,从而能够实现端子电极的表面平坦化。
在专利文献2所记载的芯片电阻器中,在大基板上依次形成与许多个芯片电阻器对应的多组表面电极和电阻、将各表面电极和电阻的整个面覆盖的保护层,在该保护层上形成由蜡等构成的辅助保护层后,通过切割在大基板上形成一次切槽,形成从该一次切割槽内向保护层上弯折的端面电极后,在大基板上形成二次切槽并且将辅助保护层清洗去除,从而制造出在保护层的上表面形成有端面电极的芯片单体。
现有技术文献
专利文献
专利文献1:日本专利特开2011-91140号公报
专利文献2:日本专利特开2005-268302号公报
发明内容
发明所要解决的技术问题
但是,如专利文献2所记载的芯片电阻器所示,在经过平坦化的保护层的上表面形成端面电极的情况下,由于端面电极只与从绝缘基板和保护层之间露出的表面电极连接,即只与表面电极的与厚度相当的量的露出端面连接,所以会发生表面电极和端面电极之间的连接可靠性降低这样的问题。特别是,如果要使芯片电阻器的外形尺寸小型化,那么就需要将表面电极的厚度形成为非常地薄,所以表面电极和端面电极之间的连接可靠性就会变得极差。
本发明鉴于上述现有技术的情况而作,其第一目的在于提供一种芯片电阻器,该芯片电阻器具有表面宽且平坦的端面电极并且该芯片电阻器的表面电极和端面电极之间的连接可靠性高。另外,本发明的第二目的在于提供一种上述芯片电阻器的制造方法。
解决技术问题所使用的技术手段
为了实现上述第一目的,本发明的芯片电阻器包括:长方体状的绝缘基板;设于该绝缘基板的表面的长边方向两端部的一对表面电极;将两表面电极之间连接的电阻;将该电阻和上述两表面电极的整个面覆盖的保护层;以及设于上述绝缘基板的长边方向两端面并与上述表面电极导通的一对端面电极,在这种芯片电阻器中,上述表面电极具有弯曲部,该弯曲部从上述绝缘基板和上述保护层之间沿着该保护层的端面弯折,上述端面电极与包括上述弯曲部的从上述绝缘基板和上述保护层之间露出的上述表面电极的露出部分连接。
在如上所述构成的芯片电阻器中,电阻和表面电极的整个面被保护层覆盖,上述表面电极具有从绝缘基板和保护层之间沿着该保护层的端面弯折的弯曲部,并且由于端面电极与包括弯曲部的从绝缘基板和保护层之间露出的表面电极的露出部分连接,所以能够在保护层的上表面形成宽且平坦的端面电极,还能够提高表面电极和端面电极之间的连接可靠性。
在上述结构中,表面电极分别从绝缘基板的短边侧和长边侧的各端面露出,并且弯曲部与至少从一方侧的端面露出的表面电极相连,端面电极弯折至绝缘基板的短边方向两端面,与包括弯曲部的表面电极的露出部分连接,能够进一步提高表面电极和端面电极之间的连接可靠性。
此外,在上述结构中,表面电极具有局部形成得较厚的膜厚部,从该膜厚部的端部与弯曲部相连,能够进一步提高表面电极和端面电极之间的连接可靠性。
为了实现上述第二目的,有一种本发明的芯片电阻器的制造方法,在该方法中,沿着格子状的分割线对大基板进行分割从而一起得到具有电阻和一对表面电极的芯片电阻器,其特征在于,包括:在上述大基板上形成纵横延伸的多个一次分割槽和二次分割槽的工序;在上述大基板的表面上形成跨越上述一次分割槽的多对表面电极的工序;形成与上述多对表面电极连接的多个电阻的工序;形成将上述多对表面电极和上述多个电阻覆盖的保护层的工序;沿着上述一次分割槽将上述大基板分割从而形成短条状基板的工序;通过摩擦在上述短条状基板的分割面露出的上述表面电极从而在上述保护层的端面形成弯曲部的工序;在上述短条状基板的分割面形成将上述弯曲部覆盖的端面电极的工序;以及沿着上述二次分割槽将上述短条状基板分割从而形成单个的芯片元件的工序。
如上所述,沿着一次分割槽对大基板进行分割(切断)而得到短条状基板后,摩擦在上述短条状基板的分割面露出的表面电极,利用该摩擦力来形成从表面电极沿着保护层的端面弯折的弯曲部,然后将端面电极形成于短条状基板的分割面,从而端面电极与包括弯曲部的从绝缘基板和保护层之间露出的表面电极的露出部分连接。因此,沿着二次分割槽将短条状基板分割成单个的芯片元件,从而能够在保护层的上表面形成宽且平坦的端面电极,还能够获得许多个表面电极和端面电极之间的连接可靠性经过提高的芯片电阻器。
另外,为了实现上述第二目的,有本发明的芯片电阻器的制造方法,在该方法中,沿着格子状的分割线对大基板进行分割从而一起得到具有电阻和一对表面电极的芯片电阻器,其特征在于,包括:在上述大基板的表面形成隔着规定间隔并带状延伸的多对第一表面电极的工序;以与上述多对第一表面电极的宽度方向中央部重合的方式形成带状延伸的第二表面电极的工序;形成将上述多对第一表面电极之间连接的多个电阻的工序;形成将上述多对第一和第二表面电极及上述多个电阻覆盖的保护层的工序;利用切割刀沿着穿过上述第二表面电极的宽度方向中央部并在长度方向延伸的一次分割线及与该一次分割线正交的二次分割线,对上述大基板进行切断从而形成单个的芯片元件的工序;以及从上述芯片元件的沿着上述一次分割线的切断面至沿着上述二次分割线的切断面的一部分形成端面电极的工序。如上所述,在大基板上形成与许多个芯片电阻器对应的表面电极(第一表面电极和第二表面电极)、电阻、保护层后,利用切割刀沿着穿过第二表面电极的宽度方向中央部并在长边方向延伸的一次分割线及与该一次分割线正交的二次分割线,对大基板进行切断从而得到单个的芯片元件,各芯片元件的被切割的切割面上形成有从表面电极的端部沿着保护层的端面弯折的弯曲部。因此,表面电极具有在第一表面电极上层叠有第二表面电极的膜厚部,由于该表面电极的膜厚部沿着一次分割线和二次分割线被切割,所以能够在芯片元件的所有切断面上形成表面电极的弯曲部,能够提高以覆盖上述弯曲部的方式形成的端面电极与表面电极之间的连接可靠性。
发明效果
根据本发明,能够提供一种芯片电阻器及其制造方法,具有表面宽且平坦的端面电极,并且表面电极与端面电极之间的连接可靠性高。
附图说明
图1是本发明第一实施方式例的芯片电阻器的俯视图。
图2是沿着图1的II-II线的剖视图。
图3是表示该芯片电阻器的制造工序的俯视图。
图4是本发明第二实施方式例的芯片电阻器的俯视图。
图5是沿着图4的V-V线的剖视图。
图6是表示该芯片电阻器的制造工序的俯视图。
具体实施方式
以下,参照附图对本发明的实施方式进行说明。本发明的第一实施方式例的芯片电阻器是一种埋入未图示的层叠电路基板的树脂层内部来使用的基板内置型零件,如图1和图2所示,该芯片电阻器主要由长方体状的绝缘基板1、设于绝缘基板1的表面的长边方向两端部的一对表面电极2、以与上述表面电极2连接的方式设置的长方形的电阻3、将两表面电极2和电阻3的整个面覆盖的绝缘性的保护层4、设于绝缘基板1的长边方向两端部的一对端面电极5以及将各端面电极5覆盖的一对外部电极6构成。
绝缘基板1由陶瓷等构成,该绝缘基板1是沿着横纵延伸的一次分割槽和二次分割槽将后述的大基板分割而成的许多个基板。
一对表面电极2是将Ag类糊料丝网印刷并干燥、烧成的零件,上述表面电极2的宽幅尺寸比绝缘基板1的短边短并形成为矩形。在后文进行详细描述,各表面电极2具有弯曲部2a,该弯曲部2a从绝缘基板1的长边方向端面沿着保护层4的端面L字形地弯折。
电阻3是将氧化钌等电阻糊料丝网印刷并干燥、烧成的零件,该电阻3的长边方向的两端部分别与表面电极2重合。另外,虽然未图示,但是在电阻3上形成有用于调节电阻值的修边槽。
由于保护层4形成为将两表面电极2和电阻3的整个面覆盖,所以位于图1中左侧的表面电极2的左端面从绝缘基板1和保护层4之间露出,与该露出部分相连的一方的弯曲部2a沿着保护层4的左端面向上方延伸。另外,位于图1中右侧的表面电极2的右端面从绝缘基板1和保护层4之间露出,与该露出部分相连的另一方的弯曲部2a沿着保护层4的右端面向上方延伸。
一对端面电极5是将Ni-Cu等溅射而成的零件,或是将Ag糊料、Cu糊料浸蘸并干燥、烧成的零件,该端面电极5从绝缘基板1的长边方向两端面形成至保护层4的上表面和绝缘基板1的背面从而形成为截面呈コ字状。藉此,图1中位于左侧的端面电极5与从绝缘基板1和保护层4之间露出的表面电极2的露出部分及形成于保护层4的左端面的弯曲部2a连接,位于右侧的端面电极5与从绝缘基板1和保护层4之间露出的表面电极2的露出部分及形成于保护层4的右端面的弯曲部2a连接。
一对外部电极6是将Ni、Sn等电解镀覆于端面电极5的表面而形成的零件,上述外部电极6以将对应的端面电极5覆盖的方式形成为截面呈コ字状。
如上述说明,在本实施方式例的芯片电阻器中,一对表面电极2和电阻3的整个面被保护层4覆盖,上述表面电极2具有弯曲部2a,该弯曲部2a从绝缘基板1和保护层4之间沿着该保护层4的端面弯折,并且由于端面电极5与包括弯曲部2a的从绝缘基板1和保护层4之间露出的表面电极2的露出部分连接,所以能够在保护层4的上表面形成宽且平坦的端面电极5,还能够提高表面电极2和端面电极5之间的连接可靠性。
接着,参照图3,对如上所述构成的芯片电阻器的制造方法进行说明。
首先,如图3(a)所示,准备能够切出许多个绝缘基板1的大基板1A。在该大基板1A的表面上预先格子状地设置一次分割槽7和二次分割槽8,由两分割槽7、8划分的每一个方眼成为一个芯片形成区域。另外,在图3中代表性地示出了多个芯片形成区域,但实际对相当于许多个芯片形成区域的大基板1A一起进行如下说明的各工序。
即,如图3(b)所示,以跨越各一次分割槽7的方式将Ag类糊料丝网印刷并干燥、烧成,从而在大基板1A的表面形成多对表面电极2。此时,由于表面电极2在由相邻的二次分割槽8夹住的区域的中央部形成为长方形,所以能够确保表面电极2的长边和二次分割槽8之间有规定的间隔。
接着,如图3(c)所示,在大基板1A的表面将氧化钌等电阻糊料丝网印刷并干燥、烧成,从而在由相邻的一次分割槽7夹住的区域的中央部形成多个电阻3。此时,电阻3的长边方向两端部与成对的表面电极2连接。另外,表面电极2和电阻3的形成顺序也可以与上述相反,具体而言,可以在由相邻的一次分割槽7夹住的区域的中央部形成多个电阻3后,以与各电阻3的长边方向两端部重合的方式形成多个表面电极2。
接着,作为减轻修边槽形成时对电阻3的损害的方法,将玻璃糊料丝网印刷并干燥、烧成,从而形成覆盖电阻3的未图示的底涂层,之后从该底涂层上方在电阻3上形成修边槽以对电阻值进行调节。然后,如图3(d)所示,以覆盖底涂层的方式将玻璃糊料丝网印刷并干燥、烧成,从而形成覆盖表面电极2和电阻3的整个面的保护层4。
目前为止的工序是对大基板1A一起进行处理的,在下一步工序中,沿着一次分割槽7将大基板1A短条状地断开(一次分割)从而如图3(e)所示,从大基板1A得到多个短条状基板1B。上述一次分割作业是通过朝使大基板1A的表面侧拉伸的方向施加弯曲应力而进行的,利用该弯曲应力使一次分割槽7打开槽开口从而进行断开,所以表面电极2和保护层4的端面从短条状基板1B的断开的分割面露出。
接着,如图3(f)所示,利用抛光等朝板厚方向对短条状基板1B的分割面进行摩擦,露出于分割面的表面电极2以朝向保护层4的端面的方式被摩擦从而形成弯曲部2a。另外,在通过上述摩擦处理在保护层4的端面形成表面电极2的弯曲部2a的情况下,较为理想的是,表面电极2由含有70%以上的Ag的材料构成,其厚度设定为3~20μm。
接着,如图3(g)所示,通过在短条状基板1B的端面整体溅射Ni-Cu,或者在短条状基板1B的端面浸蘸涂布Ag糊料、Cu糊料并干燥、烧成,从而在包括短条状基板1B的端面的宽度方向两端部上形成截面呈コ字状的端面电极5。该端面电极5形成至保护层4的经过平坦化的上表面,包括弯曲部2a的表面电极2的露出部分被端面电极5覆盖。接着,沿着二次分割槽8将短条状基板1B断开(二次分割),从而得到与芯片电阻器相同大小的芯片单体(单片),之后通过对单片化的芯片单体施加Ni、Sn等的电解镀覆,从而形成覆盖端面电极5的外部电极6,完成如图1和图2所示的芯片电阻器。如以上说明所述,在本实施方式例的芯片电阻器的制造方法中,沿着一次分割槽7将大基板1A断开而得到短条状基板1B后,对从上述短条状基板1B的分割面露出的表面电极2进行摩擦,利用这样的处理工序,从而形成从表面电极2沿着保护层4的端面弯折的弯曲部2a,然后将端面电极5形成于短条状基板1B的端面,从而使包括弯曲部2a的表面电极2的露出部整体和端面电极5连接。因此,能在保护层4的经过平坦化的上表面形成宽且平坦的端面电极5,还能够获得许多个表面电极2和端面电极5之间的连接可靠性经过提高的芯片电阻器。
图4是本发明第二实施方式例的芯片电阻器的俯视图,图5是沿着图4的V-V线的剖视图,对与图1和图2对应的部分标注相同符号。
如图4和图5所示,在第二实施方式例的芯片电阻器中,一对表面电极2分别从绝缘基板1的短边侧和长边侧的各端面露出,并且上述表面电极2的边缘部分形成与其它部分相比较厚的两层结构的膜厚部2b,使端面电极5弯折至绝缘基板1的短边方向两端面并与表面电极2的露出部分连接。表面电极2具有从膜厚部2b的露出部分沿着保护层4的端面L字形地弯折的弯曲部2a,如后述所述,该弯曲部2a是沿着一次分割线和二次分割线对大基板进行切割时形成的部分。另外,由于除此之外的结构与第一实施方式例的芯片电阻器基本相同,所以在此省略重复说明。
如以上说明所述,在第二实施方式例的芯片电阻器中,由于被保护层4覆盖的表面电极2分别从绝缘基板1的短边侧和长边侧的各端面露出,并且端面电极5不仅弯折至绝缘基板1的长边方向端面而且弯折至绝缘基板的短边方向两端面来与表面电极2的露出部分连接,所以能在保护层4的上表面形成宽且平坦的端面电极5,还能够提高表面电极2和端面电极5之间的连接可靠性。而且,表面电极2的边缘部分形成与其它部分相比较厚的膜厚部2b,与该膜厚部2b相连的弯曲部2a被端面电极5覆盖并连接,所以能够进一步提高表面电极2与端面电极5之间的连接可靠性。
接着,参照图6,对如上所述构成的芯片电阻器的制造方法进行说明。
首先,如图6(a)所示,准备没有形成一次分割槽、二次分割槽的大基板10A,在该大基板10A的表面将Ag糊料印刷并干燥、烧成,从而如图6(b)所示,多对第一表面电极11以隔着规定间隔并带状延伸的方式形成于大基板10A的表面。
接着,如图6(c)所示,在多对第一表面电极11上将Ag糊料印刷并干燥、烧成,从而以与第一表面电极11的宽度方向中央部重合的方式形成带状的第二表面电极12。
接着,如图6(d)所示,在大基板10A的表面将氧化钌等电阻糊料丝网印刷并干燥、烧成,从而形成跨越成对的第一表面电极11之间的多个电阻3。
接着,作为减轻修边槽形成时对电阻3的损害的方法,将玻璃糊料丝网印刷并干燥、烧成,从而形成覆盖电阻3的底涂层,之后从该底涂层上方在电阻3上形成修边槽以对电阻值进行调节。另外,第二表面电极12也可以由树脂银形成,在这种情况下,由于电阻糊料的烧成温度与树脂银的熔融温度相比非常高,所以在电阻3形成之后利用树脂银来形成第二表面电极12即可。然后,如图6(e)所示,以覆盖底涂层的方式将环氧类树脂糊料丝网印刷并加热硬化,从而形成覆盖第一和第二表面电极11、12及电阻3的整个面的保护层4。
然后,利用切割刀片沿着穿过第二表面电极12的宽度方向中央部并且在长度方向延伸的一次分割线L1及与该一次分割线L1正交的二次分割线L2,对大基板10A进行切断,如图6(f)所示,从而得到与芯片电阻器外形相同的一个一个芯片元件10B。另外,上述一次分割线L1和二次分割线L2是在大基板10A上设定的假想线,没有形成如上所述的与大基板10A的分割线对应的一次分割槽、二次分割槽。
通过上述分割,带状延伸的两层结构的第一表面电极11和第二表面电极12被切断成俯视呈矩形形状从而形成为表面电极2,所以在芯片元件10B的长边方向两端部上形成有将边缘部分作为两层结构的膜厚部2b的一对表面电极2。因此,膜厚部2b相当于是第一表面电极11和第二表面电极12重合的部分,将该部分切割从而使膜厚部2b的端面从芯片元件10B的切割面露出,所以,利用切割的剪切力来摩擦膜厚部2b的端面从而形成弯曲部2a。因此,沿着一次分割线L1和二次分割线L2将大基板10A切割成芯片元件10B的形状时,膜厚部2b的端面从芯片元件10B的全部四个切割面露出,并形成从该膜厚部2b沿着保护层4的端面弯折的弯曲部2a。另外,当沿着二次分割线L2对大基板10A进行切割时,由于不是仅仅将第一表面电极11和第二表面电极12重合的部分切断,同时也将仅有第一表面电极11的单层部分切断,所以在该单层部分上也形成有弯曲部,通过将膜厚部2b形成为两层结构从而形成更稳定的弯曲部2a。
接着,如图6(g)所示,在芯片元件10B的端面上将由树脂形成的Ag糊料、Cu糊料浸蘸涂布并加热硬化,从而形成从芯片元件10B的长边方向两端面弯折至短边方向两端面的规定位置的端面电极5。上述端面电极5形成于保护层4的经过平坦化的上表面,从芯片元件10B的各切断面露出的表面电极2的端面和与其膜厚部2b相连的弯曲部2a被端面电极5覆盖。然后,对每个芯片元件10B施加Ni、Sn等的电解镀覆,从而形成覆盖端面电极5的外部电极6,完成如图4和图5所示的芯片电阻器。
如以上说明所述,在本实施方式例的芯片电阻器的制造方法中,在大基板10A上依次形成两层结构的第一和第二表面电极11、12、电阻3及保护层4后,沿着一次分割线L1和二次分割线L2对大基板10A进行切割从而得到芯片元件10B,此时,在芯片元件10B的被切割的切断面上以从表面电极2的端部沿着保护层4的端面弯折的方式形成弯曲部2a。此时,表面电极2具有在第一表面电极11上方重合第二表面电极12的层叠结构的膜厚部2b,由于该膜厚部2b是沿着一次分割线L1和二次分割线L2被切割的,所以能够在芯片元件10B的所有切断面上形成表面电极2的弯曲部2a,能够提高以覆盖上述弯曲部2a的方式形成的端面电极5与表面电极2之间的连接可靠性。因此,能在保护层4的经过平坦化的上表面形成宽且平坦的端面电极5,还能够获得许多个表面电极2与端面电极5之间的连接可靠性经过提高的芯片电阻器。
另外,在上述各实施方式例中,对绝缘基板的背面不具有电极的芯片电阻器进行了说明,但是也可以在绝缘基板的背面的长边方向端部形成一对背面电极,使端面电极与表面电极和背面电极这两方连接。这样,将芯片电阻器内置于层叠电路基板的树脂层时,不仅能够与树脂层的表面侧的配线图案连接,还可以与背面侧的配线图案连接。
(符号说明)
1 绝缘基板
1A、10A 大基板
1B 短条状基板
10B 芯片元件
2 表面电极
2a 弯曲部
2b 膜厚部
3 电阻
4 保护层
5 端面电极
6 外部电极
7 一次分割槽
8 二次分割槽
11 第一表面电极
12 第二表面电极
L1 一次分割线
L2 二次分割线

Claims (6)

1.一种芯片电阻器,包括:绝缘基板,该绝缘基板为长方体状;一对表面电极,这一对表面电极设于所述绝缘基板的表面的长边方向两端部;电阻,该电阻将两表面电极之间连接;保护层,该保护层将所述电阻和所述两表面电极的整个面覆盖;以及一对端面电极,这一对端面电极设于所述绝缘基板的长边方向两端面并与所述表面电极导通,
其特征在于,
所述表面电极具有弯曲部,该弯曲部从所述绝缘基板和所述保护层之间沿着该保护层的端面弯折,所述端面电极与包括所述弯曲部的从所述绝缘基板和所述保护层之间露出的所述表面电极的露出部分连接。
2.如权利要求1所述的芯片电阻器,其特征在于,
所述表面电极分别从所述绝缘基板的短边侧和长边侧的各端面露出,并且所述弯曲部与至少从一方侧的端面露出的所述表面电极相连,所述端面电极弯折至所述绝缘基板的短边方向两端面,与包括所述弯曲部的所述表面电极的露出部分连接。
3.如权利要求1所述的芯片电阻器,其特征在于,
所述表面电极具有局部形成得厚的膜厚部,从该膜厚部的端部与所述弯曲部相连。
4.如权利要求2所述的芯片电阻器,其特征在于,
所述表面电极具有局部形成得厚的膜厚部,从该膜厚部的端部与所述弯曲部相连。
5.一种芯片电阻器的制造方法,在该方法中,沿着格子状的分割线对大基板进行分割从而一起得到具有电阻和一对表面电极的芯片电阻器,其特征在于,包括:
在所述大基板上形成纵横延伸的多个一次分割槽和二次分割槽的工序;
在所述大基板的表面上形成跨越所述一次分割槽的多对表面电极的工序;
形成与所述多对表面电极连接的多个电阻的工序;
形成将所述多对表面电极和所述多个电阻覆盖的保护层的工序;
沿着所述一次分割槽将所述大基板分割,从而形成短条状基板的工序;
通过摩擦在所述短条状基板的分割面露出的所述表面电极,从而在所述保护层的端面形成弯曲部的工序;
在所述短条状基板的分割面形成将所述弯曲部覆盖的端面电极的工序;以及
沿着所述二次分割槽将所述短条状基板分割,从而形成单个的芯片元件的工序。
6.一种芯片电阻器的制造方法,在该方法中,沿着格子状的分割线对大基板进行分割从而一起得到具有电阻和一对表面电极的芯片电阻器,其特征在于,包括:
在所述大基板的表面形成隔着规定间隔并带状延伸的多对第一表面电极的工序;
以与所述多对第一表面电极的宽度方向中央部重合的方式形成带状延伸的第二表面电极的工序;
形成将所述多对第一表面电极之间连接的多个电阻的工序;
形成将所述多对第一表面电极和第二表面电极及所述多个电阻覆盖的保护层的工序;
利用切割刀沿着穿过所述第二表面电极的宽度方向中央部并在长度方向延伸的一次分割线及与该一次分割线正交的二次分割线,对所述大基板进行切断从而形成单个的芯片元件的工序;以及
从所述芯片元件的沿着所述一次分割线的切断面至沿着所述二次分割线的切断面的一部分形成端面电极的工序。
CN201680021727.5A 2015-04-15 2016-04-07 芯片电阻器及其制造方法 Active CN107533890B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-083499 2015-04-15
JP2015083499A JP6495724B2 (ja) 2015-04-15 2015-04-15 チップ抵抗器およびその製造方法
PCT/JP2016/061439 WO2016167182A1 (ja) 2015-04-15 2016-04-07 チップ抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
CN107533890A true CN107533890A (zh) 2018-01-02
CN107533890B CN107533890B (zh) 2019-05-21

Family

ID=57126300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680021727.5A Active CN107533890B (zh) 2015-04-15 2016-04-07 芯片电阻器及其制造方法

Country Status (5)

Country Link
US (1) US10096409B2 (zh)
JP (1) JP6495724B2 (zh)
CN (1) CN107533890B (zh)
DE (1) DE112016001731T5 (zh)
WO (1) WO2016167182A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472360A (zh) * 2021-06-10 2022-12-13 Koa株式会社 晶片零件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200060067A (ko) * 2018-11-22 2020-05-29 삼성전기주식회사 바리스터
KR102231104B1 (ko) * 2019-12-27 2021-03-23 삼성전기주식회사 저항 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275702A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器
JP2001185401A (ja) * 1999-12-24 2001-07-06 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2003142304A (ja) * 2001-11-06 2003-05-16 Rohm Co Ltd チップ抵抗器の構造及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4204029B2 (ja) * 2001-11-30 2009-01-07 ローム株式会社 チップ抵抗器
AU2003242299A1 (en) * 2002-06-13 2003-12-31 Rohm Co., Ltd. Chip resistor having low resistance and its producing method
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
JP2005268302A (ja) 2004-03-16 2005-09-29 Koa Corp チップ抵抗器およびその製造方法
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
US7190252B2 (en) * 2005-02-25 2007-03-13 Vishay Dale Electronics, Inc. Surface mount electrical resistor with thermally conductive, electrically insulative filler and method for using same
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
JP5543146B2 (ja) * 2009-07-27 2014-07-09 ローム株式会社 チップ抵抗器およびチップ抵抗器の製造方法
JP5481675B2 (ja) 2009-10-21 2014-04-23 コーア株式会社 基板内蔵用チップ抵抗器およびその製造方法
KR101412951B1 (ko) * 2012-08-17 2014-06-26 삼성전기주식회사 칩 저항기 및 이의 제조 방법
US9997281B2 (en) * 2015-02-19 2018-06-12 Rohm Co., Ltd. Chip resistor and method for manufacturing the same
JP2017168817A (ja) * 2016-03-15 2017-09-21 ローム株式会社 チップ抵抗器およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275702A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器
JP2001185401A (ja) * 1999-12-24 2001-07-06 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2003142304A (ja) * 2001-11-06 2003-05-16 Rohm Co Ltd チップ抵抗器の構造及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472360A (zh) * 2021-06-10 2022-12-13 Koa株式会社 晶片零件

Also Published As

Publication number Publication date
CN107533890B (zh) 2019-05-21
JP2016207698A (ja) 2016-12-08
US10096409B2 (en) 2018-10-09
US20180075954A1 (en) 2018-03-15
WO2016167182A1 (ja) 2016-10-20
JP6495724B2 (ja) 2019-04-03
DE112016001731T5 (de) 2018-01-04

Similar Documents

Publication Publication Date Title
JPH1126204A (ja) 抵抗器およびその製造方法
CN107615410B (zh) 芯片电阻器
WO2019220811A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2018032670A (ja) チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法
CN107533890B (zh) 芯片电阻器及其制造方法
CN107408432B (zh) 芯片电阻器
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
JP2007194399A (ja) チップ抵抗器およびその製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
CN108140460A (zh) 芯片电阻器
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4745027B2 (ja) チップ抵抗器の製造方法
JP5261947B2 (ja) 低抵抗チップ抵抗器およびその製造方法
JP2002367818A (ja) チップ形抵抗器
JP2009246147A (ja) チップ抵抗器の製造方法
JP4875327B2 (ja) チップ抵抗器の製造方法
JP2015008189A (ja) 薄膜チップ抵抗器の製造方法
JP2002367801A (ja) チップ形抵抗器およびその製造方法
JP2017050455A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JP5879498B2 (ja) チップ抵抗器およびその製造方法
JP2009088368A (ja) 低抵抗チップ抵抗器の製造方法
JPH0497501A (ja) 抵抗器及びその製造方法
JP2008244211A (ja) 薄膜チップ抵抗器の製造方法
JP3649668B2 (ja) チップ型ネットワーク抵抗器のトリミング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant