JP2003197404A - 薄膜チップ抵抗器及びその製造方法 - Google Patents
薄膜チップ抵抗器及びその製造方法Info
- Publication number
- JP2003197404A JP2003197404A JP2002229684A JP2002229684A JP2003197404A JP 2003197404 A JP2003197404 A JP 2003197404A JP 2002229684 A JP2002229684 A JP 2002229684A JP 2002229684 A JP2002229684 A JP 2002229684A JP 2003197404 A JP2003197404 A JP 2003197404A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating substrate
- electrode
- resistor
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、スリット基板の効率的な利用に適
しながら薄膜形成工程を簡素化する構造を成す薄膜チッ
プ抵抗器を提供する。さらに、本発明の薄膜チップ製造
方法によると、絶縁基板の下面における薄膜形成工程を
省略でき、レーザートリミング工程においてプローブと
接触するための充分なスペースを確保しながらスリット
を用いた分割工程において発生し兼ねない不良を最少化
することができる。 【解決手段】 本発明は、絶縁基板４１の上面と下面の
両側に厚膜電極４３ａ，４３ｂを設け、該厚膜電極４３
ａ，４３ｂの間に薄膜抵抗体４５を、そして該薄膜抵抗
体４５に連結された薄膜電極４６を両端に設けることを
特徴とする。
しながら薄膜形成工程を簡素化する構造を成す薄膜チッ
プ抵抗器を提供する。さらに、本発明の薄膜チップ製造
方法によると、絶縁基板の下面における薄膜形成工程を
省略でき、レーザートリミング工程においてプローブと
接触するための充分なスペースを確保しながらスリット
を用いた分割工程において発生し兼ねない不良を最少化
することができる。 【解決手段】 本発明は、絶縁基板４１の上面と下面の
両側に厚膜電極４３ａ，４３ｂを設け、該厚膜電極４３
ａ，４３ｂの間に薄膜抵抗体４５を、そして該薄膜抵抗
体４５に連結された薄膜電極４６を両端に設けることを
特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜チップ抵抗器
に関するものであって、特に複数個のスリットが行と列
とに形成された絶縁基板を利用することができ、複雑な
薄膜工程を最少化できる構造から成る薄膜チップ抵抗器
および全体工程が簡素化された薄膜チップ抵抗器の製造
方法に関するものである。
に関するものであって、特に複数個のスリットが行と列
とに形成された絶縁基板を利用することができ、複雑な
薄膜工程を最少化できる構造から成る薄膜チップ抵抗器
および全体工程が簡素化された薄膜チップ抵抗器の製造
方法に関するものである。
【０００２】
【従来の技術】一般に、電子部品に用いるチップ抵抗器
は、抵抗体の厚さによって厚膜チップ抵抗器と薄膜チッ
プ抵抗器とに分かれる。とりわけ薄膜チップ抵抗器は、
厚膜チップ抵抗器に比して、抵抗に要求される最も重要
な特性の抵抗温度係数(Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅ
ｆｆｉｃｉｅｎｔ ｏｆ Ｒｅｓｉｓｔａｎｃｅ)に優れ
る。即ち、厚膜チップ抵抗器においては材料特性の為に
抵抗温度係数(ＴＣＲ)が１００ｐｐｍ以下の特性値を示
し難いが、薄膜チップ抵抗器の場合はほぼ０ｐｐｍに近
い特性値を得られ、厚膜チップ抵抗器は抵抗体が厚く電
極焼成工程により抵抗値の偏差が１〜５％ほど発生する
のに対して、薄膜チップ抵抗器はその抵抗体が工程後で
も０.１％以内の偏差に抑えられる。
は、抵抗体の厚さによって厚膜チップ抵抗器と薄膜チッ
プ抵抗器とに分かれる。とりわけ薄膜チップ抵抗器は、
厚膜チップ抵抗器に比して、抵抗に要求される最も重要
な特性の抵抗温度係数(Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅ
ｆｆｉｃｉｅｎｔ ｏｆ Ｒｅｓｉｓｔａｎｃｅ)に優れ
る。即ち、厚膜チップ抵抗器においては材料特性の為に
抵抗温度係数(ＴＣＲ)が１００ｐｐｍ以下の特性値を示
し難いが、薄膜チップ抵抗器の場合はほぼ０ｐｐｍに近
い特性値を得られ、厚膜チップ抵抗器は抵抗体が厚く電
極焼成工程により抵抗値の偏差が１〜５％ほど発生する
のに対して、薄膜チップ抵抗器はその抵抗体が工程後で
も０.１％以内の偏差に抑えられる。
【０００３】従って、薄膜チップ抵抗器は精密抵抗の具
現に適しておりＭＰ３プレーヤー、カムコーダー、ディ
ジタルカメラ等精密ディジタル機器において漸次需要が
拡大してきた。こうした薄膜チップ抵抗器は、ＮｉＣｒ
等の材料をスパッタリングや蒸着工程等の薄膜工程によ
り形成した薄膜抵抗体を用いる。厚膜抵抗器と同様に、
薄膜チップ抵抗器は絶縁基板の上面に設けた抵抗体と、
該抵抗体と連結しながら両側断面に設けたコの字形側面
端子部とを具備するが、薄膜工程技術の適用と高純度ア
ルミナ基板の使用に基づき多様な構造から成る。
現に適しておりＭＰ３プレーヤー、カムコーダー、ディ
ジタルカメラ等精密ディジタル機器において漸次需要が
拡大してきた。こうした薄膜チップ抵抗器は、ＮｉＣｒ
等の材料をスパッタリングや蒸着工程等の薄膜工程によ
り形成した薄膜抵抗体を用いる。厚膜抵抗器と同様に、
薄膜チップ抵抗器は絶縁基板の上面に設けた抵抗体と、
該抵抗体と連結しながら両側断面に設けたコの字形側面
端子部とを具備するが、薄膜工程技術の適用と高純度ア
ルミナ基板の使用に基づき多様な構造から成る。
【０００４】図６は従来の薄膜チップ抵抗器を示す断面
図である。先ず図６を参照すると、絶縁基板１１１の上
面から側面を経て下面の一部領域にまで形成した薄膜抵
抗体１１５、前記基板１１１の上面における薄膜抵抗体
１１５の両側から下面の薄膜抵抗体１１５まで覆う薄膜
電極１１６、該薄膜電極１１６上に形成したメッキ層１
１９、及び前記抵抗体１１５の上面を保護する保護層１
１７から成る。
図である。先ず図６を参照すると、絶縁基板１１１の上
面から側面を経て下面の一部領域にまで形成した薄膜抵
抗体１１５、前記基板１１１の上面における薄膜抵抗体
１１５の両側から下面の薄膜抵抗体１１５まで覆う薄膜
電極１１６、該薄膜電極１１６上に形成したメッキ層１
１９、及び前記抵抗体１１５の上面を保護する保護層１
１７から成る。
【０００５】図７は図６に示す薄膜チップ抵抗器の製造
工程を説明するためのフローチャートである。先ず、ス
パッタリング工程により絶縁基板の上面全体と下面両側
に各々薄膜抵抗体を形成した後、該薄膜抵抗体をフォト
リソグラフィー及びエッチング工程により所望のパター
ンに構成する(Ｓ１１０)。次いで、薄膜抵抗体と同様ス
パッタリング工程により基板の上面に形成した薄膜抵抗
体の両側と基板下面の薄膜抵抗体上に各々薄膜電極を形
成し、フォトリソグラフィー及びエッチング工程により
所望のパターンを形成する(Ｓ１２０)。この結果物に対
して抵抗値を安定すべく熱処理を施し、精密な抵抗値を
得るべくレーザートリミングを行う(Ｓ１３０)。続い
て、厚膜工程により薄膜抵抗体を保護する保護層を印刷
してから硬化させ、両側面が露出するよう１次ダイシン
グする(Ｓ１４０)。１次ダイシングにより得た両側面に
スパッタリング工程を適用し薄膜抵抗体や薄膜電極と同
様に側面電極を形成する(Ｓ１５０)。そして、行で２次
ダイシングを行いチップ単位に製造してから(Ｓ１６０)
ニッケル(Ｎｉ)、パラジウム−スズ(Ｐｄ-Ｓｎ)合金に
よるメッキ工程を施し最終品を完成する(Ｓ１７０)。
工程を説明するためのフローチャートである。先ず、ス
パッタリング工程により絶縁基板の上面全体と下面両側
に各々薄膜抵抗体を形成した後、該薄膜抵抗体をフォト
リソグラフィー及びエッチング工程により所望のパター
ンに構成する(Ｓ１１０)。次いで、薄膜抵抗体と同様ス
パッタリング工程により基板の上面に形成した薄膜抵抗
体の両側と基板下面の薄膜抵抗体上に各々薄膜電極を形
成し、フォトリソグラフィー及びエッチング工程により
所望のパターンを形成する(Ｓ１２０)。この結果物に対
して抵抗値を安定すべく熱処理を施し、精密な抵抗値を
得るべくレーザートリミングを行う(Ｓ１３０)。続い
て、厚膜工程により薄膜抵抗体を保護する保護層を印刷
してから硬化させ、両側面が露出するよう１次ダイシン
グする(Ｓ１４０)。１次ダイシングにより得た両側面に
スパッタリング工程を適用し薄膜抵抗体や薄膜電極と同
様に側面電極を形成する(Ｓ１５０)。そして、行で２次
ダイシングを行いチップ単位に製造してから(Ｓ１６０)
ニッケル(Ｎｉ)、パラジウム−スズ(Ｐｄ-Ｓｎ)合金に
よるメッキ工程を施し最終品を完成する(Ｓ１７０)。
【０００６】このように、通常薄膜チップ抵抗器の形成
工程は、上面、下面及び両側断面各々に対して全て薄膜
形成工程が必要となる。こうした薄膜形成工程は厚膜形
成工程のスクリーン印刷工程に比してスパッタリング、
フォトリソグラフィー工程及びエッチング工程等を伴う
大変複雑な工程から成る。
工程は、上面、下面及び両側断面各々に対して全て薄膜
形成工程が必要となる。こうした薄膜形成工程は厚膜形
成工程のスクリーン印刷工程に比してスパッタリング、
フォトリソグラフィー工程及びエッチング工程等を伴う
大変複雑な工程から成る。
【０００７】さらに、絶縁基板上に複数個の薄膜チップ
抵抗器を形成する際に各チップ単位で分割する工程が行
われるが、一般の薄膜用高純度アルミナ基板は硬度が高
い為通常のダイシング工程では切断し難く、特殊ブレー
ドやレーザーで切断しなければならない。従って、製造
工程が複雑且つ高コストになるという問題がある。しか
し、厚膜チップ抵抗器においてはスリット基板を用いる
ことで前記問題を解決している。スリット基板はその上
下面をチップ単位に区画するよう行と列に合わせて所定
間隙のスリットを形成した絶縁基板であり、一定圧力を
加えるとチップ単位で容易に分割できるという利点があ
る。しかし、こうしたスリット基板を薄膜チップ抵抗器
に適用するには様々な問題がある。
抵抗器を形成する際に各チップ単位で分割する工程が行
われるが、一般の薄膜用高純度アルミナ基板は硬度が高
い為通常のダイシング工程では切断し難く、特殊ブレー
ドやレーザーで切断しなければならない。従って、製造
工程が複雑且つ高コストになるという問題がある。しか
し、厚膜チップ抵抗器においてはスリット基板を用いる
ことで前記問題を解決している。スリット基板はその上
下面をチップ単位に区画するよう行と列に合わせて所定
間隙のスリットを形成した絶縁基板であり、一定圧力を
加えるとチップ単位で容易に分割できるという利点があ
る。しかし、こうしたスリット基板を薄膜チップ抵抗器
に適用するには様々な問題がある。
【０００８】図８（Ａ）および８（Ｂ）はスリットに電
極を形成した絶縁基板１３１、１３１'を示す。図８
（Ａ）は厚膜チップ抵抗器のように、厚膜抵抗体１３５
の両側に位置したスリットに厚膜電極１３３を形成した
態様である。ここで、形成した厚膜電極１３３は、その
厚さが約５〜１０μｍで、スリット溝を充分に埋めた上
で一定寸法(ｗｌ)の上面を成す。これに対して、図８
（Ｂ）に示すように、薄膜抵抗体１３５'の両側に位置
したスリットに薄膜電極１３６を形成した場合は、その
厚さが１μｍを超えず図示のようにスリット溝を埋め切
れない。従って、所望の抵抗体を形成する際に重要なレ
ーザートリミング工程においてプローブ１３０の接触す
る空間が図８（Ａ）では厚膜電極の上面において充分に
確保できるが、図８（Ｂ）では接触可能な空間(ｗ２)が
小さ過ぎてレーザートリミング工程をまともに行えな
い。とりわけ、小型チップを製造する場合は、端子電極
の寸法が大変小さく、これが深刻な問題となる。
極を形成した絶縁基板１３１、１３１'を示す。図８
（Ａ）は厚膜チップ抵抗器のように、厚膜抵抗体１３５
の両側に位置したスリットに厚膜電極１３３を形成した
態様である。ここで、形成した厚膜電極１３３は、その
厚さが約５〜１０μｍで、スリット溝を充分に埋めた上
で一定寸法(ｗｌ)の上面を成す。これに対して、図８
（Ｂ）に示すように、薄膜抵抗体１３５'の両側に位置
したスリットに薄膜電極１３６を形成した場合は、その
厚さが１μｍを超えず図示のようにスリット溝を埋め切
れない。従って、所望の抵抗体を形成する際に重要なレ
ーザートリミング工程においてプローブ１３０の接触す
る空間が図８（Ａ）では厚膜電極の上面において充分に
確保できるが、図８（Ｂ）では接触可能な空間(ｗ２)が
小さ過ぎてレーザートリミング工程をまともに行えな
い。とりわけ、小型チップを製造する場合は、端子電極
の寸法が大変小さく、これが深刻な問題となる。
【０００９】さらに、上面に形成した薄膜電極は分割工
程の際にオープン領域が発生し兼ねない。それに比し
て、下面においては、不連続的なスリット溝に電極残留
物が最終メッキ工程により連続的に連結され抵抗が短絡
する不具合を起こしかねない。こうした問題の為に薄膜
チップ抵抗器においては、チップ単位の切断工程が容易
でありながら積極的に活用できないでいる。
程の際にオープン領域が発生し兼ねない。それに比し
て、下面においては、不連続的なスリット溝に電極残留
物が最終メッキ工程により連続的に連結され抵抗が短絡
する不具合を起こしかねない。こうした問題の為に薄膜
チップ抵抗器においては、チップ単位の切断工程が容易
でありながら積極的に活用できないでいる。
【００１０】従って、当技術分野においては、容易な分
割工程のためにスリット基板を用いて、レーザートリミ
ング工程を円滑に行いオープンまたは短絡の発生を防止
するばかりでなく、薄膜形成工程を最少化して全工程を
単純化できる新たな薄膜チップ抵抗器とその製造方法が
要求されてきた。
割工程のためにスリット基板を用いて、レーザートリミ
ング工程を円滑に行いオープンまたは短絡の発生を防止
するばかりでなく、薄膜形成工程を最少化して全工程を
単純化できる新たな薄膜チップ抵抗器とその製造方法が
要求されてきた。
【００１１】
【発明が解決しようとする課題】本発明は、このような
従来の課題に鑑みてなされたものであり、その目的は、
上面と下面の両側に厚膜電極を設け該厚膜電極の間に薄
膜抵抗体、該薄膜抵抗体に連結された薄膜電極を両端に
設けることにより、スリット基板の効率的な利用に適し
ながらも薄膜形成工程を最少化した構造の薄膜チップ抵
抗器を提供することにある。
従来の課題に鑑みてなされたものであり、その目的は、
上面と下面の両側に厚膜電極を設け該厚膜電極の間に薄
膜抵抗体、該薄膜抵抗体に連結された薄膜電極を両端に
設けることにより、スリット基板の効率的な利用に適し
ながらも薄膜形成工程を最少化した構造の薄膜チップ抵
抗器を提供することにある。
【００１２】さらに、本発明の他の目的は、絶縁基板の
上下面にスリット領域を充填すべく厚膜電極を形成し、
前記絶縁基板の上面に薄膜抵抗体を設けた後に、その両
側に各々連結して薄膜電極を形成することにより、絶縁
基板の下面に対する薄膜形成工程を省略するのはもちろ
んレーザートリミング工程におけるプローブ接触に充分
なスペースを確保しながらスリットを用いた分割工程で
発生し兼ねない不良を最少化する薄膜チップ抵抗器の製
造方法を提供することにある。
上下面にスリット領域を充填すべく厚膜電極を形成し、
前記絶縁基板の上面に薄膜抵抗体を設けた後に、その両
側に各々連結して薄膜電極を形成することにより、絶縁
基板の下面に対する薄膜形成工程を省略するのはもちろ
んレーザートリミング工程におけるプローブ接触に充分
なスペースを確保しながらスリットを用いた分割工程で
発生し兼ねない不良を最少化する薄膜チップ抵抗器の製
造方法を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、チップ型絶縁基板と、前記絶縁基板の上
面及び下面の両側に各々形成した厚膜電極と、前記厚膜
電極を形成した前記絶縁基板の上面に設けた薄膜抵抗体
と、前記薄膜抵抗体に接触するよう前記絶縁基板の上面
両側に形成した薄膜電極と、前記絶縁基板の両側断面に
形成した側面端子電極と、前記側面端子電極上に各々形
成して前記薄膜電極の上面から前記側面端子電極を経て
前記絶縁基板の下面に形成した前記厚膜電極の上面まで
延長したメッキ電極とを含んだ薄膜チップ抵抗器を提供
する。本発明の一実施の形態によると、前記薄膜チップ
抵抗器は、絶縁基板の上面に形成した前記側面端子電極
の間に形成され前記薄膜抵抗体を保護する保護層をさら
に含んでもよい。前記保護層には低温で硬化するポリマ
ー材料を用いることが好ましい。さらに、前記薄膜抵抗
体は、前記厚膜電極を設けた前記絶縁基板の上面全体を
覆うよう形成したり、前記絶縁基板の上面に設けた前記
厚膜電極と隔たるよう形成してもよい。
に、本発明は、チップ型絶縁基板と、前記絶縁基板の上
面及び下面の両側に各々形成した厚膜電極と、前記厚膜
電極を形成した前記絶縁基板の上面に設けた薄膜抵抗体
と、前記薄膜抵抗体に接触するよう前記絶縁基板の上面
両側に形成した薄膜電極と、前記絶縁基板の両側断面に
形成した側面端子電極と、前記側面端子電極上に各々形
成して前記薄膜電極の上面から前記側面端子電極を経て
前記絶縁基板の下面に形成した前記厚膜電極の上面まで
延長したメッキ電極とを含んだ薄膜チップ抵抗器を提供
する。本発明の一実施の形態によると、前記薄膜チップ
抵抗器は、絶縁基板の上面に形成した前記側面端子電極
の間に形成され前記薄膜抵抗体を保護する保護層をさら
に含んでもよい。前記保護層には低温で硬化するポリマ
ー材料を用いることが好ましい。さらに、前記薄膜抵抗
体は、前記厚膜電極を設けた前記絶縁基板の上面全体を
覆うよう形成したり、前記絶縁基板の上面に設けた前記
厚膜電極と隔たるよう形成してもよい。
【００１４】さらに、上記目的を達成するために、本発
明は、所定間隙で行と列に合わせ複数個のスリットを形
成した絶縁基板を具える段階と、前記絶縁基板の上面及
び下面に列で形成したスリット領域に沿って厚膜電極を
各々形成する段階と、前記絶縁基板の上面に薄膜抵抗体
を設ける段階と、前記薄膜抵抗体と連結すべく前記厚膜
電極上に薄膜電極を形成する段階と、前記行に合わせて
形成したスリットを用いて前記絶縁基板を１次分割する
段階と、前記分割した絶縁基板の両側断面に側面端子電
極を形成する段階と、前記列に合わせて形成したスリッ
トを用いて前記絶縁基板をチップ単位に２次分割する段
階と、前記薄膜電極を形成した絶縁基板の上面両側と前
記厚膜電極を形成した絶縁基板の下面両側に延長される
よう前記側面端子電極上にメッキ電極を形成する段階と
を含んだ薄膜チップ抵抗器の製造方法を提供する。本発
明による薄膜チップ抵抗器の製造方法においては、厚膜
用絶縁基板を用いることができるよう、その上面の表面
粗さを改善する表面処理段階をさらに含んでもよい。さ
らに、前記薄膜抵抗体を形成後、前記側面端子電極を形
成する前に、薄膜抵抗体上に保護層を設ける段階をさら
に含むこともできる。
明は、所定間隙で行と列に合わせ複数個のスリットを形
成した絶縁基板を具える段階と、前記絶縁基板の上面及
び下面に列で形成したスリット領域に沿って厚膜電極を
各々形成する段階と、前記絶縁基板の上面に薄膜抵抗体
を設ける段階と、前記薄膜抵抗体と連結すべく前記厚膜
電極上に薄膜電極を形成する段階と、前記行に合わせて
形成したスリットを用いて前記絶縁基板を１次分割する
段階と、前記分割した絶縁基板の両側断面に側面端子電
極を形成する段階と、前記列に合わせて形成したスリッ
トを用いて前記絶縁基板をチップ単位に２次分割する段
階と、前記薄膜電極を形成した絶縁基板の上面両側と前
記厚膜電極を形成した絶縁基板の下面両側に延長される
よう前記側面端子電極上にメッキ電極を形成する段階と
を含んだ薄膜チップ抵抗器の製造方法を提供する。本発
明による薄膜チップ抵抗器の製造方法においては、厚膜
用絶縁基板を用いることができるよう、その上面の表面
粗さを改善する表面処理段階をさらに含んでもよい。さ
らに、前記薄膜抵抗体を形成後、前記側面端子電極を形
成する前に、薄膜抵抗体上に保護層を設ける段階をさら
に含むこともできる。
【００１５】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施の形態を詳細に説明する。図１は本発明の一実施の
形態による薄膜チップ抵抗器の断面図である。チップ型
絶縁基板４１は上面と下面及び両側断面に各々異なる構
造物を設ける。前記絶縁基板４１の上面には厚膜電極４
３ａ、薄膜抵抗体４５、薄膜電極４６及び保護層４７が
形成されている。
実施の形態を詳細に説明する。図１は本発明の一実施の
形態による薄膜チップ抵抗器の断面図である。チップ型
絶縁基板４１は上面と下面及び両側断面に各々異なる構
造物を設ける。前記絶縁基板４１の上面には厚膜電極４
３ａ、薄膜抵抗体４５、薄膜電極４６及び保護層４７が
形成されている。
【００１６】図１に示す絶縁基板４１の上面の構図を参
照すると、前記厚膜電極４３ａは実際の工程中にはスリ
ット溝を充填する位置に印刷する為その上面両側部に形
成されている。厚膜電極４３ａは約１０μｍ厚に形成し
てありスリットの溝を完全に充填する。従って、後続工
程においてトリミングの際のプローブ接触空間を充分に
設けることができる。さらに、前記薄膜抵抗体４５は３
００〜１０００Å程の厚さの抵抗体でありスパッタリン
グや蒸着工程により上面に設ける。本実施の形態のよう
に、薄膜抵抗体４５は前記厚膜電極４３ａを含む全上面
に形成されているが、薄膜抵抗体４５は厚膜電極４３ａ
に比して２００倍程薄いので連続的な傾斜面を形成し難
く電気的に薄膜抵抗体と厚膜電極とが連結されないこと
もあり得るが、薄膜電極４６の場合は薄膜抵抗体と完全
な電気的接触状態を保持でき相対的に厚くて厚膜電極と
の連結にもまったく問題が無い。しかし、本発明は図１
の実施の形態と違い、薄膜抵抗体を厚膜電極の間の領域
にのみ限定して形成することもできる。
照すると、前記厚膜電極４３ａは実際の工程中にはスリ
ット溝を充填する位置に印刷する為その上面両側部に形
成されている。厚膜電極４３ａは約１０μｍ厚に形成し
てありスリットの溝を完全に充填する。従って、後続工
程においてトリミングの際のプローブ接触空間を充分に
設けることができる。さらに、前記薄膜抵抗体４５は３
００〜１０００Å程の厚さの抵抗体でありスパッタリン
グや蒸着工程により上面に設ける。本実施の形態のよう
に、薄膜抵抗体４５は前記厚膜電極４３ａを含む全上面
に形成されているが、薄膜抵抗体４５は厚膜電極４３ａ
に比して２００倍程薄いので連続的な傾斜面を形成し難
く電気的に薄膜抵抗体と厚膜電極とが連結されないこと
もあり得るが、薄膜電極４６の場合は薄膜抵抗体と完全
な電気的接触状態を保持でき相対的に厚くて厚膜電極と
の連結にもまったく問題が無い。しかし、本発明は図１
の実施の形態と違い、薄膜抵抗体を厚膜電極の間の領域
にのみ限定して形成することもできる。
【００１７】前記薄膜抵抗体４５は厚膜電極４３ａと連
結しなくても構わないが、必ず絶縁基板４１の上面両側
に形成した薄膜電極４６とは連結すべきである。従っ
て、レーザートリミング工程において薄膜電極４６にプ
ローブを接触させ薄膜抵抗体４５の抵抗値を精密に調整
することができ薄膜電極４６まで設けるメッキ電極４９
により端子を形成することができる。この場合、先に説
明したように、厚膜電極４３ａによりスリットの溝は完
全に充填され、該厚膜電極４３ａと重なるよう形成した
薄膜電極４６はプローブと接触するのに充分な面積を提
供することができる。
結しなくても構わないが、必ず絶縁基板４１の上面両側
に形成した薄膜電極４６とは連結すべきである。従っ
て、レーザートリミング工程において薄膜電極４６にプ
ローブを接触させ薄膜抵抗体４５の抵抗値を精密に調整
することができ薄膜電極４６まで設けるメッキ電極４９
により端子を形成することができる。この場合、先に説
明したように、厚膜電極４３ａによりスリットの溝は完
全に充填され、該厚膜電極４３ａと重なるよう形成した
薄膜電極４６はプローブと接触するのに充分な面積を提
供することができる。
【００１８】こうした上面には最終的に保護層４７を形
成する。保護層４７は硬化温度の低いポリマー材質を用
いて形成することが好ましい。
成する。保護層４７は硬化温度の低いポリマー材質を用
いて形成することが好ましい。
【００１９】一方、前記チップ型絶縁基板４１の下面両
側には厚膜電極４３ｂを形成する。このように複雑な薄
膜形成工程を伴う不要な薄膜電極を形成せずともスクリ
ーン印刷方法により厚膜電極４３ｂを形成することによ
って工程を簡素化できるようになる。
側には厚膜電極４３ｂを形成する。このように複雑な薄
膜形成工程を伴う不要な薄膜電極を形成せずともスクリ
ーン印刷方法により厚膜電極４３ｂを形成することによ
って工程を簡素化できるようになる。
【００２０】さらに、前記チップ型絶縁基板の両側面に
密着性の優れた薄膜で側面端子電極４８を形成する。こ
れは円滑なメッキ電極形成における予備層としての役割
ばかりでなく、上下面両側に薄膜電極４６と厚膜電極４
３ｂとを連結してコの字形の端子電極を形成する仕組み
を提供する。前記コの字形を形成した両端子側にバレル
めっき法によりメッキ電極４９を形成することにより最
終側面端子を完成する。
密着性の優れた薄膜で側面端子電極４８を形成する。こ
れは円滑なメッキ電極形成における予備層としての役割
ばかりでなく、上下面両側に薄膜電極４６と厚膜電極４
３ｂとを連結してコの字形の端子電極を形成する仕組み
を提供する。前記コの字形を形成した両端子側にバレル
めっき法によりメッキ電極４９を形成することにより最
終側面端子を完成する。
【００２１】本発明の特徴は薄膜チップ抵抗器の製造工
程においてより明確に理解することができる。図２
（Ａ）ないし５（Ｂ）は本発明の薄膜チップ抵抗器の製
造工程を説明するための段階別工程図である。
程においてより明確に理解することができる。図２
（Ａ）ないし５（Ｂ）は本発明の薄膜チップ抵抗器の製
造工程を説明するための段階別工程図である。
【００２２】先ず、図２（Ａ）に示す絶縁基板５１には
所定間隙で行と列に合わせて複数のスリットを形成して
ある。前記スリットの間隙は単位チップの面積を決定す
る。こうした絶縁基板５１はスリットにより所要の工程
段階においてチップ単位で切断できブレードを用いたダ
イシング工程やレーザーを用いた切断工程が別途に要求
されない。
所定間隙で行と列に合わせて複数のスリットを形成して
ある。前記スリットの間隙は単位チップの面積を決定す
る。こうした絶縁基板５１はスリットにより所要の工程
段階においてチップ単位で切断できブレードを用いたダ
イシング工程やレーザーを用いた切断工程が別途に要求
されない。
【００２３】通常、スリット基板は厚膜用スリット基板
を用いることができる。しかし、厚膜用スリット基板を
用いる場合、薄膜抵抗の形成の為に所定の表面処理を施
して表面粗さを改善することが好ましい。例えば、厚膜
用スリット基板の粗度(Ｒａ)は３０００Åで薄膜用の５
００〜６００Åより表面が粗い。これを化学的表面処理
工程により薄膜形成が可能な１０００〜１５００Åレベ
ルに改善することができる。従って、安価な厚膜用スリ
ット基板で薄膜用絶縁基板を代替することにより費用節
減効果を得られる。
を用いることができる。しかし、厚膜用スリット基板を
用いる場合、薄膜抵抗の形成の為に所定の表面処理を施
して表面粗さを改善することが好ましい。例えば、厚膜
用スリット基板の粗度(Ｒａ)は３０００Åで薄膜用の５
００〜６００Åより表面が粗い。これを化学的表面処理
工程により薄膜形成が可能な１０００〜１５００Åレベ
ルに改善することができる。従って、安価な厚膜用スリ
ット基板で薄膜用絶縁基板を代替することにより費用節
減効果を得られる。
【００２４】次いで、図２（Ｂ）に示すように、前記絶
縁基板５１の上面及び下面の列に合わせて形成したスリ
ット領域を含むよう厚膜電極５３を各々形成する。 厚
膜電極は銀(Ａｇ)ペーストまたは銀−パラジウム(Ａｇ-
Ｐｄ)混合ペーストから成り、この物質はメッキ性と密
着性に優れており薄膜工程を経ずに基板５１に形成でき
る。前記厚膜電極はスリットの溝を充填する適正の厚さ
に形成する為、後続工程においてトリミングのためのプ
ローブ接触領域を充分に確保できる。さらに、薄膜工程
に比して簡単なスクリーン印刷工程により成膜され、焼
成温度約８５０℃において形成される。こうした厚膜電
極５３の形成は上下面各々に対して行い、下面の場合は
後続工程において薄膜工程を含むその他の成膜工程を適
用しない。
縁基板５１の上面及び下面の列に合わせて形成したスリ
ット領域を含むよう厚膜電極５３を各々形成する。 厚
膜電極は銀(Ａｇ)ペーストまたは銀−パラジウム(Ａｇ-
Ｐｄ)混合ペーストから成り、この物質はメッキ性と密
着性に優れており薄膜工程を経ずに基板５１に形成でき
る。前記厚膜電極はスリットの溝を充填する適正の厚さ
に形成する為、後続工程においてトリミングのためのプ
ローブ接触領域を充分に確保できる。さらに、薄膜工程
に比して簡単なスクリーン印刷工程により成膜され、焼
成温度約８５０℃において形成される。こうした厚膜電
極５３の形成は上下面各々に対して行い、下面の場合は
後続工程において薄膜工程を含むその他の成膜工程を適
用しない。
【００２５】続いて、図３（Ａ）に示すように、前記絶
縁基板５１の上面に薄膜抵抗体５５を形成する。前記薄
膜抵抗体５５はスパッタリングまたは他の蒸着工程によ
りＮｉＣｒ、ＣｕＮｉ、ＣｒＳｉ及びその合金のうち、
少なくとも一つの物質から形成し、メタルマスクを用い
たりフォトリソグラフィー及びエッチング工程を適用し
て所望のパターンに形成する。前記薄膜抵抗体５５は約
３００〜１０００Åの厚さで形成するが所望の抵抗値に
応じて変更してもよく、後続熱処理工程により結晶構造
を変更し特性を変化させることもできる。
縁基板５１の上面に薄膜抵抗体５５を形成する。前記薄
膜抵抗体５５はスパッタリングまたは他の蒸着工程によ
りＮｉＣｒ、ＣｕＮｉ、ＣｒＳｉ及びその合金のうち、
少なくとも一つの物質から形成し、メタルマスクを用い
たりフォトリソグラフィー及びエッチング工程を適用し
て所望のパターンに形成する。前記薄膜抵抗体５５は約
３００〜１０００Åの厚さで形成するが所望の抵抗値に
応じて変更してもよく、後続熱処理工程により結晶構造
を変更し特性を変化させることもできる。
【００２６】そして、図３（Ｂ）に示すように、前記薄
膜抵抗体５５と連結するよう前記絶縁基板５１の上面両
側に薄膜電極５６を形成する。前記薄膜電極５６を形成
する領域は、スリット溝が形成された領域と重なるが厚
膜電極によりスリット溝部分が充填される為に充分な面
積に形成することができる。こうして図４（Ａ）に示す
ように、レーザートリミング工程においてプローブ６０
と接触する充分な空間を確保することができる。
膜抵抗体５５と連結するよう前記絶縁基板５１の上面両
側に薄膜電極５６を形成する。前記薄膜電極５６を形成
する領域は、スリット溝が形成された領域と重なるが厚
膜電極によりスリット溝部分が充填される為に充分な面
積に形成することができる。こうして図４（Ａ）に示す
ように、レーザートリミング工程においてプローブ６０
と接触する充分な空間を確保することができる。
【００２７】図２（Ａ）ないし図４（Ａ）の段階を経て
絶縁基板５１の上面と下面に対する工程を完了すると、
図４（Ｂ）に示すように、前記列に合わせて形成したス
リットを利用して前記絶縁基板５１を１次分割する。１
次に分割した絶縁基板５１は両側断面を露出する。次い
で図５（Ａ）に示すように、該両側断面部に対して側面
端子電極５８を形成する。前記側面端子電極５８は上面
の薄膜電極及び厚膜電極と下面の厚膜電極とを連結して
コの字形の端子部を形成する。こうした側面端子電極は
多様な方法により形成することができる。低温用銀ペー
ストを用いた厚膜工程も可能であるが、一般には薄膜形
成方法により密着性の優れたＮｉＣｒ、Ｃｒ、Ｔｉ等と
メッキ性及び伝導性の優れたＣｕとを連続的に積層した
薄膜を採用し、密着力とメッキ性が全て優れた材料、例
えばＮｉＣｒまたはＮｉＣｕ合金を用いて単層のみで形
成することもできる。
絶縁基板５１の上面と下面に対する工程を完了すると、
図４（Ｂ）に示すように、前記列に合わせて形成したス
リットを利用して前記絶縁基板５１を１次分割する。１
次に分割した絶縁基板５１は両側断面を露出する。次い
で図５（Ａ）に示すように、該両側断面部に対して側面
端子電極５８を形成する。前記側面端子電極５８は上面
の薄膜電極及び厚膜電極と下面の厚膜電極とを連結して
コの字形の端子部を形成する。こうした側面端子電極は
多様な方法により形成することができる。低温用銀ペー
ストを用いた厚膜工程も可能であるが、一般には薄膜形
成方法により密着性の優れたＮｉＣｒ、Ｃｒ、Ｔｉ等と
メッキ性及び伝導性の優れたＣｕとを連続的に積層した
薄膜を採用し、密着力とメッキ性が全て優れた材料、例
えばＮｉＣｒまたはＮｉＣｕ合金を用いて単層のみで形
成することもできる。
【００２８】最後に図５（Ｂ）に示すように、行に合わ
せて形成したスリットにより２次分割した後にメッキ工
程を施して上下面両側を含む両側断面上にメッキ電極５
９を形成する。こうしたメッキ電極５９はＮｉ−Ｓｎ、
Ｃｕ−Ｎｉ−Ｓｎ、Ｎｉ−ＳｎＰｂまたはＣｕ−Ｎｉ−
ＳｎＰｂのうち、いずれか一種を選択して用いることが
できる。こうして薄膜チップ抵抗器を完成することがで
きる。
せて形成したスリットにより２次分割した後にメッキ工
程を施して上下面両側を含む両側断面上にメッキ電極５
９を形成する。こうしたメッキ電極５９はＮｉ−Ｓｎ、
Ｃｕ−Ｎｉ−Ｓｎ、Ｎｉ−ＳｎＰｂまたはＣｕ−Ｎｉ−
ＳｎＰｂのうち、いずれか一種を選択して用いることが
できる。こうして薄膜チップ抵抗器を完成することがで
きる。
【００２９】図２（Ａ）ないし５（Ｂ）において説明し
た工程は、必要に応じて追加または変形することができ
る。先に説明したように、前記絶縁基板の上面の表面粗
さを改善するよう表面処理段階をさらに含むことがで
き、前記薄膜抵抗体を形成してから前記側面端子電極を
形成する前に薄膜抵抗体上に保護層を形成する段階をさ
らに含むこともできる。
た工程は、必要に応じて追加または変形することができ
る。先に説明したように、前記絶縁基板の上面の表面粗
さを改善するよう表面処理段階をさらに含むことがで
き、前記薄膜抵抗体を形成してから前記側面端子電極を
形成する前に薄膜抵抗体上に保護層を形成する段階をさ
らに含むこともできる。
【００３０】以上に説明した本発明は上述の実施の形態
及び添付の図面により限定されるものではなく、添付の
請求の範囲により限定される。従って、請求の範囲に記
載した本発明の技術的思想を外れない範囲内で多様な形
態の置換、変形及び変更が可能なことは当技術分野にお
いて通常の知識を有する者には明らかである。
及び添付の図面により限定されるものではなく、添付の
請求の範囲により限定される。従って、請求の範囲に記
載した本発明の技術的思想を外れない範囲内で多様な形
態の置換、変形及び変更が可能なことは当技術分野にお
いて通常の知識を有する者には明らかである。
【００３１】
【発明の効果】上述のように、本発明によると、絶縁基
板の上下面にスリット領域を充填するべく厚膜電極を形
成し、前記絶縁基板の上面に薄膜抵抗体を形成した後そ
の両側に各々連結する薄膜電極を形成することによって
絶縁基板の下面に対しては複雑な薄膜形成工程を省略す
ることができる。さらにレーザートリミング工程におい
てプローブを接触させる充分なスペースを確保でき、ス
リットを用いた分割工程において発生し兼ねない不良を
最少に抑えられる薄膜チップ抵抗器及びその製造方法を
具現することができる。
板の上下面にスリット領域を充填するべく厚膜電極を形
成し、前記絶縁基板の上面に薄膜抵抗体を形成した後そ
の両側に各々連結する薄膜電極を形成することによって
絶縁基板の下面に対しては複雑な薄膜形成工程を省略す
ることができる。さらにレーザートリミング工程におい
てプローブを接触させる充分なスペースを確保でき、ス
リットを用いた分割工程において発生し兼ねない不良を
最少に抑えられる薄膜チップ抵抗器及びその製造方法を
具現することができる。
【図１】本発明の一実施の形態による薄膜チップ抵抗器
の構造を示す断面図である。
の構造を示す断面図である。
【図２】（Ａ）、（Ｂ）は本発明の薄膜チップ抵抗器の
製造方法を示す段階別工程図である。
製造方法を示す段階別工程図である。
【図３】（Ａ）、（Ｂ）は本発明の薄膜チップ抵抗器の
製造方法を示す段階別工程図である。
製造方法を示す段階別工程図である。
【図４】（Ａ）、（Ｂ）は本発明の薄膜チップ抵抗器の
製造方法を示す段階別工程図である。
製造方法を示す段階別工程図である。
【図５】（Ａ）、（Ｂ）は本発明の薄膜チップ抵抗器の
製造方法を示す段階別工程図である。
製造方法を示す段階別工程図である。
【図６】従来の薄膜チップ抵抗器の構造を示す断面図で
ある。
ある。
【図７】従来の薄膜チップ抵抗器の製造工程を説明する
フローチャートである。
フローチャートである。
【図８】（Ａ）、（Ｂ）はスリットに沿って電極を形成
した絶縁基板を示す断面図である。
した絶縁基板を示す断面図である。
４１ 絶縁基板
４３ａ、４３ｂ 厚膜電極
４５ 薄膜抵抗体
４６ 薄膜電極
４７ 保護層
４８ 側面端子電極
４９ メッキ電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 黄 海 淵
大韓民国京畿道水原市八達区霊通洞ロッテ
アパート994−913
Ｆターム(参考） 5E032 BA12 BA13 BB01 CA02 CC03
CC14 CC16
5E033 AA02 AA06 BB02 BC01 BD01
BE01 BF05 BG02 BG03 BH02
Claims (20)
- 【請求項１】 チップ型絶縁基板と、 前記絶縁基板の上面及び下面の両側に各々形成された厚
膜電極と、 前記厚膜電極の形成された前記絶縁基板の上面に形成さ
れた薄膜抵抗体と、 前記薄膜抵抗体に接触するよう前記絶縁基板の上面両側
に形成された薄膜電極と、 前記絶縁基板の両側断面に形成された側面端子電極と、 前記側面端子電極上に各々形成され、前記薄膜電極の上
面から前記側面端子電極を経て前記絶縁基板の下面に形
成された前記厚膜電極の上面まで延長されたメッキ電極
と、 を備えたことを特徴とする薄膜チップ抵抗器。 - 【請求項２】 前記薄膜抵抗体を覆うよう、前記絶縁基
板の上面に形成された前記メッキ電極の間に形成され、
前記薄膜抵抗体を保護する保護層をさらに備えたことを
特徴とする請求項１に記載の薄膜チップ抵抗器。 - 【請求項３】 前記保護層には硬化温度の低いポリマー
材料を用いることを特徴とする請求項２に記載の薄膜チ
ップ抵抗器。 - 【請求項４】 前記薄膜抵抗体は前記厚膜電極が形成さ
れた前記絶縁基板の全上面を覆うよう形成されることを
特徴とする請求項１に記載の薄膜チップ抵抗器。 - 【請求項５】 前記薄膜抵抗体は前記絶縁基板の上面に
形成された前記厚膜電極と離隔して形成されることを特
徴とする請求項１に記載の薄膜チップ抵抗器。 - 【請求項６】 前記厚膜電極は銀(Ａｇ)ペーストまたは
銀−パラジウム(Ａｇ-Ｐｄ)ペーストから成ることを特
徴とする請求項１に記載の薄膜チップ抵抗器。 - 【請求項７】 前記薄膜抵抗体はＮｉＣｒ、ＣｕＮｉ、
ＣｒＳｉ及びその合金で成るグループの中から選ばれた
いずれか一種から成ることを特徴とする請求項１に記載
の薄膜チップ抵抗器。 - 【請求項８】 前記側面端子電極は、ＮｉＣｒ、Ｃｒ、
Ｔｉおよびその合金で成るグループの中から選ばれた一
種から成る膜と、Ｃｕから成る膜とを順次に積層するこ
とを特徴とする請求項１に記載の薄膜チップ抵抗器。 - 【請求項９】 前記側面端子電極はＮｉＣｒおよびＮｉ
Ｃｕ合金で成るグループの中から選ばれたいずれか一種
から成る膜であることを特徴とする請求項１に記載の薄
膜チップ抵抗器。 - 【請求項１０】 前記側面端子電極は銀ペーストまたは
銀−パラジウムペーストから成ることを特徴とする請求
項１に記載の薄膜チップ抵抗器。 - 【請求項１１】 前記メッキ電極はＮｉ-Ｓｎ、Ｃｕ-Ｎ
ｉ-Ｓｎ、Ｎｉ-ＳｎＰｂまたはＣｕ-Ｎｉ-ＳｎＰｂから
成るグループから選ばれたいずれか一種から成ることを
特徴とする請求項１に記載の薄膜チップ抵抗器。 - 【請求項１２】 所定間隙で行と列に合わせて複数個の
スリットが形成された絶縁基板を設ける段階と、 前記絶縁基板の上面及び下面において列に合わせて形成
されたスリット領域に沿って厚膜電極を形成する段階
と、 前記絶縁基板の上面に薄膜抵抗体を形成する段階と、 前記薄膜抵抗体と接触するよう前記厚膜電極上に薄膜電
極を形成する段階と、 前記列に合わせて形成されたスリットを用いて前記絶縁
基板を１次分割する段階と、 前記分割された絶縁基板の両側断面に側面端子電極を形
成する段階と、 前記行に合わせて形成されたスリットを用いて前記絶縁
基板をチップ単位で２次分割する段階と、 前記薄膜電極の上面から前記側面端子電極を経て前記絶
縁基板の下面に形成された前記厚膜電極の上面まで延長
するようメッキ電極を形成する段階と、 を有することを特徴とする薄膜チップ抵抗器の製造方
法。 - 【請求項１３】 前記複数個のスリットが形成された絶
縁基板を設ける段階は、 前記絶縁基板の上面の表面粗さを改善すべく表面処理工
程を施す段階をさらに有することを特徴とする請求項１
２に記載の製造方法。 - 【請求項１４】 前記薄膜電極を形成した後に前記絶縁
基板を１次分割する前に、薄膜抵抗体上に保護層を形成
する段階をさらに有することを特徴とする請求項１２に
記載の製造方法。 - 【請求項１５】 前記薄膜電極を形成した後に前記絶縁
基板を１次分割する前に、前記薄膜抵抗体の抵抗値を安
定化させるべく熱処理する段階をさらに有することを特
徴とする請求項１２に記載の製造方法。 - 【請求項１６】 前記薄膜電極を形成した後に前記絶縁
基板を１次分割する前に、前記薄膜抵抗体をトリミング
する段階をさらに有することを特徴とする請求項１２に
記載の製造方法。 - 【請求項１７】 前記厚膜電極を形成する段階は、スク
リーン印刷法により銀ペーストまたは銀−パラジウムペ
ーストを印刷して硬化させる段階であることを特徴とす
る請求項１２に記載の製造方法。 - 【請求項１８】 前記分割された絶縁基板の両側断面に
形成された側面端子電極は、スクリーン印刷法により銀
ペーストまたは銀-パラジウムペーストを印刷して硬化
させる段階であることを特徴とする請求項１２に記載の
製造方法。 - 【請求項１９】 前記分割された絶縁基板の両側断面に
形成された側面端子電極はスパッタリングまたは蒸着方
法により形成されることを特徴とする請求項１２に記載
の製造方法。 - 【請求項２０】 前記メッキ電極を形成する段階はバレ
ルめっき法により行われることを特徴とする請求項１２
に記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-82102 | 2001-12-20 | ||
| KR1020010082102A KR20030052196A (ko) | 2001-12-20 | 2001-12-20 | 박막 칩 저항기 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003197404A true JP2003197404A (ja) | 2003-07-11 |
Family
ID=19717350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002229684A Pending JP2003197404A (ja) | 2001-12-20 | 2002-08-07 | 薄膜チップ抵抗器及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030117258A1 (ja) |
| JP (1) | JP2003197404A (ja) |
| KR (1) | KR20030052196A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303199A (ja) * | 2004-04-15 | 2005-10-27 | Kamaya Denki Kk | 電子部品用集合基板及び電子部品の製造方法 |
| JP2014165368A (ja) * | 2013-02-26 | 2014-09-08 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
| JP2014165194A (ja) * | 2013-02-21 | 2014-09-08 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
| JP2017163165A (ja) * | 2017-06-21 | 2017-09-14 | ローム株式会社 | チップ抵抗器、およびチップ抵抗器の製造方法 |
| JP2019135782A (ja) * | 2019-04-15 | 2019-08-15 | ローム株式会社 | チップ抵抗器 |
| JP2020047929A (ja) * | 2019-11-27 | 2020-03-26 | 株式会社村田製作所 | 巻線型コイル部品及び巻線型コイル部品の製造方法 |
| US10998117B2 (en) | 2016-12-01 | 2021-05-04 | Murata Manufacturing Co., Ltd. | Wire-wound coil component and method for producing wire-wound coil component |
| JP2022145501A (ja) * | 2021-03-19 | 2022-10-04 | 禾伸堂企業股▲ふん▼有限公司 | 高電力抵抗器及びその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3967272B2 (ja) * | 2003-02-25 | 2007-08-29 | ローム株式会社 | チップ抵抗器 |
| JP2004259864A (ja) * | 2003-02-25 | 2004-09-16 | Rohm Co Ltd | チップ抵抗器 |
| JP3848286B2 (ja) * | 2003-04-16 | 2006-11-22 | ローム株式会社 | チップ抵抗器 |
| DE102005040685A1 (de) * | 2005-08-26 | 2007-03-01 | Epcos Ag | Elektrisches Bauelement und Verfahren zur Herstellung von elektrischen Bauelementen |
| US7982582B2 (en) | 2007-03-01 | 2011-07-19 | Vishay Intertechnology Inc. | Sulfuration resistant chip resistor and method for making same |
| CN101369478A (zh) * | 2008-06-20 | 2009-02-18 | 杨金波 | 镍或镍基合金电极片式电阻器及其制造方法 |
| KR101107753B1 (ko) * | 2011-04-20 | 2012-01-20 | 구진아 | 진동방지 및 내구성이 우수한 마루를 위한 마루틀 및 그것이 구비된 마루 |
| US9818512B2 (en) | 2014-12-08 | 2017-11-14 | Vishay Dale Electronics, Llc | Thermally sprayed thin film resistor and method of making |
| CN105789185B (zh) * | 2014-12-24 | 2018-06-05 | 厚声工业股份有限公司 | 厚膜晶片电阻器结构 |
| TWI616903B (zh) * | 2015-07-17 | 2018-03-01 | 乾坤科技股份有限公司 | 微電阻器 |
| JP2022189028A (ja) * | 2021-06-10 | 2022-12-22 | Koa株式会社 | チップ部品 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109702A (ja) * | 1987-10-22 | 1989-04-26 | Hokuriku Denki Kogyo Kk | チップ抵抗器とその製造方法 |
| JPH07147207A (ja) * | 1993-11-24 | 1995-06-06 | Matsushita Electric Ind Co Ltd | チップ抵抗器の製造方法 |
| JP3276765B2 (ja) * | 1994-02-16 | 2002-04-22 | 清川メッキ工業株式会社 | チップ固定抵抗器の電極端子形成方法 |
| JP2000164402A (ja) * | 1998-11-27 | 2000-06-16 | Rohm Co Ltd | チップ抵抗器の構造 |
| JP4384787B2 (ja) * | 2000-06-05 | 2009-12-16 | ローム株式会社 | チップ抵抗器 |
-
2001
- 2001-12-20 KR KR1020010082102A patent/KR20030052196A/ko not_active Application Discontinuation
-
2002
- 2002-08-05 US US10/211,271 patent/US20030117258A1/en active Pending
- 2002-08-07 JP JP2002229684A patent/JP2003197404A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303199A (ja) * | 2004-04-15 | 2005-10-27 | Kamaya Denki Kk | 電子部品用集合基板及び電子部品の製造方法 |
| JP4504075B2 (ja) * | 2004-04-15 | 2010-07-14 | 釜屋電機株式会社 | 電子部品用集合基板及び電子部品の製造方法 |
| JP2014165194A (ja) * | 2013-02-21 | 2014-09-08 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
| US9711265B2 (en) | 2013-02-21 | 2017-07-18 | Rohm Co., Ltd. | Chip resistor and method for making the same |
| US9881719B2 (en) | 2013-02-21 | 2018-01-30 | Rohm Co., Ltd. | Chip resistor and method for making the same |
| US10102948B2 (en) | 2013-02-21 | 2018-10-16 | Rohm Co., Ltd. | Chip resistor and method for making the same |
| JP2014165368A (ja) * | 2013-02-26 | 2014-09-08 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
| US10998117B2 (en) | 2016-12-01 | 2021-05-04 | Murata Manufacturing Co., Ltd. | Wire-wound coil component and method for producing wire-wound coil component |
| JP2017163165A (ja) * | 2017-06-21 | 2017-09-14 | ローム株式会社 | チップ抵抗器、およびチップ抵抗器の製造方法 |
| JP2019135782A (ja) * | 2019-04-15 | 2019-08-15 | ローム株式会社 | チップ抵抗器 |
| JP2020047929A (ja) * | 2019-11-27 | 2020-03-26 | 株式会社村田製作所 | 巻線型コイル部品及び巻線型コイル部品の製造方法 |
| JP2022145501A (ja) * | 2021-03-19 | 2022-10-04 | 禾伸堂企業股▲ふん▼有限公司 | 高電力抵抗器及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030052196A (ko) | 2003-06-26 |
| US20030117258A1 (en) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003197404A (ja) | 薄膜チップ抵抗器及びその製造方法 | |
| TWI394175B (zh) | 電阻器及其製造方法 | |
| RU2402088C1 (ru) | Способ изготовления прецизионных чип-резисторов по гибридной технологии | |
| US20110089025A1 (en) | Method for manufacturing a chip resistor having a low resistance | |
| US6201290B1 (en) | Resistor having moisture resistant layer | |
| JP2007194399A (ja) | チップ抵抗器およびその製造方法 | |
| JPH08138902A (ja) | チップ抵抗器およびその製造方法 | |
| JP3837385B2 (ja) | 薄膜ｎｔｃサーミスター | |
| US20020118094A1 (en) | Chip resistor and method of making the same | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JP3825576B2 (ja) | チップ抵抗器の製造方法 | |
| JPH07122406A (ja) | チップ状ヒューズ抵抗器とその製造方法 | |
| JP4729398B2 (ja) | チップ抵抗器 | |
| JP2006019323A (ja) | 抵抗組成物、チップ抵抗器及びその製造方法 | |
| JP2005191406A (ja) | チップ抵抗器およびその製造方法 | |
| JP2002367801A (ja) | チップ形抵抗器およびその製造方法 | |
| JP2000138102A (ja) | 抵抗器およびその製造方法 | |
| JP3636190B2 (ja) | 抵抗器およびその製造方法 | |
| JP2008244211A (ja) | 薄膜チップ抵抗器の製造方法 | |
| JP2000106302A (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JP2000188204A (ja) | 抵抗器およびその製造方法 | |
| JPH11329802A (ja) | チップ型抵抗器及びその製造方法 | |
| JPH10321403A (ja) | 抵抗器の製造方法 | |
| JPH08316003A (ja) | 角形チップ抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |