JP2005303199A - 電子部品用集合基板及び電子部品の製造方法 - Google Patents

電子部品用集合基板及び電子部品の製造方法 Download PDF

Info

Publication number
JP2005303199A
JP2005303199A JP2004120534A JP2004120534A JP2005303199A JP 2005303199 A JP2005303199 A JP 2005303199A JP 2004120534 A JP2004120534 A JP 2004120534A JP 2004120534 A JP2004120534 A JP 2004120534A JP 2005303199 A JP2005303199 A JP 2005303199A
Authority
JP
Japan
Prior art keywords
pairs
electrode films
film
substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004120534A
Other languages
English (en)
Other versions
JP4504075B2 (ja
Inventor
Osamu Matsukawa
修 松川
Takahiro Wakasa
孝宏 若狭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kamaya Electric Co Ltd
Original Assignee
Kamaya Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kamaya Electric Co Ltd filed Critical Kamaya Electric Co Ltd
Priority to JP2004120534A priority Critical patent/JP4504075B2/ja
Publication of JP2005303199A publication Critical patent/JP2005303199A/ja
Application granted granted Critical
Publication of JP4504075B2 publication Critical patent/JP4504075B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】 機能膜の有効面積を必要以上に制限することなく、プローブと電極の安定した接触を可能にする電子部品用集合基板及び電子部品の製造方法を提供する。
【解決手段】 複数対の電極膜14Aと、複数対の電極膜をそれぞれ橋絡する機能膜17とを有する電子部品用集合基板10Aにおいて、基板分割のための切除余白部13Aが設けられ、切除余白部上に複数対の電極膜からそれぞれ複数対の補助電極膜15Aが延設される。また複数対の電極膜の間隔は、複数対の補助電極膜の間隔よりも広く形成しても良いものである。
【選択図】 図1

Description

本発明は、複数対の電極膜がそれぞれ機能膜により橋絡されてなる電子部品用集合基板と、この電子部品用集合基板を用いた電子部品の製造方法に関する。
従来の電子部品用集合基板102は、図9に示したように、絶縁基板111上に複数対の電極膜114が形成され、これら複数対の電極膜114を橋絡するために、例えば抵抗膜117等の機能膜が設けられる。そして、この電子部品用集合基板102では、分割線112に沿って形成された分割溝等により分割することで、個々の電子部品が得られる。なお、図9における分割線112は、図を分かり易くするために、個々の電子部品となる範囲や分割する位置を示したものであり、実際の絶縁基板上には形成されないものであるが、分割線に沿って分割溝が形成される場合もある。
図10は図9とは異なる従来例を示す図である。図10の電子部品用集合基板102は、基板分割のための切除余白部113を有する絶縁基板111上に複数対の電極膜114と、これら複数対の電極膜114をそれぞれ橋絡する機能膜(例えば抵抗膜117)とを有するものである。この電子部品用集合基板102では、分割線112に沿って形成された分割溝等により分割したり、あるいは切除余白部113を切除することにより、個々の電子部品が得られる。図10における分割線112も、図9と同様である。
図11(a)〜(d)は図10の集合基板102を使用した電子部品の製造方法を説明する図である。
最初に、絶縁基板111の上に複数対の電極膜114を形成する。各電極膜114の間隔や配置は、図11(a)に示したように、基板分割のための切除余白部113が形成され得るように定める。次に、図11(b)に示したように、複数対の電極膜114のそれぞれに橋絡する機能膜117(抵抗膜)を形成し、電極膜114にプローブ130を接触させながら、抵抗値測定と抵抗値調整のためのトリミング溝120を形成する。そして、これら機能膜117とトリミング溝120を覆うように、図11(c)の保護膜119を形成し、図11(d)のように基板分割溝等に沿って集合基板102を帯状に分割し、端面電極125を形成する。帯状に分割された集合基板102の切除余白部113を、さらに切除すれば、図11(e)に示したような電子部品101が得られる。
上記従来の集合基板や電子部品の製造方法においては、電子部品の小型化が進むことにより、電極の面積が小さくなるため、プローブを電極に接触させることが困難になる。またプローブと電極の接触が不安定になり、接触抵抗が増大する場合があるため、この接触抵抗の影響を無くすために4端子測定用のプローブを使用することがある。しかしながら、面積の小さい電極に各々2つのプローブを接触させることは困難である。
またプローブの接触を良好にするため電極膜を充分な大きさに形成した場合、機能膜を形成するための範囲が制限されてしまい、機能膜の有効面積を絶縁基板上に大きくとることができない。特に、電子部品が小型になるにつれて、機能膜の有効面積が小さくなってしまう。
上記問題点に対して、特開平11−340002号公報(特許文献1)では、一次ブレイク溝に沿って、一列おきに単位領域集合列とダミー領域集合列とを設け、単位領域集合列には抵抗体と電極とを設け、ダミー領域集合列には抵抗値測定専用電極を設けて単位領域集合列の電極まで延伸させた集合基板が記載されている。この特許文献1の集合基板では、抵抗値調整のトリミングの際に、抵抗値測定専用電極に抵抗値測定用のプローブを接触させることにより、接触不良を防止している。そして、ダミー領域集合列は、一次分割した後に、ジャンバーチップとして製品化することも可能であると記載している。しかしながら、実際の製造工程において、このようにダミー領域集合列を転用するためには、さらなる管理や設備が必要になるので、それほど容易なことではなく、多くの場合に廃棄処分されるものである。
特開平11−340002号公報
本発明は、上記従来の問題を解決するものであり、その課題は、機能膜の有効面積を必要以上に制限することなく、プローブと電極の安定した接触を可能にする電子部品用集合基板及び電子部品の製造方法を提供することである。
上記課題を解決するため、複数対の電極膜と、前記複数対の電極膜をそれぞれ橋絡する機能膜とを有する電子部品用集合基板において、基板分割のための切除余白部を有し、前記切除余白部上に、前記複数対の電極膜からそれぞれ延設した複数対の補助電極膜を有することを特徴とする電子部品用集合基板が提供される。
本発明の電子部品用集合基板では、補助電極膜が電極膜から切除余白部まで延設されているので、これら補助電極膜にプローブを接触させれば、良好な接触状態が比較的容易に得られる。また4端子測定用のプローブを使用する場合にも、電極膜と補助電極膜の両方の領域が使用可能であるため、良好な接触状態での測定や調整作業が容易に実施可能になる。
本発明の電子部品用集合基板では、前記複数対の電極膜の間隔を、前記複数対の補助電極膜の間隔より広く形成することも可能である。このように構成すれば、たとえ、電極膜が小さくてプローブを接触させることができなくても、補助電極膜を用いてプローブによる測定や調整作業をすれば良いため、電極間の機能膜を比較的大きく形成することができて、その有効面積も大きくできる。
また本発明では、基板分割のための切除余白部を有する絶縁基板に、複数対の電極膜を形成するとともに、前記切除余白部上に延長するように複数対の補助電極膜を形成し、前記複数対の電極膜にそれぞれ橋絡する機能膜を形成し、前記複数対の電極膜と前記複数対の補助電極膜、または前記複数対の補助電極膜に、プローブを接触させて、前記機能膜の測定、調整、加工を行い、前記切除余白部と前記補助電極膜を切除することにより前記絶縁基板を分割する電子部品の製造方法が提供される。この製造方法において、前記複数対の電極膜の間隔は、前記複数対の補助電極膜の間隔より広く形成しても良い。
本発明によれば、基板上の切除余白部に複数対の補助電極膜が延設されるので、たとえ、電子部品が小型化しても、プローブを確実に電極膜または補助電極膜に接触させることが可能になり、プローブの接触ずれによる測定ミスや接触抵抗の増大を防止できて、4端子測定も可能にする効果が得られる。
また本発明によれば、上記効果に加えて、複数対の電極膜の間隔が複数対の補助電極膜の間隔より広く形成され、機能膜の有効面積を広く形成することができるので、例えば、抵抗値調整工程におけるトリミング溝の形状、位置、範囲を各種広範囲に設定できて、該工程を容易且つ高精度に実施できる。さらに、抵抗体の実効長を長くできて、定格電力の向上、耐サージ性、耐パルス性向上が可能になる。
なお、本発明においては、電子部品がチップヒューズやチップヒューズ抵抗器であっても、同様な効果が得られる。
以下、図面を参照して本発明の実施の形態について説明するが、本発明は下記の実施形態に限定されるものではない。
(第一の実施形態)
図1は本発明の電子部品用集合基板の一部を示した図である。
本発明の電子部品用集合基板10Aでは、図1に示されたように、絶縁基板11上に切除余白部13Aが確保され得るような配置で複数対の電極膜14Aが設けられ、これら複数対の電極膜14Aがそれぞれ機能膜17により橋絡され、補助電極膜15Aが電極膜14Aから切除余白部13A上まで延設されている。
本発明は絶縁基板上に機能膜が形成される電子部品であれば適用可能であり、例えば、電子部品がチップ抵抗器である場合には、抵抗膜が機能膜17に該当し、これ以外にも、チップヒューズではヒューズ膜、チップヒューズ抵抗器ではヒューズ抵抗膜がそれぞれ機能膜17に該当し、電子部品にはそれぞれ所定の機能膜が設けられている。
図1では、分割線を符号12の点線で図示しているが、これは図を分り易くするために、個々の電子部品となる範囲や分割する位置に示したものであり、実際の絶縁基板上に描かれるものではない。またダイシングソーを使用しないで基板を分割する場合には、分割線12に沿った分割溝を形成するほうが分割は容易であり、この分割溝は予め絶縁基板上に形成されているか、あるいはレーザの照射により形成される。個々の電子部品の範囲は、大きさが特に限定されるものではないが、小型サイズの場合には、例えば、0.6mm×0.3mmや、0.4mm×0.2mmなどに設定される。
図1の電子部品用集合基板10Aは、この上に保護膜等が形成され、分割されることにより個々の電子部品が形成される。
図2(a)〜(e)は本発明の電子部品の製造方法を説明するための図である。以下、電子部品としてはチップ抵抗器を主に例示しながら説明する。
最初に、図2(a)に示したように、複数対の電極膜14Aと補助電極膜15Aとを、アルミナセラミック等の絶縁材料からなる絶縁基板11上に形成する。これら電極膜14Aと補助電極膜15Aとは、二次分割のための分割線12に沿って切除余白部13Aを絶縁基板11上に確保できるような間隔と配置で形成し、また補助電極膜15Aは、電極膜14Aから切除余白部13Aに延長するような配置で形成する。
なお、切除余白部と補助電極膜の配置に関し、上記以外の配置例については、図4及び図5を参照して後述する。また絶縁基板11の材料はアルミナセラミックに限定されず、機能膜の種類や目的に応じて樹脂基板など各種材料から選択できるものである。
次に、複数対の電極膜14Aをそれぞれ橋絡する機能膜、すなわち、抵抗膜17を形成した後に、図2(b)に示したように、電極膜14Aと補助電極膜15Aにプローブ30を接触させて抵抗膜17の抵抗値を測定しながら、抵抗値を調整するためのトリミング溝20を形成する。このように4端子測定用のプローブを使用した場合、あるいは2端子測定用のプローブを使用した場合、または電子部品が小型化した場合にも、本発明の電子部品用集合基板10Aには補助電極膜15Aが設けられ、プローブが接触する面積が増加しているため、容易且つ高精度にプローブを接触させることができて、位置ずれ等による測定不良を低減することができる。
なお、トリミング溝20を形成する工程は、予め抵抗膜17をガラス層で被覆した後に実施しても良い。
抵抗値調整用トリミング溝20を形成した後、図2(c)に示したように、トリミング溝20と抵抗膜17とを覆う保護膜19を設ける。なお、図2(c)では、保護膜19が一次分割方向に連続するように設けられているが、各チップ抵抗器の位置に対応して断続的な配置で設けても良い。
保護膜19を形成した後に、基板分割機やレーザを使用して集合基板10Aを一次分割方向に帯状に分割し、図2(d)に示したように、この分割した端面に、必要に応じて端面電極25を形成する。
帯状に分割された集合基板10Aは、図3に示したように、ダイシングソー40等の切断装置を使用して切除余白部13Aを補助電極膜15Aと伴に切除すれば、図2(e)に示したような個々のチップ抵抗器1に分割することができる。切除工程では、ダイシングソー40以外の切断装置を使用することも可能であるが、ダイシングソーを使用する場合には、切除余白部13Aの幅をダイシングソーの刃幅とほぼ同じ、例えば、0.1〜0.2mm程度に設定する。
なお、図3では切除箇所を分かり易くするために保護膜19を省略して図示しているが、実際には図3においても、図2(d)と同様に保護膜19が形成されている。またチップ抵抗器1には、一般的に裏面電極や電極を覆うめっき膜等を設けるが、これらの構成は電子部品の種類や必要に応じて適宜設ければ良いものである。
以上のように集合基板10Aは、切除余白部13Aが設けられ、電極膜14Aから切除余白部13Aまで補助電極膜15Aが延設されたものであるため、プローブの接触不良などの問題が発生せず、安定した品質で機能膜を加工することが可能なものであった。しかも、切除余白部13Aは、二次分割時に切除されるものであるため、製造工程において、特に従来と異なる設備や工程の追加を要することなく、従来のものと同様な形状や品質を有するチップ抵抗器1が形成できる。
(第二の実施形態)
図4は本発明の第二の実施形態である電子部品用集合基板10Bの一部を示した図である。電子部品用集合基板10Bでは、図4に示したように、切除余白部13Bを一次分割線に沿って設け、電極14Bから切除余白部13Bまで補助電極膜15Bを延設している点で、第一の実施形態とは異なるものである。したがって、電子部品用集合基板10Bから電子部品を製造する工程においても、一次分割の際に、切除余白部13Bと補助電極膜15Bとが切除される点で、第一の実施形態とは異なる。
(第三の実施形態)
図5は本発明の第三の実施形態である電子部品用集合基板10Cの一部を示した図である。電子部品用集合基板10Cでは、図5に示したように、一次分割線と二次分割線の両方に沿って切除余白部13C,13Dを設け、電極14Cから両方の切除余白部13C,13Dまで補助電極膜15Cを延設している点で、第一及び第二の実施形態とは異なるものである。したがって、電子部品用集合基板10Cから各電子部品を製造する工程においても、一次分割と二次分割の両方の分割工程を経ることにより、切除余白部13C,13Dと補助電極膜15Cが切除される点で、第一及び第二の実施形態とは異なるものである。
(第四の実施形態)
図6は、本発明の第四の実施形態である電子部品用集合基板10Eの一部を示した図である。電子部品用集合基板10Eは、各対の電極膜14Eの間隔14aが、各対の補助電極膜15Eの間隔15aよりも大きく形成されている点が、図1の集合基板10Aとは異なるものである。したがって、たとえ、プローブが接触困難な程度まで電極膜が小さく形成されていても、プローブによる測定や調整作業は、補助電極膜15Eを用いて行うことができるため、電極膜14E間の機能膜17を比較的大きく形成することが可能となり、従来のものに比べて機能膜17の有効面積を大きく確保することができる。
なお、図6では二次分割線に沿って切除余白部13Eを設けたものを例示しているが、これ以外にも、切除余白部を一次分割線に沿って設けたり、あるいは一次及び二次分割線の両方に沿って設け、各対の電極膜の間隔と各対の補助電極膜の間隔とを、上記の図6と同様に形成することが可能である。
図7(a)〜(e)は、第四の実施形態である電子部品用集合基板10Eを使用した電子部品の製造方法を説明する図である。以下、電子部品としてはチップ抵抗器を主に例示しながら説明する。この電子部品の製造方法では、図7(a)に示したように、絶縁基板11上に電極膜14Eと補助電極膜15Eとを形成する工程で、各対の電極膜14Eの間隔14aを、各対の補助電極膜15Eの間隔15aよりも大きく形成する点が、図2(a)の製造方法とは異なるものである。この工程により、電極膜14Eに橋絡される機能膜としての抵抗膜17は従来品よりも有効面積を広く形成することが可能になる。したがって、各対の電極膜14Eに抵抗膜17を橋絡すると、図7(b)のように電極膜14Eの露出部分の面積は極めて小さくなるか、或いはほとんど無くなってしまうが、プローブ30は補助電極膜15Eに接触させれば良く、この補助電極膜15Eは比較的大きく確保できるため、容易且つ高精度にプローブを接触させることができる。
なお、図7(c)〜(e)では、図1(c)〜(e)と同様に、一次及び二次分割を行い、各チップ抵抗器1を製造する工程を図示している。
以上のように図7(a)〜(e)の電子部品の製造方法では、抵抗膜17を比較的大きく形成することができるため、複数の有用な効果が得られる。
例えば、抵抗体形状の自由度が向上し、広い範囲の抵抗値を有する抵抗膜を形成することが可能である。抵抗値調整用のトリミング溝の形状、位置、範囲を各種広範囲に形成できるため、抵抗値調整作業を容易且つ高精度にできる。抵抗体の実効長を長くできて、定格電力の向上、耐サージ性、耐パルス性向上が可能になる。
次に、図8はチップヒューズを製造するため、本発明を適用した集合基板10Fの図であって、機能膜としてのヒューズ膜17Fには溶断狭小部21が形成されている。これら溶断狭小部21を形成する際には、上記と同様に、切除余白部13Fに設けた補助電極膜15Fにプローブを接触させて測定や調整作業を実施するので、プローブの接触不良などの問題は発生せず、安定した品質で溶断狭小部21を加工することができる。
本発明の第一の実施形態である電子部品用集合基板を示した図である。 (a)〜(e)は本発明の第一の実施形態である電子部品の製造方法における所定の工程を説明するための図である。 図2の製造方法における二次分割工程を示す図である。 本発明の第二の実施形態である電子部品用集合基板を示した図である。 本発明の第三の実施形態である電子部品用集合基板を示した図である。 本発明の第四の実施形態である電子部品用集合基板を示した図である。 (a)〜(e)は第四の実施形態に関連する電子部品の製造方法における所定の工程を説明するための図である。 本発明をチップヒューズに適用した場合の集合基板の図である。 従来の電子部品用集合基板を示す図である。 図9とは異なる従来例を示す図である。 (a)〜(e)は従来の電子部品の製造方法を説明する図である。
符号の説明
1 チップ抵抗器(電子部品)
10A〜10F 電子部品用集合基板
11 絶縁基板
12 分割線
13A〜13F 切除余白部
14A〜14F 電極膜
15A〜15F 補助電極膜
17 抵抗膜(機能膜)

Claims (4)

  1. 複数対の電極膜と、前記複数対の電極膜をそれぞれ橋絡する機能膜とを有する電子部品用集合基板において、基板分割のための切除余白部を有し、前記切除余白部上に、前記複数対の電極膜からそれぞれ延設した複数対の補助電極膜を有することを特徴とする電子部品用集合基板。
  2. 前記複数対の電極膜の間隔が、前記複数対の補助電極膜の間隔より広いことを特徴とする請求項1記載の電子部品用集合基板。
  3. 基板分割のための切除余白部を有する絶縁基板に、複数対の電極膜を形成するとともに、前記切除余白部上に延長するように複数対の補助電極膜を形成し、前記複数対の電極膜にそれぞれ橋絡する機能膜を形成し、前記複数対の電極膜と前記複数対の補助電極膜、または前記複数対の補助電極膜に、プローブを接触させて、前記機能膜の測定、調整、加工を行い、前記切除余白部と前記補助電極膜を切除することにより前記絶縁基板を分割する電子部品の製造方法。
  4. 前記複数対の電極膜の間隔を、前記複数対の補助電極膜の間隔より広く形成することを特徴とする請求項3記載の電子部品の製造方法。
JP2004120534A 2004-04-15 2004-04-15 電子部品用集合基板及び電子部品の製造方法 Expired - Lifetime JP4504075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004120534A JP4504075B2 (ja) 2004-04-15 2004-04-15 電子部品用集合基板及び電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004120534A JP4504075B2 (ja) 2004-04-15 2004-04-15 電子部品用集合基板及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005303199A true JP2005303199A (ja) 2005-10-27
JP4504075B2 JP4504075B2 (ja) 2010-07-14

Family

ID=35334307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004120534A Expired - Lifetime JP4504075B2 (ja) 2004-04-15 2004-04-15 電子部品用集合基板及び電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4504075B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335488A (ja) * 2006-06-13 2007-12-27 Matsushita Electric Ind Co Ltd チップ抵抗器の製造方法
JP2017045848A (ja) * 2015-08-26 2017-03-02 株式会社村田製作所 抵抗素子用の集合基板
WO2020008825A1 (ja) * 2018-07-02 2020-01-09 株式会社小糸製作所 基板検査装置および基板検査方法
CN114973970A (zh) * 2022-06-28 2022-08-30 合肥维信诺科技有限公司 显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340002A (ja) * 1998-05-26 1999-12-10 Rohm Co Ltd チップ型抵抗器用集合基板
JP2001210926A (ja) * 2000-01-25 2001-08-03 Murata Mfg Co Ltd 集合基板および回路基板、および集合基板を用いた回路基板の製造方法
JP2003178906A (ja) * 2002-12-19 2003-06-27 Matsushita Electric Ind Co Ltd 抵抗器の製造方法
JP2003197404A (ja) * 2001-12-20 2003-07-11 Samsung Electro Mech Co Ltd 薄膜チップ抵抗器及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340002A (ja) * 1998-05-26 1999-12-10 Rohm Co Ltd チップ型抵抗器用集合基板
JP2001210926A (ja) * 2000-01-25 2001-08-03 Murata Mfg Co Ltd 集合基板および回路基板、および集合基板を用いた回路基板の製造方法
JP2003197404A (ja) * 2001-12-20 2003-07-11 Samsung Electro Mech Co Ltd 薄膜チップ抵抗器及びその製造方法
JP2003178906A (ja) * 2002-12-19 2003-06-27 Matsushita Electric Ind Co Ltd 抵抗器の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335488A (ja) * 2006-06-13 2007-12-27 Matsushita Electric Ind Co Ltd チップ抵抗器の製造方法
JP2017045848A (ja) * 2015-08-26 2017-03-02 株式会社村田製作所 抵抗素子用の集合基板
CN106486223A (zh) * 2015-08-26 2017-03-08 株式会社村田制作所 电阻元件用的集合基板
KR20170026158A (ko) * 2015-08-26 2017-03-08 가부시키가이샤 무라타 세이사쿠쇼 저항 소자용 집합 기판
US9832877B2 (en) 2015-08-26 2017-11-28 Murata Manufacturing Co., Ltd. Collective substrate for resistor devices
KR101973368B1 (ko) 2015-08-26 2019-04-29 가부시키가이샤 무라타 세이사쿠쇼 저항 소자용 집합 기판
WO2020008825A1 (ja) * 2018-07-02 2020-01-09 株式会社小糸製作所 基板検査装置および基板検査方法
JP2020003461A (ja) * 2018-07-02 2020-01-09 株式会社小糸製作所 基板検査装置および基板検査方法
CN114973970A (zh) * 2022-06-28 2022-08-30 合肥维信诺科技有限公司 显示面板

Also Published As

Publication number Publication date
JP4504075B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
JP4504075B2 (ja) 電子部品用集合基板及び電子部品の製造方法
JP2008053251A (ja) チップ抵抗器
JPH01304705A (ja) 膜抵抗体のトリミング方法
US20030092250A1 (en) Method of making chip-type electronic device provided with two-layered electrode
JP5166140B2 (ja) チップ抵抗器及びその製造方法
JP5261947B2 (ja) 低抵抗チップ抵抗器およびその製造方法
JP4867487B2 (ja) チップ抵抗器の製造方法
JP5262159B2 (ja) 薄膜チップ抵抗器の製造方法
JP6326639B2 (ja) チップ抵抗器の製造方法
JP2007335488A5 (ja)
JPH07302704A (ja) 抵抗器
JP2005108900A5 (ja)
JP5135745B2 (ja) チップ部品およびその製造方法
JP2008205258A (ja) 半導体装置およびそのトリミング方法
JP6811375B2 (ja) 回路保護素子およびその製造方法
JP4383912B2 (ja) チップ型ヒューズ及びその製造方法
JP2013222916A (ja) チップ抵抗器の製造方法
JP4398221B2 (ja) チップ型ヒューズの溶断狭小部の形成方法
JPS62174902A (ja) 厚膜抵抗体のトリミング方法
JPH08162733A (ja) プリント基板及びその切断方法
JP2007073755A (ja) チップ抵抗器の製造方法
JP6364606B2 (ja) チップ抵抗器の製造方法
JP2013098358A (ja) チップ抵抗器の製造方法
JP2002231505A (ja) チップ形抵抗器およびその製造方法
JP5458789B2 (ja) 回路保護素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100422

R150 Certificate of patent or registration of utility model

Ref document number: 4504075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term