JP2007335488A5 - - Google Patents

Download PDF

Info

Publication number
JP2007335488A5
JP2007335488A5 JP2006163139A JP2006163139A JP2007335488A5 JP 2007335488 A5 JP2007335488 A5 JP 2007335488A5 JP 2006163139 A JP2006163139 A JP 2006163139A JP 2006163139 A JP2006163139 A JP 2006163139A JP 2007335488 A5 JP2007335488 A5 JP 2007335488A5
Authority
JP
Japan
Prior art keywords
surface electrode
electrodes
electrode
resistance value
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006163139A
Other languages
English (en)
Other versions
JP4867487B2 (ja
JP2007335488A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2006163139A priority Critical patent/JP4867487B2/ja
Priority claimed from JP2006163139A external-priority patent/JP4867487B2/ja
Publication of JP2007335488A publication Critical patent/JP2007335488A/ja
Publication of JP2007335488A5 publication Critical patent/JP2007335488A5/ja
Application granted granted Critical
Publication of JP4867487B2 publication Critical patent/JP4867487B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

チップ抵抗器の製造方法
本発明は各種電子機器に利用される微小のチップ抵抗器の製造方法に関するものである。
以下、従来のチップ抵抗器の製造方法について、図面を参照しながら説明する。
図7(a)〜(c)および図8(a)〜(c)は従来のチップ抵抗器の製造工程図を示したもので、この図7(a)〜(c)および図8(a)〜(c)に基づいて、その製造方法を以下に説明する。
まず、図7(a)に示すように、上面と裏面にそれぞれ一次分割溝1aと二次分割溝1bをあらかじめ形成したアルミナ等の磁器からなるシート状の絶縁基板1cを用意し、そしてこのシート状の絶縁基板1cの上面に、前記一次分割溝1aを跨ぐように複数の上面電極2をスクリーン印刷により形成する。なお、図示していないが、シート状の絶縁基板1cの裏面にも、前記複数の上面電極2と対向するように複数の裏面電極をスクリーン印刷により形成する。
次に、図7(b)に示すように、複数の上面電極2に一部が重なるように、すなわち電気的に接続されるように前記シート状の絶縁基板1cの上面に酸化ルテニウム等からなる抵抗体3をスクリーン印刷により形成するとともに、抵抗体3における全抵抗値が所定の抵抗値の範囲内に入るようにレーザ等により抵抗体3にトリミング溝4を施す。
次に、図7(c)に示すように、複数の抵抗体3を覆うように保護膜5をスクリーン印刷により形成する。
次に、図7(c)に示す一次分割溝1aの部分をダイシング用ディスクで切断あるいは分割することにより、図8(a)に示すような短冊状の基板1dを得るとともに、この短冊状の基板1dの両端面に、上面電極2および裏面電極と電気的に接続されるように導電性ペーストを塗布し、高温で硬化あるいは焼成させることにより端面電極6を形成する。
次に、図8(a)に示す短冊状の基板1dにおいて二次分割溝1bの部分をダイシング用ディスクで切断あるいは分割することにより、図8(b)に示すような個片状の基板1eを得る。
最後に、図8(c)に示すように、個片状の基板1eにおける上面電極2の表面の一部と裏面電極の表面および端面電極6の表面にニッケルめっき層(図示せず)を形成した後、はんだあるいは錫めっき層7を形成することにより、従来の抵抗器を製造していた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2002−270409号公報
上記した従来のチップ抵抗器の製造方法においては、上面電極2をダイシング用ディスクで切断した際に上面電極2がはね上がるため、上面電極2の切断面にバリが発生するという問題点を有していた。この問題点に鑑み、上記特許文献1に記載のものにおいては、シート状の絶縁基板に上面電極を形成する場合、第1上面電極を抵抗体と直接接続されて製品となる部分に形成される厚肉部と基板の余剰部分に形成される薄肉部とに分けて形成し、そして切削性に優れた樹脂銀からなる第2上面電極を前記第1上面電極の薄肉部全体と厚肉部の一部を覆うように形成し、そして前記第1上面電極の薄肉部と第2上面電極をダイシングで切断することにより、第1上面電極のはね上がりを抑制するようにしていた。
しかしながら、この特許文献1に記載のものにおいては、抵抗体と直接接続されて製品となる部分に形成される厚肉部と基板の余剰部分に形成される薄肉部とからなる第1上面電極と第2上面電極がチップ抵抗器の完成品状態では残った形となっているため、チップ抵抗器の完成品全体の厚みは極めて厚くなるものであり、したがって、この特許文献1に記載のものは、極薄サイズのチップ抵抗器を作成する場合、不利となるものであった。そこで、極薄サイズのチップ抵抗器を作成するために上面電極と抵抗体を共に薄く形成する製造方法が考えられるが、トリミング工程において測定プローブの先端を前記上面電極に接触させた場合、上面電極が薄く形成されているため、測定プローブと上面電極との電気的接続が極めて不安定となり、これにより、トリミング工程における抵抗値の測定も不安定なものとなって、完成品である抵抗器の抵抗値もばらつき易く、高精度の抵抗値が要求されるチップ抵抗器に上記製造方法を適用した場合、製品歩留りが良くないという課題を有していた。
本発明は上記従来の課題を解決するもので、トリミング工程における抵抗値の測定を安定化させることができて抵抗値ばらつきを少なくすることができる高精度で、かつ極薄サイズのチップ抵抗器の製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有するものである。
本発明の請求項1に記載の発明は、シート状の絶縁基板に複数の薄膜からなる上面電極を余剰部分を有するように形成する工程と、前記複数の上面電極と電気的に接続されるように複数の抵抗体を形成する工程と、前記複数の上面電極の余剰部分を覆うように複数の再上面電極を厚く形成する工程と、前記複数の再上面電極上にプローブを接触させて前記複数の抵抗体の抵抗値を調整するトリミング工程と、前記複数の再上面電極をダイシング用ディスクで切断する工程とを備えるとともに、前記ダイシング用ディスクの幅を再上面電極の幅以上としたもので、この製造方法によれば、複数の再上面電極上にプローブを接触させて複数の抵抗体の抵抗値を調整するトリミング工程を備えているため、このトリミング工程においては、抵抗値測定用のプローブの先端を、上面電極の余剰部分を覆うように厚く形成された再上面電極上に接触させることが可能となり、これにより、トリミング工程における抵抗値の測定を安定化させることができるため、抵抗値ばらつきが少なく、高精度で、かつ極薄サイズのチップ抵抗器が得られるとともに、前記複数の再上面電極を切断するダイシング用ディスクの幅を再上面電極の幅以上としているため、上面電極の余剰部分を覆うように厚く形成された再上面電極はすべてが切断されることになり、これにより、再上面電極が完成品に残るということはなくなるため、厚みが薄く、かつ小形で高精度のチップ抵抗器が得られるという作用効果を有するものである。
本発明の請求項2に記載の発明は、シート状の絶縁基板に複数の薄膜からなる上面電極を余剰部分を有するように形成する工程と、前記複数の上面電極と電気的に接続されるように複数の抵抗体を形成する工程と、前記複数の上面電極の余剰部分を覆うように複数の再上面電極を厚く形成する工程と、前記複数の再上面電極上にプローブを接触させて前記複数の抵抗体の抵抗値を調整するトリミング工程と、前記複数の再上面電極をダイシング用ディスクで切断する工程とを備えるとともに、前記ダイシング用ディスクの幅を再上面電極の幅と略等しくしたもので、この製造方法によれば、複数の再上面電極上にプローブを接触させて複数の抵抗体の抵抗値を調整するトリミング工程を備えているため、このトリミング工程においては、抵抗値測定用のプローブの先端を、上面電極の余剰部分を覆うように厚く形成された再上面電極上に接触させることが可能となり、これにより、トリミング工程における抵抗値の測定を安定化させることができるため、抵抗値ばらつきが少なく、高精度で、かつ極薄サイズのチップ抵抗器が得られるとともに、前記複数の再上面電極を切断するダイシング用ディスクの幅を再上面電極の幅と略等しくしているため、ダイシング用ディスクの幅方向の位置を再上面電極の幅方向位置と合わせることにより、上面電極の余剰部分を覆うように厚く形成された再上面電極はすべてが切断されることになり、これにより、再上面電極が完成品に残るということはなくなるため、厚みが薄く、かつ小形で高精度のチップ抵抗器が得られる。また、トリミング工程において4端子測定法を採用して電圧測定プローブを上面電極と再上面電極の境界近傍に接触させることにより、トリミング時の抵抗値と完成品の抵抗値との誤差が少なくなるため、完成品の抵抗値ばらつきが少なく製品歩留りの良いチップ抵抗器が得られるという作用効果を有するものである。
以上のように本発明のチップ抵抗器の製造方法は、複数の再上面電極上にプローブを接触させて複数の抵抗体の抵抗値を調整するトリミング工程を備えているため、このトリミング工程においては、抵抗値測定用のプローブの先端を、上面電極の余剰部分を覆うように厚く形成された再上面電極上に接触させることが可能となり、これにより、トリミング工程における抵抗値の測定を安定化させることができるため、抵抗値ばらつきが少なく、高精度で、かつ極薄サイズのチップ抵抗器が得られるとともに、前記複数の再上面電極を切断するダイシング用ディスクの幅を再上面電極の幅以上としているため、上面電極の余剰部分を覆うように厚く形成された再上面電極はすべてが切断されることになり、これにより、再上面電極が完成品に残るということはなくなるため、厚みが薄く、かつ小形で高精度のチップ抵抗器が得られるという優れた効果を奏するものである。
以下、本発明の一実施の形態におけるチップ抵抗器の製造方法について、図面を参照しながら説明する。
図1は本発明の一実施の形態における微小のチップ抵抗器の断面図、図2は同チップ抵抗器の製造方法を示すフローチャート、図3(a)〜(c)、図4(a)〜(c)、図5(a)(b)および図6(a)〜(c)は同チップ抵抗器の製造方法を示す製造工程図である。
図1において、11はアルミナ等の磁器からなる絶縁基板で、この絶縁基板11の上面の左右両端部には一対の上面電極12が設けられている。13は前記一対の上面電極12に両端部が重なるように前記絶縁基板11の上面に設けられた抵抗体である。14は前記抵抗体13の全面を覆うように設けられた保護膜である。15は前記一対の上面電極12と電気的に接続されるように基板11の裏面と端面に設けられた一対の端面電極である。16は前記一対の上面電極12の表面と一対の端面電極15の表面に設けられたニッケルめっき層である。17は前記ニッケルめっき層16を覆うように設けられた錫めっき層である。
次に、本発明の一実施の形態におけるチップ抵抗器の製造方法を図2のフローチャート、図3(a)〜(c)、図4(a)〜(c)、図5(a)(b)および図6(a)〜(c)の製造工程図にもとづいて説明する。
まず、図3(a)に示すように、純度96%のアルミナからなるシート状の絶縁基板11aの上面に、金を主成分とするレジネートペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより、厚さが1μm以下の上面電極12を升目状に並べて形成する。ここで上面電極12は、最終的に切断されて製品にならない余剰部分12aを有するように長く形成する。そしてこの余剰部分12aは、シート状の絶縁基板11aの点線に挟まれた幅Lの部分である。なお、金を主成分とするレジネートペーストは非常に薄い膜を形成するのに適しているので、この金を主成分とするレジネートペーストを使用すれば1μm以下の上面電極12を容易に形成できるものである。また、この上面電極12は後述するニッケルめっきの下地となるものであり、膜厚が薄く抵抗値が高くても特性的な問題は生じないものである。そしてまた、上面電極12は膜厚が薄ければ金を主成分とするレジネートペーストで形成するものに限定されるものではなく、ニッケルクロム系合金等の薄膜スパッタで形成しても良いものである(図2のアルミナ基板準備工程と上面電極形成工程)。
次に、図3(b)に示すように、複数の上面電極12を橋絡して電気的に接続するようにNiCr等の薄膜からなる複数の抵抗体13をスパッタにより形成する。なお、抵抗体13は薄膜スパッタに限定されるものではなく、3μm以下の厚みで薄く形成されるならば酸化ルテニウム等の抵抗体ペーストを印刷、焼成して形成してもよいものである(図2の抵抗体形成工程)。
次に、図3(c)に示すように、複数の上面電極12における点線で挟まれた余剰部分12a、すなわち後述する一次ダイシング工程で切断されて製品にならない余剰部分12aを覆うように、導電性樹脂からなる複数の再上面電極18を形成する。ここで、この再上面電極18は幅がW1であり、後述するトリミング工程において、測定プローブの接触点に用いるため、上面電極12のパターン毎にそれぞれ独立パターンで形成し、接触抵抗が低く安定したものとなるように十分な厚みを確保しておく。なお、再上面電極18は導電性樹脂に限定されるものではなく、上面電極12が金を主成分とするレジネートペーストで形成されている場合は、銀パラジウム合金等からなる厚膜導電性ペーストを焼成することによって形成しても良いものである。また、上面電極12がニッケルクロム系合金等の薄膜スパッタで形成されている場合は、再上面電極18は低温で硬化する導電性樹脂で形成することが好ましいものである。そしてまた、余剰部分12aの幅Lと再上面電極18の幅W1とは、L≧W1の関係を満たすように構成しているものである(図2の再上面電極形成工程)。
次に、図4(a)に示すように、抵抗体13の抵抗値を所望の値に調整するために、一対の電圧測定プローブを上面電極12と再上面電極18の境界近傍である電圧測定プローブ接触点18aに接触させるとともに、一対の電流測定プローブを再上面電極18上の電流測定プローブ接触点18bに接触させて電圧と電流を測定しながら抵抗体13にレーザートリミングを施し、トリミング溝13aを形成する。ここで再上面電極18を形成する導電性樹脂は金属成分を多く含んでいるため、レーザートリミング工程において再上面電極18に電圧測定用と電流測定用のプローブを接触させた際の接触抵抗は低く安定したものとなり、これにより、抵抗値の測定誤差も少なくなって製品の歩留りが良くなるものである。また、一対の電圧測定プローブを図4(a)の○印(上面電極12と再上面電極18の境界近傍)に接触させるとともに、一対の電流測定プローブを図4(a)の△印(再上面電極18の中央付近)に接触させると、測定プローブの接触点確保のために広く形成した再上面電極18を有効活用できるとともに、再上面電極18の抵抗値の影響も低減できるため、トリミング時の抵抗値と完成品の抵抗値との誤差が少なくなり、これにより、抵抗値精度の高いチップ抵抗器が得られるものである(図2のレーザートリミング工程)。
次に、図4(b)に示すように、上述したレーザートリミング工程で抵抗値修正を行った抵抗体13を保護するために、ポリイミド系樹脂等からなる樹脂ペーストをスクリーン印刷した後、シート状の絶縁基板11aに強固に接着させるために、ベルト式連続硬化炉を用い、約350℃で約30分のプロファイルによって熱硬化させることにより、膜厚約20μmの樹脂保護膜16を形成する。この場合、樹脂保護膜16はポリイミド系樹脂からなる1層構造に限定されるものではなく、ポリイミド系樹脂とエポキシ系樹脂の2層構造としてもよいものである。ポリイミド系樹脂とエポキシ系樹脂の2層構造とする目的は、抵抗体13の耐湿性(腐食断線対策)と製品実装時の耐熱性(はんだリフロー対策)の両方の特性を満足するためであり、耐熱性では優れているが密着性では劣っているポリイミド系樹脂と、耐熱性では劣っているが密着性では優れているエポキシ系樹脂の両者の特性の違いに着目し、相乗効果を狙ったものである(図2の樹脂保護膜形成工程)。
次に、図4(c)、図5(a)(b)に示すように、シート状の絶縁基板11a上に形成された再上面電極18をダイシング用ディスク19で切断し、一次ダイシング溝20を形成する。この場合、ダイシング用ディスク19の幅W2を図4(b)のA−A線断面図である図5(a)に示すように、再上面電極18の幅W1と略等しくしているため、図4(c)のB−B線断面図である図5(b)に示すように、導電性樹脂を用いて形成した再上面電極18は抵抗器の完成品に残ることはなく、これにより、厚みが薄く、かつ小形である微小サイズの抵抗器が得られるものである。また、導電性樹脂からなる再上面電極18は金属ペーストからなるものに比べて脆く切削性に優れているため、ダイシング用ディスク19で再上面電極18を切断した場合、再上面電極18のはね上がりはほとんどなく、切断面にバリが発生しにくいものである。
なお、前記ダイシング用ディスク19の幅W2は前記基板の余剰部分12aの幅Lと等しいものであるが、ダイシング用ディスク19の位置ずれを考慮して、ダイシング用ディスク19の幅W2は再上面電極18の幅W1以上としてもよいものである。この場合は、ダイシング工程において、再上面電極18のみならず基板の余剰部分12aに存在する上面電極12の一部も切断することになるが、上面電極12は金を主成分とする材料で構成されているため、上面電極12を薄く形成することができ、これにより、上面電極12の一部をダイシング用ディスク19で切断した場合でも、ダイシング用ディスク19で切断した上面電極12がはね上がることはなく、切断面にバリは発生しにくいものである(図2の一次ダイシング工程)。
次に、図6(a)に示すように、電極を形成する部分と一次ダイシング溝20の部分を開口させたマスクパターン(図示せず)をシート状の絶縁基板11aの裏面にマグネットで固定し、シート状の絶縁基板11aの裏面と一次ダイシング溝20の側面に端面電極15をスパッタで形成する(図2の端面電極形成工程)。
次に、図6(b)に示すように、一次ダイシング溝20を有するシート状の絶縁基板11aに電気めっき処理を施して、上面電極12と端面電極15の表面にニッケルめっき層(図示せず)を形成した後、錫めっき層17を形成する(図2のシートめっき工程)。
次に、図6(c)に示すように、一次ダイシング溝20と直交するように二次ダイシング溝21を形成し、個片状の抵抗器22を得る(図2の二次ダイシング工程)。
最後に、個片状の抵抗器22の抵抗値を計測する完成品検査を行い、包装・出荷されるものである。
上記した本発明の一実施の形態におけるチップ抵抗器の製造方法によれば、複数の再上面電極18上に一対の電圧測定プローブと一対の電流測定プローブを接触させて複数の抵抗体13の抵抗値を調整するトリミング工程を備えているため、このトリミング工程においては、抵抗値測定用のプローブの先端を、複数の上面電極12の余剰部分を覆うように形成された導電性樹脂からなる再上面電極18上に接触させることが可能となり、これにより、トリミング工程における抵抗値の測定を安定化させることができるため、抵抗値ばらつきが少なく、高精度で、かつ極薄サイズのチップ抵抗器が得られるものである。特に、再上面電極18を形成する導電性樹脂は金属成分を多く含んで厚く形成されているため、レーザートリミング工程において再上面電極18に電圧測定用と電流測定用のプローブを接触させた際の接触抵抗は安定したものとなり、これにより、トリミング工程における抵抗値の測定誤差も少なくなって高い抵抗値精度が要求されるチップ抵抗器に適用した場合でも、製品の歩留りが良くなるものである。
また、導電性樹脂からなる再上面電極18は金属ペーストからなるものに比べて脆く切削性に優れているため、ダイシング用ディスク19で再上面電極18を切断した場合、再上面電極18のはね上がりはほとんどなく、切断面にバリは発生しにくいものである。そしてまた、上面電極12は金を主成分とする材料で構成されているため、上面電極12を薄く形成することができ、これにより、ダイシング用ディスク19で上面電極12の一部を切断した場合でも、ダイシング用ディスク19で切断した上面電極12がはね上がることはなく、これにより、切断面にはバリが発生しにくくなるため、厚みが薄く、かつ小形で微小サイズの安定した形状のチップ抵抗器が得られるものである。
本発明に係るチップ抵抗器の製造方法は、複数の再上面電極上にプローブを接触させて複数の抵抗体の抵抗値を調整するトリミング工程を備えたことにより、抵抗値測定用のプローブの先端を再上面電極上に安定した状態で接触させることが可能となるものであり、特に厚みが薄く、かつ小形で高精度のチップ抵抗器に適用することにより有用となるものである。
本発明の一実施の形態におけるチップ抵抗器の断面図 同チップ抵抗器の製造方法を示すフローチャート (a)〜(c)同チップ抵抗器の製造方法を示す製造工程図 (a)〜(c)同チップ抵抗器の製造方法を示す製造工程図 (a)(b)同チップ抵抗器の製造方法を示す製造工程図 (a)〜(c)同チップ抵抗器の製造方法を示す製造工程図 (a)〜(c)従来のチップ抵抗器の製造方法を示す製造工程図 (a)〜(c)同チップ抵抗器の製造方法を示す製造工程図
11 絶縁基板
12 上面電極
12a 余剰部分
13 抵抗体
13a トリミング溝
18 再上面電極
18a 電圧測定プローブ接触点
18b 電流測定プローブ接触点
19 ダイシング用ディスク
20 一次ダイシング溝

Claims (2)

  1. シート状の絶縁基板に複数の薄膜からなる上面電極を余剰部分を有するように形成する工程と、前記複数の上面電極と電気的に接続されるように複数の抵抗体を形成する工程と、前記複数の上面電極の余剰部分を覆うように複数の再上面電極を厚く形成する工程と、前記複数の再上面電極上にプローブを接触させて前記複数の抵抗体の抵抗値を調整するトリミング工程と、前記複数の再上面電極をダイシング用ディスクで切断する工程とを備えるとともに、前記ダイシング用ディスクの幅を再上面電極の幅以上としたチップ抵抗器の製造方法。
  2. シート状の絶縁基板に複数の薄膜からなる上面電極を余剰部分を有するように形成する工程と、前記複数の上面電極と電気的に接続されるように複数の抵抗体を形成する工程と、前記複数の上面電極の余剰部分を覆うように複数の再上面電極を厚く形成する工程と、前記複数の再上面電極上にプローブを接触させて前記複数の抵抗体の抵抗値を調整するトリミング工程と、前記複数の再上面電極をダイシング用ディスクで切断する工程とを備えるとともに、前記ダイシング用ディスクの幅を再上面電極の幅と略等しくしたチップ抵抗器の製造方法。
JP2006163139A 2006-06-13 2006-06-13 チップ抵抗器の製造方法 Expired - Fee Related JP4867487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006163139A JP4867487B2 (ja) 2006-06-13 2006-06-13 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006163139A JP4867487B2 (ja) 2006-06-13 2006-06-13 チップ抵抗器の製造方法

Publications (3)

Publication Number Publication Date
JP2007335488A JP2007335488A (ja) 2007-12-27
JP2007335488A5 true JP2007335488A5 (ja) 2009-07-16
JP4867487B2 JP4867487B2 (ja) 2012-02-01

Family

ID=38934701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006163139A Expired - Fee Related JP4867487B2 (ja) 2006-06-13 2006-06-13 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP4867487B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6295410B2 (ja) * 2013-12-05 2018-03-20 パナソニックIpマネジメント株式会社 チップ抵抗器の抵抗値測定方法およびチップ抵抗器の実装方法
KR101771818B1 (ko) * 2015-12-18 2017-08-25 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자 실장 기판

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340002A (ja) * 1998-05-26 1999-12-10 Rohm Co Ltd チップ型抵抗器用集合基板
JP2001237112A (ja) * 2000-02-22 2001-08-31 Matsushita Electric Ind Co Ltd 抵抗器の製造方法
JP3967553B2 (ja) * 2001-03-09 2007-08-29 ローム株式会社 チップ型抵抗器の製造方法、およびチップ型抵抗器
JP3958532B2 (ja) * 2001-04-16 2007-08-15 ローム株式会社 チップ抵抗器の製造方法
JP2003124010A (ja) * 2001-10-18 2003-04-25 Rohm Co Ltd チップ型電子部品の製造方法、およびチップ型電子部品
JP4504075B2 (ja) * 2004-04-15 2010-07-14 釜屋電機株式会社 電子部品用集合基板及び電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP4138215B2 (ja) チップ抵抗器の製造方法
JP6822947B2 (ja) 角形チップ抵抗器及びその製造法
JPWO2018123419A1 (ja) チップ抵抗器およびその製造方法
JP2015179713A (ja) チップ抵抗器およびその製造法
US20200011899A1 (en) Current measuring device and current sensing resistor
JP4904825B2 (ja) チップ抵抗器の製造方法
US10134510B2 (en) Chip resistor and method for manufacturing same
JP4867487B2 (ja) チップ抵抗器の製造方法
JP2007335488A5 (ja)
JP4189005B2 (ja) チップ抵抗器
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP5261947B2 (ja) 低抵抗チップ抵抗器およびその製造方法
JP2002050501A (ja) 実装体及びその使用法
JP5135745B2 (ja) チップ部品およびその製造方法
JP7470899B2 (ja) 抵抗器およびその製造方法
JP4504075B2 (ja) 電子部品用集合基板及び電子部品の製造方法
JP2000299203A (ja) 抵抗器およびその製造方法
CN113826173B (zh) 电阻器
JP2005191406A (ja) チップ抵抗器およびその製造方法
JP2005108900A5 (ja)
JP6811375B2 (ja) 回路保護素子およびその製造方法
WO2023074131A1 (ja) チップ抵抗器
US10839990B2 (en) Chip resistor manufacturing method, and chip resistor
JP2008103462A (ja) チップ型ネットワーク抵抗器と面実装部品およびその製造方法
JP2008078294A (ja) チップ部品およびその製造方法