CN106205907A - 芯片电阻器及其生产方法 - Google Patents
芯片电阻器及其生产方法 Download PDFInfo
- Publication number
- CN106205907A CN106205907A CN201610736003.0A CN201610736003A CN106205907A CN 106205907 A CN106205907 A CN 106205907A CN 201610736003 A CN201610736003 A CN 201610736003A CN 106205907 A CN106205907 A CN 106205907A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- substrate
- resistive element
- chip resister
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
Abstract
本发明公开了一种芯片电阻器及其生产方法,包括:基板、电极、电阻体、保护层和焊接层;电极与焊接层分离设置在基板的上表面和下表面内;电阻体与保护层设置在电极所在的基板的上表面;电阻体与电极连接;保护层保护电阻体;焊接层用于将基板固定到电路板上。本发明相较于在基板背面设置背面电极固定芯片电阻器的方式,不需要在上述基板的端面设置端面电极,也不需要电镀工序,节省了生产成本,有利于上述电阻器散热。
Description
技术领域
本发明涉及电子技术领域,具体而言,涉及一种芯片电阻器及其生产方法。
背景技术
传统的芯片电阻器,一般包括:陶瓷基板,陶瓷基板上表面两端的一对表面电极,跨接上述表面电极的电阻体,覆盖电阻体与表面电极的保护层,陶瓷基板下表面两端的一对背面电极,设置在陶瓷基板长度方向两端面侧且桥接表面电极和背面电极的一对端面电极。在表面电极、端面电极和背面电极表面设置有镀镍层及镀锡层,镀镍层和镀锡层共同构成电阻器的衬底电极层。
上述芯片电阻器通过背面电极处的镀镍层和镀锡层焊接到电路基板的焊盘上的方式安装,由于芯片电阻器的镀锡层不均匀或镀锡不完全,或由于热环境反复变化,在焊料接合部会由于热应力发生损坏,容易产生裂缝,导致芯片电阻器出现焊接不牢,甚至导致开路。
针对上述芯片电阻器的结构与焊接方式导致的焊接不牢及开路问题,目前尚未提出有效的解决方案。
发明内容
有鉴于此,本发明的目的在于提供一种芯片电阻器及其生产方法,提高芯片电阻器与电路板的连接稳定性。
为了实现上述目的,本发明实施例采用的技术方案如下:
第一方面,本发明实施例提供了一种芯片电阻器,包括:基板、电极、电阻体、保护层和焊接层;
电极与焊接层分离设置在基板的上表面和下表面内;
电阻体与保护层设置在电极所在的基板的上表面;
电阻体与电极连接;保护层保护电阻体;
焊接层用于将基板固定到电路板上。
结合第一方面,本发明实施例提供了第一方面的第一种可能的实施方式,其中,电极包括一对第一层电极和一对第二层电极,一对第一层电极分别位于基板的相对两端,一对第一层电极通过电阻体桥接;
一对第二层电极覆盖第一层电极及电阻体与第一层电极的桥接部分。
结合第一方面的第一种可能的实施方式,本发明实施例提供了第一方面的第二种可能的实施方式,其中,第二层电极的厚度是第一层电极厚度的1.5倍。
结合第一方面及第一方面的第一至第二种可能的实施方式,本发明实施例提供了第一方面的第三种可能的实施方式,其中,电极通过键合金丝与电路板实现电气连接。
结合第一方面及第一方面的第一至第二种可能的实施方式,本发明实施例提供了第一方面的第四种可能的实施方式,其中,电极是Au电极。
结合第一方面及第一方面的第一至第二种可能的实施方式,本发明实施例提供了第一方面的第五种可能的实施方式,其中,焊接层是焊盘。
结合第一方面及第一方面的第一至第二种可能的实施方式,本发明实施例提供了第一方面的第六种可能的实施方式,其中,焊接层采用铂金材料。
结合第一方面及第一方面的第一至第二种可能的实施方式,本发明实施例提供了第一方面的第七种可能的实施方式,其中,保护层采用环氧树脂材料。
结合第一方面及第一方面的第一至第二种可能的实施方式,本发明实施例提供了第一方面的第八种可能的实施方式,其中,保护层远离电阻体的一侧设置有封装层。
第二方面,本发明实施例还提供一种生产上述第一方面提供的芯片电阻器的方法,包括:
将电极与焊接层分离设置在基板的上表面和下表面内;其中,焊接层用于将基板固定到电路板上;
将电阻体与保护层设置在电极所在的基板的上表面;其中,保护层用于保护电阻体;
将电阻体与电极连接,得到芯片电阻体;
对芯片电阻体进行分割,得到多个具有对应阻值的芯片电阻器。
本发明实施例通过在基板的下表面设置用于固定该整个芯片电阻器的焊接层,该焊接层不起电气连接作用,相较于在基板背面设置背面电极固定芯片电阻器的方式,不需要在上述基板的端面设置端面电极,也不需要电镀工序,节省了生产成本,同时使用上述焊接层固定的方式提高了电阻器与电路板连接的牢固性,也有利于上述电阻器散热。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1示出了现有技术中芯片电阻器的剖面示意图;
图2示出了本发明实施例提供的芯片电阻器的剖面示意图;
图3示出了本发明实施例提供的芯片电阻器的焊接剖面图;
图4示出了本发明实施例提供的生产芯片电阻器的流程示意图;
图5示出了本发明实施例提供的芯片电阻器的生产过程示意图;
图6示出了本发明实施例提供的芯片电阻器的生产过程示意图;
图7示出了本发明实施例提供的芯片电阻器的生产过程示意图;
图8示出了本发明实施例提供的芯片电阻器的生产过程示意图。
附图标记:
1—基板,2—焊接层,3a、3b—第一层电极,4—电阻体,5a、5b—电阻体与电极搭接部分,6a、6b—第二层电极,7—玻璃涂层,8—包封层,100—芯片电阻器,10—陶瓷基板,11a、11b—电极,12—电阻体,13—绝缘性保护层,14a、14b—搭接部分,15—保护层,16a、16b—背电极,17a、17b—端面电极,18a、18b—镀镍层,19a、19b—镀锡层,21—导热胶,22—焊盘,23—电路板,24a、24b—金丝。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
考虑到现有技术的芯片电阻器的结构与焊接方式导致的焊接不牢及开路问题本发明实施例提供了一种芯片电阻器及其生产方法。下面通过实施例进行描述。
为了更好理解本发明,图1示出了现有的传统芯片电阻器的剖面示意图。该电阻器100包括长方体形状的陶瓷基板10,由烧制银等构成且印刷在陶瓷基板10上表面的长度方向两端部上的一对表面电极11a、11b,跨接在一对表面电极11a、11b之间的由氧化钌等材料构成的电阻体12,覆盖在该电阻体12的由烧制的玻璃等材料构成绝缘性保护层13,覆盖在该绝缘性保护层13且完全覆盖电阻体12与表面电极11a、11b的搭接部分14a、14b的由玻璃等材料构成的保护层15,由烧制银等构成且印刷在陶瓷基板10下面侧的长度方向两端部上的一对背面电极16a、16b,以及设置在陶瓷基板10的长度方向两端面侧且桥接表面电极11a、11b和背面电极16a、16b的一对端面电极17a、17b,在表面电极11a、11b、端面电极17a、17b和背面电极16a、16b表面有一层镀镍层18a、18b,以及在该镀镍层18a、18b表面还有镀锡层19a、19b,镀镍层和镀锡层共同构成电阻器衬底电极层。
通过将大尺寸的基板沿着纵横分割成多个而获得陶瓷基板10,且将该大尺寸基板整体地形成多个表面电极11a、11b和电阻体12、背面电极16a、16b、绝缘性保护层13和15等。此外,芯片电阻器100的阻值修调通过在电阻体12上形成(未图示)的修调槽来进行。此外,端面电极17a、17b在已形成保护层15的大尺寸基板进行一次分割而构成的长方体的条状基板的分割面上,并且在形成端面电极17a、17b之后,将长方块状基板二次折粒为芯片电阻器100,而在各芯片单体100上沉积镀层。上述镀层由衬底电极最内层的镍层和在外表面露出最外层焊料锡铅(Sn/Pb)或锡(Sn)构成的两层以上的层叠结构。
这种芯片电阻器100通过将背面电极16a、16b焊接在电路基板上的焊盘上而进行表面安装,因此电路基板上必须设置固定的焊盘。同时在安装时芯片电阻器100在安装之前镀锡层不均匀或出现部分未镀上锡,或热环境反复变化时,该焊料接合部会由于热应力而损坏,容易产生裂缝。焊接之后芯片电阻器100将出现焊接不牢现象,甚至导致开路。
此外,这种芯片电阻器100的表面电极的主要成分是烧制成的银构成,虽然镀层覆盖在表面电极上面,但是,由于镀层与保护层密合不紧密,故大气中含硫化氢等含硫气体从镀层和保护层之间间隙部分侵入到由上述烧制银构成的表面电极中电阻体12和表面电极的搭接部分14,并在该部分产生硫化迁移反应等,最终不仅导致电阻值变化,甚至导致电阻体12与表面电极的搭接部分14的烧制银完全发生硫化反应,形成开路。
实施例1
图2示出了本发明实施例提供的芯片电阻器的剖视图,该芯片电阻器包括:基板1、电极、电阻体4、保护层和焊接层2;电极与焊接层2分离设置在基板1的上表面和下表面内;电阻体4与保护层设置在电极所在的基板的上表面;电阻体4与电极连接;保护层保护电阻体4;焊接层2用于将基板1固定到电路板上。
上述基板1为陶瓷基板,上述电极包括一对第一层电极3a、3b和一对第二层电极6a、6b,一对第一层电极3a、3b分别位于基板1的相对两端,一对第一层电极3a、3b通过电阻体桥接;一对第二层电极6a、6b覆盖第一层电极3a、3b及电阻体4与第一层电极3a、3b的桥接部分5a、5b。芯片电阻器的第一层电极在基板长度方向的尺寸是第二层电极的0.9倍。
上述保护层包括作为电阻体4的保护膜作用的玻璃涂层7,和设在玻璃涂层7上面的环氧树脂包封层8。
以下对芯片电阻器的各个部分的结构进行详细说明,第一层电极3a、3b是该芯片电阻器的内部电极,而第二层表面电极6a、6b是外部电极,第二层电极6a、6b将完全覆盖第一层电极3a、3b及其与电阻体4的桥接部分5a、5b,它们都是采用贵重金属Au等构成,采用Au作电极主要材料,增加该芯片电阻器的稳定性,同时不再担心该芯片电阻器被使用环境中的硫化氢等气体硫化迁移。电阻体4由氧化钌等构成,将电阻体4用玻璃涂层7覆盖后,形成用于根据需要调整电阻值的调整槽。包封层8由环氧树脂等构成。
这种结构增加上述芯片电阻器在电路连接中金丝键合点的有效面积,同时进一步保证电阻体与电极的有效搭接。上述第一层电极3a、3b和第二层电极6a、6b利用烧结成形的Au作为主要成分,Au属于稳定性很好的贵金属,因此不需要为上述芯片电阻设计专门的抗硫化结构。
上述芯片电阻器不需通过锡料焊接进行电气连接,是通过在上述第二层电极6a、6b表面键合金丝搭接到电路线路中,为固定上述芯片电阻器在电路板上,在上述基板1下表面设置了一层焊接层2,面积至少大于上述絶縁基板背面面积的2/3,其主要构成材料是钯银或铂金,上述焊接层2不起电气连接作用,因此可以将上述芯片电阻焊接在电路板导电线路上,或者通过导热环氧树脂将上述电阻连接在电路板的任意空隙处,同时该金属焊盘增加上述芯片电阻器导热性。
具体地,第二层电极的厚度是第一层电极厚度的1.5倍。上述第一层电极和第二层电极采用Au作电极主要材料。
第二层电极6a、6b通过键合金丝与电路板实现电气连接,具体参照图3所示,
图3所示是芯片电阻器在电路基板23上的焊接剖面图。首先将芯片电阻器9通过导热胶21将其粘贴在电路基板23上,然后在第二层电极6a、6b的表面键合上金丝24a、24b的一端,接着将金丝24a、24b的另一端键合在电路板23的焊盘22上。图3所示仅是芯片电阻器在电路中的一种电气连接方式,其实该芯片电阻器9还有很多其他种电气连接方式,譬如倒贴式焊接,即将该芯片电阻器9直接焊接在电路焊盘上,进行电气连接。
芯片电阻器可以被焊接或粘接在导电的线路上,因此节省了线路板空间,提高集成电路集成度。电阻体主要成分是氧化钌和玻璃,低阻值芯片电阻的电阻体含有一定量金属等材料。芯片电阻器的包封层主要是玻璃材料。芯片电阻器采用激光切割对阻值进行修正。
本发明实施例通过在基板的下表面设置用于固定该整个芯片电阻器的焊接层,该焊接层不起电气连接作用,相对于在基板背面设置背面电极固定芯片电阻器的方式,不需要在上述基板的端面设置端面电极,也不需要电镀工序,节省了生产成本,同时使用上述焊接层固定的方式提高了电阻器与电路板连接的牢固性,也有利于上述电阻器散热。
实施例2
本发明实施例提供一种生产上述实施例提供的的芯片电阻器的方法,如图4所示,包括:
步骤S410,将电极与焊接层分离设置在基板的上表面和下表面内;其中,焊接层用于将基板固定到电路板上;
步骤S420,将电阻体与保护层设置在电极所在的基板的上表面;其中,保护层用于保护电阻体;
步骤S430,将电阻体与电极连接,得到芯片电阻体;
步骤S440,对芯片电阻体进行分割,得到多个具有对应阻值的芯片电阻器。
下面详细解释生产方法如下:
方案一:基板划线—丝印第一层电极—烘干—印刷背面焊盘—烧成—丝印电阻体—烘干—烧成—丝印第二层表面电极—烘干—烧成—丝印玻璃涂层—烘干—烧成—阻值修调—清洗—丝印包封层—烘干—低温固化—一次折条—二次折粒;
方案二:基板划线—丝印第一层电极—烘干—印刷背面焊盘—烧成—丝印电阻体—烘干—丝印第二层表面电极—烘干—烧成—丝印玻璃涂层—烘干—烧成—阻值修调—清洗—丝印包封层—烘干—低温固化—一次折条—二次折粒。
方案二与方案一的区别在于方案二在印刷并烘干电阻体4后直接印刷第二层电极并烘干,最后进行高温(850℃)硬化,同时形成电阻体4和第二层表面电极6,比方案一少了一道高温(850℃)硬化工序,因此电阻体4的阻值将会有明显变化。其余制造工序同方案一。
在图3的制造工序图中只图示了一个芯片区域剖面图,但实际上是将多个芯片电阻器一同制造,再通过将大尺寸的陶瓷基板采用划线方式将其划成该芯片电阻器的小尺寸的陶瓷基体。
首先,准备可以取得多个陶瓷基板的大尺寸基板。如图5所示,通过在该大尺寸基板的上面印刷Au膏并加热硬化,在各芯片区域形成第一层电极3a、3b,在该大尺寸基板的背面印刷Ag—Pd膏(或Au—Pt膏)并加热硬化,在各芯片区域形成背面焊接层2。此处第一层电极3a、3b和背面焊接层2先形成哪一个都可以,最后一起进行高温硬化,第一层电极3a、3b按矩形状排列在大尺寸基板的上面,背面焊机层2按矩形状排列在大尺寸基板的背面。
接着,通过在上述大尺寸基板的正面侧印刷氧化钌等电阻膏并加热烘干,并高温(850℃)硬化,在芯片区域形成电阻体4,如图6所示。
然后,为了覆盖电阻体4通过印刷玻璃膏并烘干,经高温(600℃)硬化而形成玻璃涂层7,如图7所示。之后根据需要通过进行激光微调来修调电阻体4的阻值。而且为了覆盖玻璃涂层7,通过印刷环氧等树脂膏并加热烘干,通过低温(200℃)硬化,形成包封层8,如图8所示。最后,将制作好的多个芯片电阻器进行一次折条和二次折粒,得到如图2所示的芯片电阻器。
通过本发明上述实施例提供的生产方法,通过在基板的下表面设置用于固定该整个芯片电阻器的焊接层,该焊接层不起电气连接作用,相对于在基板背面设置背面电极固定芯片电阻器的方式,不需要在上述基板的端面设置端面电极,也不需要电镀工序,节省了生产成本,同时使用上述焊接层固定的方式提高了电阻器与电路板连接的牢固性,也有利于上述电阻器散热。
在本发明的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片电阻器,其特征在于,包括:基板、电极、电阻体、保护层和焊接层;
所述电极与所述焊接层分离设置在所述基板的上表面和下表面内;
所述电阻体与所述保护层设置在所述电极所在的所述基板的上表面;
所述电阻体与所述电极连接;所述保护层保护所述电阻体;
所述焊接层用于将所述基板固定到电路板上。
2.根据权利要求1所述的芯片电阻器,其特征在于,
所述电极包括一对第一层电极和一对第二层电极,所述一对第一层电极分别位于所述基板的相对两端,所述一对第一层电极通过所述电阻体桥接;
所述一对第二层电极覆盖所述第一层电极及所述电阻体与所述第一层电极的桥接部分。
3.根据权利要求2所述的芯片电阻器,其特征在于,
所述第二层电极的厚度是所述第一层电极厚度的1.5倍。
4.根据权利要求1-3中任一项所述的芯片电阻器,其特征在于,所述电极通过键合金丝与所述电路板实现电气连接。
5.根据权利要求1-3中任一项所述的芯片电阻器,其特征在于,
所述电极是Au电极。
6.根据权利要求1-3中任一项所述的芯片电阻器,其特征在于,
所述焊接层是焊盘。
7.根据权利要求1-3中任一项所述的芯片电阻器,其特征在于,
所述焊接层采用铂金材料。
8.根据权利要求1-3中任一项所述的芯片电阻器,其特征在于,
所述保护层采用环氧树脂材料。
9.根据权利要求1-3中任一项所述的芯片电阻器,其特征在于,所述保护层远离所述电阻体的一侧设置有封装层。
10.一种生产如权利要求1-9任一项所述的芯片电阻器的方法,其特征在于,包括:
将所述电极与所述焊接层分离设置在所述基板的上表面和下表面内;其中,所述焊接层用于将所述基板固定到所述电路板上;
将所述电阻体与所述保护层设置在所述电极所在的所述基板的上表面;其中,所述保护层用于保护所述电阻体;
将所述电阻体与所述电极连接,得到芯片电阻体;
对所述芯片电阻体进行分割,得到多个具有对应阻值的芯片电阻器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610736003.0A CN106205907A (zh) | 2016-08-26 | 2016-08-26 | 芯片电阻器及其生产方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610736003.0A CN106205907A (zh) | 2016-08-26 | 2016-08-26 | 芯片电阻器及其生产方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106205907A true CN106205907A (zh) | 2016-12-07 |
Family
ID=57526810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610736003.0A Pending CN106205907A (zh) | 2016-08-26 | 2016-08-26 | 芯片电阻器及其生产方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106205907A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108447632A (zh) * | 2018-02-08 | 2018-08-24 | 积高电子(无锡)有限公司 | 一种表面安装型半导体电阻桥封装结构 |
CN108447840A (zh) * | 2018-02-08 | 2018-08-24 | 积高电子(无锡)有限公司 | 一种半导体电阻桥封装结构和工艺 |
CN108666057A (zh) * | 2018-04-03 | 2018-10-16 | 广东风华高新科技股份有限公司 | 一种片式电阻器及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162002A (ja) * | 1995-12-07 | 1997-06-20 | Koa Corp | チップ電子部品およびその製造方法 |
CN101133466A (zh) * | 2005-03-02 | 2008-02-27 | 罗姆股份有限公司 | 芯片电阻器及其制造方法 |
CN101770842A (zh) * | 2009-01-07 | 2010-07-07 | 罗姆股份有限公司 | 芯片电阻器及其制造方法 |
CN105765671A (zh) * | 2013-12-11 | 2016-07-13 | Koa株式会社 | 电阻元件及其制造方法 |
CN205984476U (zh) * | 2016-08-26 | 2017-02-22 | 中国振华集团云科电子有限公司 | 芯片电阻器 |
-
2016
- 2016-08-26 CN CN201610736003.0A patent/CN106205907A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162002A (ja) * | 1995-12-07 | 1997-06-20 | Koa Corp | チップ電子部品およびその製造方法 |
CN101133466A (zh) * | 2005-03-02 | 2008-02-27 | 罗姆股份有限公司 | 芯片电阻器及其制造方法 |
CN101770842A (zh) * | 2009-01-07 | 2010-07-07 | 罗姆股份有限公司 | 芯片电阻器及其制造方法 |
CN105765671A (zh) * | 2013-12-11 | 2016-07-13 | Koa株式会社 | 电阻元件及其制造方法 |
CN205984476U (zh) * | 2016-08-26 | 2017-02-22 | 中国振华集团云科电子有限公司 | 芯片电阻器 |
Non-Patent Citations (1)
Title |
---|
陈泽林: "《简明金化学》", 30 April 1997, 南海出版公司 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108447632A (zh) * | 2018-02-08 | 2018-08-24 | 积高电子(无锡)有限公司 | 一种表面安装型半导体电阻桥封装结构 |
CN108447840A (zh) * | 2018-02-08 | 2018-08-24 | 积高电子(无锡)有限公司 | 一种半导体电阻桥封装结构和工艺 |
CN108447840B (zh) * | 2018-02-08 | 2020-04-10 | 积高电子(无锡)有限公司 | 一种半导体电阻桥封装结构和工艺 |
CN108447632B (zh) * | 2018-02-08 | 2020-10-30 | 积高电子(无锡)有限公司 | 一种表面安装型半导体电阻桥封装结构 |
CN108666057A (zh) * | 2018-04-03 | 2018-10-16 | 广东风华高新科技股份有限公司 | 一种片式电阻器及其制备方法 |
CN108666057B (zh) * | 2018-04-03 | 2024-04-30 | 广东风华高新科技股份有限公司 | 一种片式电阻器及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
CN101268525A (zh) | 芯片电阻器 | |
JPH02503969A (ja) | 金属有機物膜からなる少量アンペア用ヒューズ及びその製造方法 | |
CN106205907A (zh) | 芯片电阻器及其生产方法 | |
CN107160862B (zh) | 热敏打印头用发热基板及其制造方法 | |
JPH11204301A (ja) | 抵抗器 | |
US7940158B2 (en) | Chip resistor and its manufacturing method | |
CN103021599A (zh) | 芯片电阻器 | |
CN205984476U (zh) | 芯片电阻器 | |
US7755467B2 (en) | Chip resistor | |
JP2011238730A (ja) | チップ抵抗器およびその実装構造 | |
TWI438787B (zh) | 運用壓合膠貼合之微電阻產品及其製造方法 | |
JP2004318074A5 (zh) | ||
TWI473121B (zh) | The method of alloy resistor | |
TW200901235A (en) | Apertured fixed chip resistor and method for fabricating the same | |
JP3118509B2 (ja) | チップ抵抗器 | |
JP2007250619A5 (zh) | ||
CN207053880U (zh) | 一种线路板材、摄像头模组及电子设备 | |
KR20130085225A (ko) | 염료감응형 태양전지의 제조 방법 및 이를 위한 태양전지 조립 장치 | |
JP2806802B2 (ja) | チップ抵抗器 | |
JPH0595071U (ja) | 厚膜回路基板 | |
JP2010225660A (ja) | チップ抵抗器およびその実装構造 | |
CN102473689A (zh) | 具有彼此绝缘电源侧和接地侧金属加固部件的半导体器件 | |
JP3110677B2 (ja) | チップ抵抗器 | |
US20240049399A1 (en) | Chip component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |