CN108447840B - 一种半导体电阻桥封装结构和工艺 - Google Patents
一种半导体电阻桥封装结构和工艺 Download PDFInfo
- Publication number
- CN108447840B CN108447840B CN201810127061.2A CN201810127061A CN108447840B CN 108447840 B CN108447840 B CN 108447840B CN 201810127061 A CN201810127061 A CN 201810127061A CN 108447840 B CN108447840 B CN 108447840B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- layer
- electrode
- solder
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title abstract description 13
- 238000005476 soldering Methods 0.000 claims abstract description 36
- 229910000679 solder Inorganic materials 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000012858 packaging process Methods 0.000 claims abstract description 10
- 238000003466 welding Methods 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 claims abstract description 7
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- 230000004907 flux Effects 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 238000007689 inspection Methods 0.000 claims description 3
- 238000011056 performance test Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/842—Applying energy for connecting
- H01L2224/84201—Compression bonding
- H01L2224/84203—Thermocompression bonding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明公开了一种半导体电阻桥封装结构和工艺，该封装为二层结构，包括1颗半导体电阻桥芯片、2片焊片、2个金属电极和1层绝缘粘接层，所述半导体电阻桥芯片的2个引出端设有引出端焊盘；所述引出端焊盘上设有焊料渡涂层，所述电极上刻有芯腔，所述金属电极镀涂有焊料层；所述焊片上镀涂有焊料层；所述半导体电阻桥芯片通过所述绝缘粘接层粘接固定于所述芯腔中，所述焊片上的焊料层与所述引出端焊盘上的焊料渡涂层和所述金属电极上的焊料层焊接在一起。该封装结构为二层结构，封装结构简单，该封装结构的互连电阻更低、抗外界冲击能力更强；利用湿法刻蚀、加热加压焊接工艺替代半导体电阻桥封装中金属引线键合、包封、切割封装工艺，使封装效率更高。
Description
技术领域
本发明涉及电子封装技术领域，具体来说，涉及一种半导体电阻桥封装结构及其封装工艺。
背景技术
现有的电阻桥封装通常将半导体电阻芯片安装在金属或陶瓷基座(如TO型金属外壳、插针引脚或者表面安装陶瓷基座等)的腔体中，用金属丝(如金丝/金带或铝丝/铝带等)将芯片引出端焊盘与基座外引脚互连起来，再用绝缘胶将互连金属丝包裹(包括芯片压焊焊盘)，半导体电阻芯片的电阻桥区暴露出来，亦或在印刷线路板(PCB)上进行芯片粘接、金属丝键合、包封，这些均存在封装工艺步骤多、封装尺寸大，封装是一个一个进行的，封装效率低，封装成本高等不足，且包封后的尺寸一致性差，不能适应自动贴装工艺需求。
针对相关技术中的问题，目前尚未提出无金属丝引线键合、不包封的封装结构，也没有大板封装工艺方案。
发明内容
本发明的目的是提供一种表面安装型电阻桥封装结构和封装工艺，以克服目前存在的上述不足。
为实现上述技术目的，本发明的技术方案是这样实现的：
一种表面安装型电阻桥封装结构，包括1颗半导体电阻桥芯片、2片焊片、2个电极和1个绝缘胶粘接层。所述半导体电阻桥芯片的2个引出端焊盘有焊料镀涂层；所述大板焊片表面有焊料镀涂层；所述大板电极湿法半刻蚀有芯腔，半导体电阻桥芯片通过绝缘胶粘接于大板电极的芯腔中；所述大板焊片叠合在大板电极、半导体电阻桥芯片上面，通过加热加压将半导体电阻桥芯片的2个引出端焊盘与焊片、焊片与电极焊接起来。所述大板焊片、大板电极上涂光刻胶后曝光显影和湿法刻蚀使大板焊片、大板电极分割形成半导体电阻桥的2片焊片、2个电极，最后去掉光刻胶膜即成产品。
进一步的，所述半导体电阻桥芯片与电极绝缘粘接层是通过DAF贴膜机贴上绝缘粘接层，再通过金刚砂轮划片机切割分离出单颗半导体电阻桥芯片。
一种表面安装半导体电阻桥封装工艺，其特征在于，包括如下步骤：
步骤1)：芯片贴膜及分离。将半导体电阻桥圆片减薄到需要厚度，在半导体电阻桥圆片背面用DAF贴膜机贴上绝缘粘接层DAF膜；将半导体电阻桥圆片采用金刚砂轮划片机切割分离出单颗半导体电阻桥芯片；
步骤2)：装片。用在线热固化装片机将半导体电阻桥芯片装入半刻蚀大板电极的芯腔中；
步骤3)：焊接。用热贴合机将大板焊片与大板电极、半导体电阻桥芯片焊接起来，半导体电阻桥芯片裹夹在焊片和电极二层的中间；
步骤4)：分离。大板焊片、大板电极经过涂光刻胶、曝光显影和湿法刻蚀分割成半导体电阻桥独立的焊片、电极，再去掉光刻胶膜形成单个产品；
步骤5)：检测。对封装半导体电阻桥进行外观检查、性能测试以及代码标识打印。
本发明的有益效果：封装结构为二层结构，封装结构最简单，封装更薄，封装结构的互连电阻更低、抗外界冲击能力更强，同时利用大板排列的湿法刻蚀、加热加压焊接工艺替代半导体电阻桥封装中金属引线键合、包封、切割封装工艺，使封装效率更高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是根据本发明实施例所述的一种半导体电阻桥封装电极刻蚀及芯片装片示意图；
图2是根据本发明实施例所述的一种半导体电阻桥芯片、焊片、电极焊接示意图；
图3是根据本发明实施例所述的一种半导体电阻桥大板封装时的焊片、电极涂光刻胶示意图；
图4是根据本发明实施例所述的一种半导体电阻桥大板封装时的焊片、电极刻蚀分割示意图；
图5是根据本发明实施例所述的一种半导体电阻桥大板封装时的去胶后，封装成品示意图。
图中：
1、半导体电阻桥芯片；11、引出端焊盘；12、电阻桥(区)；2、焊片；21、焊片上的焊料层；3、金属电极；31、金属电极上的焊料层；32、芯腔；4、绝缘粘接层；5、光刻胶；51、焊片上的光刻胶；52、电极上的光刻胶。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其它实施例，都属于本发明保护的范围。
如图1至图5所示，根据本发明的实施例所述的一种半导体电阻桥封装结构和封装工艺，包括电阻桥芯片1、焊片2、金属电极3、绝缘粘接层4和光刻胶5。图1为半导体电阻桥芯片1通过绝缘粘接层4粘接于湿法半刻蚀金属电极3的芯腔(32)中；图2为半导体电阻桥芯片1、大板焊片2、大板金属电极3及其焊料层(11)、(21)、(31)通过加热加压焊接起来；图3是大板焊片2、大板电极3上涂光刻胶、曝光显影，做做出刻蚀图形；图4是大板焊片2、大板电极3经过湿法刻蚀分割形成电阻桥的2片焊片、2个电极；图5是去光刻胶后，单颗成品图。
进一步的，所述半导体电阻桥芯片1与电极3的绝缘粘接层4粘接是通过DAF贴膜机贴上热固化型干性绝缘粘接层，粘接层厚度在5μm～100μm；再通过金刚砂轮划片机切割分离出单颗半导体电阻桥芯片。
进一步的，所述焊片2材料为0.02mm～0.20mm厚度的铜、铜合金或其他具备导电金属片材；其表面镀覆或热喷5μm～100μm锡或锡银铜或其他焊料的焊料层21。
进一步的，所述电极3材料为0.40mm～1.00mm厚度的铜、铜合金或其他具备导电金属片材，通常焊片2和电极3选择相同材质；其表面镀覆或热喷5μm～100μm锡或锡银铜或其他焊料的焊料层31，通常焊料层21和焊料层31是采用相同工艺、相同焊料、相同厚度。
进一步的，所述焊片2与电阻桥芯片1、金属电极3的热压焊接可以采用模具并加压后回流焊炉中高于焊料熔点20℃～60℃高温下加热20秒～10分钟然后降温，也可以采用加压热贴机高于焊料熔点40℃～100℃高温下加热20秒～5分钟然后加热然后冷却的方式焊接。
为了方便理解本发明的上述技术方案，以下通过具体使用方式上对本发明的上述技术方案进行详细说明。
在具体使用时，
实施例：一种尺寸为2.00mm×1.20mm×0.50mm(1206型)的表面安装半导体电阻桥封装结构和封装工艺，包括如下步骤：
首先，将半导体电阻桥圆片减薄到340μm；在半导体电阻桥圆片用DAF贴膜机贴上20μm热固化型高温环氧树脂DAF膜，作绝缘粘接层4；将半导体电阻桥圆片采用金刚砂轮划片机切割分离出1.20mm×1.10mm×0.30mm半导体电阻桥芯片1；用在线热固化装片机将半导体电阻桥芯片1装入0.45mm厚度C194铜板材刻蚀出腔体深度0.35mm、大小为1.50mm×1.20mm的电极4上，电阻桥芯片1与电极3粘接牢固，如图1；
其次，采用表面镀覆(8±3)μm锡的50μm厚度的C194铜箔用加压热贴机于(280±10)℃、(5～25)MPa下保持(1.5±0.2)分钟，然后冷却，如图2；
从次，在焊片2、电极3上涂上光刻胶，曝光显影，在焊片2上露出0.45mm×1.20mm、电极4上露出0.80mm×1.20mm的湿法刻蚀区，同时阵列排列之间的间隙除了工艺连筋0.20mm宽留下其余均露出用于湿法刻蚀，如图3；
再次，采用铜刻蚀液刻蚀掉焊片2、电极3上多余的C194铜板材，以及阵列半导体电阻桥芯片封装体之间的槽，如图4；
最后，用溶剂将光刻胶膜去掉，对封装器件进行外观检查、性能测试以及代码标识打印，完成表面安装半导体电阻桥器件封装，如图5。
综上所述，借助于本发明的上述技术方案，封装工艺中用焊片2与电极3形成二层最简结构将电阻桥芯片1裹夹在中间形成直接焊接，不需要底座或基板，使封装更薄，封装结构的互连电阻更低、抗外界冲击能力更强；利用湿法刻蚀、加热加压焊接工艺替代半导体电阻桥封装中金属引线键合、包封、切割封装工艺，并形成大板焊接、刻蚀分离使封装效率更高。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种半导体电阻桥封装结构，该封装为二层结构，包括1颗半导体电阻桥芯片(1)、2片焊片(2)、2个金属电极(3)和1层绝缘粘接层(4)，其特征在于，所述半导体电阻桥芯片(1)的2个引出端设有引出端焊盘(11)；所述引出端焊盘(11)上设有焊料渡涂层，所述电极(3)上刻有芯腔(32)，所述金属电极(3)镀涂有焊料层(31)；所述焊片(2)上镀涂有焊料层(21)；所述半导体电阻桥芯片(1)通过所述绝缘粘接层(4)粘接固定于所述芯腔(32)中，所述焊片上的焊料层(21)与所述引出端焊盘(11)上的焊料渡涂层和所述金属电极上的焊料层(31)焊接在一起。
2.根据权利要求1所述的半导体电阻桥封装结构，其特征在于，所述半导体电阻桥芯片(1)设置在所述焊片(2)和所述电极(3)之间。
3.一种半导体电阻桥封装工艺，其特征在于，包括如下步骤：
步骤1)：将半导体电阻桥圆片减薄到需要厚度，用DAF贴膜机在半导体电阻桥圆片上贴上绝缘粘接层；将半导体电阻桥圆片采用金刚砂轮划片机切割分离出单颗半导体电阻桥芯片；
步骤2)：用装片机将半导体电阻桥芯片装入半刻蚀大板电极的芯腔中；
步骤3)：用热贴合机将大板焊片与半导体电阻桥芯片、大板电极焊接起来；
步骤4)：大板焊片及其上焊料、大板电极及其上焊料经过涂光刻胶、曝光显影和湿法刻蚀分割成半导体电阻桥封装结构独立的2片焊片、2个电极，再去掉光刻胶膜形成单个产品；
步骤5)：检测，对半导体电阻桥封装结构进行外观检查、性能测试以及代码标识打印。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810127061.2A CN108447840B (zh) | 2018-02-08 | 2018-02-08 | 一种半导体电阻桥封装结构和工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810127061.2A CN108447840B (zh) | 2018-02-08 | 2018-02-08 | 一种半导体电阻桥封装结构和工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108447840A CN108447840A (zh) | 2018-08-24 |
| CN108447840B true CN108447840B (zh) | 2020-04-10 |
Family
ID=63191908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810127061.2A Expired - Fee Related CN108447840B (zh) | 2018-02-08 | 2018-02-08 | 一种半导体电阻桥封装结构和工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108447840B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109920763A (zh) * | 2019-03-04 | 2019-06-21 | 积高电子(无锡)有限公司 | 一种表面安装型半导体电阻桥封装基板及封装工艺 |
| CN111866325B (zh) * | 2019-04-30 | 2022-02-22 | 宁波舜宇光电信息有限公司 | 摄像模组及其感光组件、电子设备、制备方法和阻容器件封装方法 |
| CN112133639B (zh) * | 2020-08-20 | 2022-03-22 | 中国电子科技集团公司第二十九研究所 | 一种在基板上选择性压覆合金焊片的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1665023A (zh) * | 2004-03-04 | 2005-09-07 | 松下电器产业株式会社 | 树脂密封半导体器件和引线框架、及其制造方法 |
| CN1930641A (zh) * | 2004-03-24 | 2007-03-14 | 罗姆股份有限公司 | 芯片电阻器及其制造方法 |
| CN101355042A (zh) * | 2007-07-25 | 2009-01-28 | 嘉盛马来西亚公司 | 具有暴露金属管芯座的薄塑料无引线封装 |
| CN105552044A (zh) * | 2016-02-04 | 2016-05-04 | 无锡天和电子有限公司 | 表面安装型电阻桥的封装结构和封装工艺 |
| CN106205907A (zh) * | 2016-08-26 | 2016-12-07 | 中国振华集团云科电子有限公司 | 芯片电阻器及其生产方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI297938B (en) * | 2003-07-15 | 2008-06-11 | Advanced Semiconductor Eng | Semiconductor package |
| TW200729444A (en) * | 2006-01-16 | 2007-08-01 | Siliconware Precision Industries Co Ltd | Semiconductor package structure and fabrication method thereof |
-
2018
- 2018-02-08 CN CN201810127061.2A patent/CN108447840B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1665023A (zh) * | 2004-03-04 | 2005-09-07 | 松下电器产业株式会社 | 树脂密封半导体器件和引线框架、及其制造方法 |
| CN1930641A (zh) * | 2004-03-24 | 2007-03-14 | 罗姆股份有限公司 | 芯片电阻器及其制造方法 |
| CN101355042A (zh) * | 2007-07-25 | 2009-01-28 | 嘉盛马来西亚公司 | 具有暴露金属管芯座的薄塑料无引线封装 |
| CN105552044A (zh) * | 2016-02-04 | 2016-05-04 | 无锡天和电子有限公司 | 表面安装型电阻桥的封装结构和封装工艺 |
| CN106205907A (zh) * | 2016-08-26 | 2016-12-07 | 中国振华集团云科电子有限公司 | 芯片电阻器及其生产方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108447840A (zh) | 2018-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108447840B (zh) | 一种半导体电阻桥封装结构和工艺 | |
| TW201318122A (zh) | 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程 | |
| CN112447534B (zh) | 封装体及其制备方法 | |
| US6887778B2 (en) | Semiconductor device and manufacturing method | |
| JP3000975B2 (ja) | 半導体素子の実装構造 | |
| US20030006501A1 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| KR101618878B1 (ko) | 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법 | |
| TWI546922B (zh) | 半導體裝置及其製造方法 | |
| JP3866777B2 (ja) | 半導体装置及びその製造方法 | |
| JP5100715B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI387067B (zh) | 無基板晶片封裝及其製造方法 | |
| JP2013110188A (ja) | 半導体装置及びその製造方法 | |
| JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
| KR100771675B1 (ko) | 패키지용 인쇄회로기판 및 그 제조방법 | |
| CN108447632B (zh) | 一种表面安装型半导体电阻桥封装结构 | |
| KR20010027213A (ko) | 반도체 패키지의 솔더볼 마운팅 방법 | |
| US11527472B2 (en) | Electronic package, supporting structure and fabrication method thereof | |
| JP2010021392A (ja) | 半導体装置及びその製造方法 | |
| KR101297662B1 (ko) | 리드프레임의 제조방법 | |
| KR20010004041A (ko) | 칩 사이즈 패키지의 제조 방법 | |
| KR100651792B1 (ko) | 플립칩 반도체 팩키지 및, 그것의 제조 방법 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| KR100309329B1 (ko) | 반도체베어집적회로다이렉트어태치본딩방법 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JPS59152656A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200410 |