CN108447632B - 一种表面安装型半导体电阻桥封装结构 - Google Patents

一种表面安装型半导体电阻桥封装结构 Download PDF

Info

Publication number
CN108447632B
CN108447632B CN201810127020.3A CN201810127020A CN108447632B CN 108447632 B CN108447632 B CN 108447632B CN 201810127020 A CN201810127020 A CN 201810127020A CN 108447632 B CN108447632 B CN 108447632B
Authority
CN
China
Prior art keywords
metal electrode
layer
packaging
solder plating
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810127020.3A
Other languages
English (en)
Other versions
CN108447632A (zh
Inventor
马国荣
丁隽
李保云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jacal Electronic Wuxi Co ltd
Original Assignee
Jacal Electronic Wuxi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jacal Electronic Wuxi Co ltd filed Critical Jacal Electronic Wuxi Co ltd
Priority to CN201810127020.3A priority Critical patent/CN108447632B/zh
Publication of CN108447632A publication Critical patent/CN108447632A/zh
Application granted granted Critical
Publication of CN108447632B publication Critical patent/CN108447632B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/647Resistive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明公开了一种表面安装型半导体电阻桥封装结构。该封装结构,包括1颗半导体电阻桥芯片、3层金属电极和绝缘胶层;半导体电阻桥芯片的2个引出端焊盘带有焊料镀涂层;金属电极有焊料镀涂层。半导体电阻桥芯片引出端焊盘与顶层金属电极、中层金属电极与顶层金属电极和底层金属电极均通过焊料镀涂层热压焊接在一起;半导体电阻桥芯片与底层金属电极通过环氧等绝缘胶粘接加固。该封装结构利用3层带焊料镀涂层的成型金属板热压焊接结构替代半导体电阻桥中的基板与芯片粘接、金属引线键合、包封结构,该封装结构具有结构简单,封装互连电阻低,封装更薄,封装工艺步骤少,设备等投资少,适合汽车气囊、汽车安全锤、数码电子雷管等中半导体电阻桥对封装的薄型化、标准化表面安装以及低成本、高可靠的要求。

Description

一种表面安装型半导体电阻桥封装结构
技术领域
本发明涉及电子封装技术领域,具体来说,涉及一种半导体电阻桥封装结构。
背景技术
现有的电阻桥封装通常将半导体电阻芯片安装在金属或陶瓷基座(如TO型金属外壳、插针引脚或者表面安装陶瓷基座等)的腔体中,用金属丝(如金丝/金带或铝丝/铝带等)将芯片引出端焊盘与基座外引脚互连起来,再用绝缘胶将互连金属丝包裹(包括芯片压焊焊盘),半导体电阻芯片的电阻桥区暴露出来,亦或在印刷线路板(PCB)上进行芯片粘接、金属丝键合、包封,这些均存在封装工艺步骤多、封装尺寸大,封装是一个一个进行的,封装效率低,封装成本高等不足,且包封后的尺寸一致性差,不能适应自动贴装工艺需求。
针对相关技术中的问题,目前尚未提出无金属丝引线键合、不包封的封装结构方案。
发明内容
本发明的目的是提供一种表面安装型电阻桥封装结构,以克服目前存在的上述不足。
为实现上述技术目的,本发明的技术方案是这样实现的:
一种表面安装型电阻桥封装结构,包括1颗半导体电阻桥芯片、3层金属电极和绝缘胶粘接层。所述半导体电阻桥芯片的2个引出端焊盘表面有可焊性优良的焊料镀涂层,镀涂层采用镀覆工艺或热喷涂工艺制备;所述3层金属电极为冲制或刻蚀成型金属片,表面为可焊性优良的焊料涂镀层,镀涂层采用镀覆工艺或热喷涂工艺制备;中层金属电极与底层金属电极对准叠合,然后在中层金属电极预留的腔中放置半导体电阻桥芯片且有引出端焊盘的面朝上,再顶层金属电极与中层金属电极对准叠合,并通过加热加压焊接好,最后在底层金属电极与半导体电阻桥芯片底部滴上环氧绝缘胶做粘接加固。
本发明的有益效果:该封装结构利用3层带焊料镀涂层的成型金属电极与半导体电阻桥芯片引出端的热压焊接组装结构替代半导体电阻桥封装中基板与芯片粘接、金属引线键合、包封的传统封装结构,不需要底座或基板支撑结构,不需要引线键合互联结构,不需要包封结构,该封装结构具有结构简单,互连电阻更低,互联抗外界冲击能力更强,封装更薄,且封装工艺步骤少,设备等投资少,可阵列化封装而提高封装效率,适合汽车气囊、汽车安全锤、数码电子雷管等中半导体电阻桥对封装的薄型化、标准化表面安装以及低成本、高可靠的要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是根据本发明实施例所述的一种表面安装型半导体电阻桥封装结构的顶层金属电极阵列的局部示意图;
图2是根据本发明实施例所述的一种表面安装型半导体电阻桥封装结构的中层金属电极阵列的局部示意图;
图3是根据本发明实施例所述的一种表面安装型半导体电阻桥封装结构的底层金属电极阵列的局部示意图;
图4是根据本发明实施例所述的一种表面安装型半导体电阻桥封装结构的底层金属电极与中层金属电极、半导体电阻桥芯片叠合后的阵列局部示意图;
图5是根据本发明实施例所述的一种表面安装型半导体电阻桥封装结构的顶层金属电极叠合后的阵列局部示意图;
图6是根据本发明实施例所述的一种表面安装型半导体电阻桥封装结构采用绝缘胶加固的示意图。
图7是根据本发明实施例所述的一种表面安装型半导体电阻桥封装,分离后的结构示意图。
图中:
1、半导体电阻桥芯片;11、引出端焊盘;12、电阻桥(区);2、顶层金属电极;21、顶层金属电极的焊料镀涂层;22、顶层金属电极的工艺边框;23、顶层金属电极的工艺连筋;3、中层金属电极;31、中层金属电极的焊料镀涂层;32、中层金属电极的工艺边框;33、中层金属电极的工艺连筋;4、底层金属电极;41、底层金属电极的焊料镀涂层;42、顶层金属电极的工艺边框;43、顶层金属电极的工艺连筋;5、绝缘胶层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员所获得的所有其它实施例,都属于本发明保护的范围。
如图1至图5所示,根据本发明的实施例所述的一种表面安装电阻桥封装结构,包括电阻桥芯片1、顶层金属电极2、中层金属电极3、底层金属电极4和绝缘胶层5。图1为顶层金属电极2(阵列排列的局部),顶层金属电极2的焊料镀涂层21可以为锡、锡合金等,阵列的顶层金属电极2由工艺边框22、工艺连筋23连在一起;图2为中层金属电极3(阵列排列的局部),中层金属电极3的焊料镀涂层31可以为锡、锡合金等,阵列的中层金属电极3由工艺边框32、工艺连筋33联在一起;图3为底层金属电极4(阵列排列的局部),底层金属电极4的焊料镀涂层41可以为锡、锡合金等,阵列的中层金属电极4由工艺边框42、工艺连筋43联在一起;图4是底层金属电极4与中层金属电极3叠合并叠放上半导体电阻桥芯片1;图5是顶层金属电极叠合后;图6是绝缘胶加固;图7是分离的半导体电阻桥封装。
进一步的,所述半导体电阻桥芯片1的引出端焊盘的表面镀覆或热喷涂5μm~100μm锡或锡银铜或其他焊料的焊料镀涂层11。
进一步的,所述顶层金属电极2、底层金属电极4的材料为0.05mm~0.20mm厚度的铜、铜合金或其他具备导电金属片材;其表面镀覆或热喷涂5μm~100μm锡或锡银铜或其他焊料的焊料镀涂层21、41。
进一步的,所述中层金属电极3的材料为0.20mm~1.00mm厚度的铜、铜合金或其他具备导电金属片材,通常顶层金属电极2、中层金属电极3和底层金属电极4选择相同材质;其表面镀覆或热喷涂5μm~100μm锡或锡银铜或其他焊料的焊料镀涂层31,通常焊料镀涂层21、焊料镀涂层31和焊料镀涂层41是采用相同工艺、相同焊料、相同厚度。
为了方便理解本发明的上述技术方案,以下通过具体使用方式上对本发明的上述技术方案进行详细说明。
在具体使用时,
实施例:一种尺寸为2.00mm×1.20mm×0.50mm(1206型)的表面安装半导体电阻桥封装结构:
首先,采用表面镀覆(8±4)μm锡的100μm厚度的C194铜箔冲制或刻蚀加工金属电极2和金属电极4;金属电极2的尺寸1.25mm×0.80mm,如图1;金属电极4的尺寸1.25mm×0.40mm,如图3;
采用表面镀覆(8±4)μm锡的300μm厚度的C194铜箔冲制或刻蚀加工金属电极3,金属电极2的尺寸1.25mm×0.30mm,如图2。
其次,中层金属电极3对准叠于底层金属电极4上,300μm厚的1.30mm×1.25mm半导体电阻桥芯片装入中层金属电极3中,再将顶层金属电极2对准叠于其上,然后用加压热贴机于(260±30)℃、(20~50)MPa下保持(2.5±1.0)分钟,然后冷却,用环氧绝缘胶将半导体电阻桥芯片1与底层金属电极4点滴并加热固化使其牢固,如图4和图5;从次,采用黑色环氧树脂EB7408加固,如图6;采用切割等方法分离阵列封装器件,如图7。
可选的,半导体电阻桥芯片可以在背面贴上10μm~50μm厚的DAF干胶膜,以更好与底层金属电极的临时固定。
综上所述,借助于本发明的封装结构,半导体电阻桥芯片1被顶层金属电极2、中层金属电极3、底层金属电极4裹夹在中间将其封装成表面安装型器件,取消了传统封装的底座或基板、芯片的胶粘接层、键合金属引线、包封等结构,使封装结构更简单,封装工艺步骤更少,封装结构的互连电阻更低,互联抗外界冲击能力更强,封装体更薄,也更易实现安装尺寸的标准化(如1206、0805、0603、0402等),且可阵列化封装而提高封装效率,减少设备投资和降低封装成本等特点。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (2)

1.一种表面安装型半导体电阻桥封装结构,其特征在于,包括半导体电阻桥芯片(1)、设置在所述半导体电阻桥芯片(1)两侧的中层金属电极(3)以及分别设置在所述半导体电阻桥芯片(1)上下表面的顶层金属电极(2)和底层金属电极(4),所述半导体电阻桥芯片(1)设置在由所述顶层金属电极(2)、所述中层金属电极(3)和所述底层金属电极(4)合围形成的空腔内;所述半导体电阻桥芯片(1)包括2个引出端焊盘(11)和电阻桥区(12),所述引出端焊盘(11)上设有焊料镀涂层;所述顶层金属电极(2)、所述中层金属电极(3)和所述底层金属电极(4)的表面分别设置有有顶层金属电极的焊料镀涂层(21)、中层金属电极的焊料镀涂层(31)和底层金属电极的焊料镀涂层(41);所述中层金属电极的焊料镀涂层(31)与所述顶层金属电极的焊料镀涂层(21)和所述底层金属电极的焊料镀涂层(41)焊接在一起,2个所述引出端焊盘(11)上的焊料镀涂层与所述顶层金属电极的焊料镀涂层(21)焊接在一起。
2.根据权利要求1所述的表面安装型半导体电阻桥封装结构,其特征在于,所述半导体电阻桥芯片(1)与所述底层金属电极(4)之间设置有绝缘胶层(5)。
CN201810127020.3A 2018-02-08 2018-02-08 一种表面安装型半导体电阻桥封装结构 Expired - Fee Related CN108447632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810127020.3A CN108447632B (zh) 2018-02-08 2018-02-08 一种表面安装型半导体电阻桥封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810127020.3A CN108447632B (zh) 2018-02-08 2018-02-08 一种表面安装型半导体电阻桥封装结构

Publications (2)

Publication Number Publication Date
CN108447632A CN108447632A (zh) 2018-08-24
CN108447632B true CN108447632B (zh) 2020-10-30

Family

ID=63191889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810127020.3A Expired - Fee Related CN108447632B (zh) 2018-02-08 2018-02-08 一种表面安装型半导体电阻桥封装结构

Country Status (1)

Country Link
CN (1) CN108447632B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140820A (zh) * 2007-06-22 2008-03-12 深圳市信瑞昌科技有限公司 一种片式热敏电阻器及其制造方法
JP2008138943A (ja) * 2006-12-01 2008-06-19 Nippon Kayaku Co Ltd スクイブならびにエアバッグ用ガス発生装置およびシートベルトプリテンショナー用ガス発生装置
CN104637914A (zh) * 2015-02-28 2015-05-20 立昌先进科技股份有限公司 多功能表面黏着型电子组件及其制法
CN105552044A (zh) * 2016-02-04 2016-05-04 无锡天和电子有限公司 表面安装型电阻桥的封装结构和封装工艺
CN106205907A (zh) * 2016-08-26 2016-12-07 中国振华集团云科电子有限公司 芯片电阻器及其生产方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008138943A (ja) * 2006-12-01 2008-06-19 Nippon Kayaku Co Ltd スクイブならびにエアバッグ用ガス発生装置およびシートベルトプリテンショナー用ガス発生装置
CN101140820A (zh) * 2007-06-22 2008-03-12 深圳市信瑞昌科技有限公司 一种片式热敏电阻器及其制造方法
CN104637914A (zh) * 2015-02-28 2015-05-20 立昌先进科技股份有限公司 多功能表面黏着型电子组件及其制法
CN105552044A (zh) * 2016-02-04 2016-05-04 无锡天和电子有限公司 表面安装型电阻桥的封装结构和封装工艺
CN106205907A (zh) * 2016-08-26 2016-12-07 中国振华集团云科电子有限公司 芯片电阻器及其生产方法

Also Published As

Publication number Publication date
CN108447632A (zh) 2018-08-24

Similar Documents

Publication Publication Date Title
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US20060164813A1 (en) Semiconductor package and semiconductor module
JPH11204720A (ja) 半導体装置及びその製造方法
US8022558B2 (en) Semiconductor package with ribbon with metal layers
JPH06295962A (ja) 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2915888B1 (ja) 配線基板及びその製造方法
JP2007059860A (ja) 半導体パッケージ及び半導体モジュール
CN108447840B (zh) 一种半导体电阻桥封装结构和工艺
JP2005123559A (ja) 強化散熱型パッケージ構造及びその形成方法
CN108447632B (zh) 一种表面安装型半导体电阻桥封装结构
US7199468B2 (en) Hybrid integrated circuit device with high melting point brazing material
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
CN112151453A (zh) 一种电源模块的封装结构及工艺
JPH0451582A (ja) 混成集積回路装置
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
CN217883946U (zh) 电路板以及电子装置
JP2974819B2 (ja) 半導体装置およびその製造方法
JPH0897329A (ja) 電子部品搭載装置
JPH08316641A (ja) 一括接続法による多層配線基板
JPH08255868A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201030

CF01 Termination of patent right due to non-payment of annual fee