CN104637914A - 多功能表面黏着型电子组件及其制法 - Google Patents

多功能表面黏着型电子组件及其制法 Download PDF

Info

Publication number
CN104637914A
CN104637914A CN201510091165.9A CN201510091165A CN104637914A CN 104637914 A CN104637914 A CN 104637914A CN 201510091165 A CN201510091165 A CN 201510091165A CN 104637914 A CN104637914 A CN 104637914A
Authority
CN
China
Prior art keywords
crystal grain
electrode
wiring board
module
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510091165.9A
Other languages
English (en)
Other versions
CN104637914B (zh
Inventor
连清宏
黄兴祥
黄兴材
朱颉安
许鸿宗
陈逸伟
江荣峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SFI Electronics Technology Inc
Original Assignee
SFI Electronics Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SFI Electronics Technology Inc filed Critical SFI Electronics Technology Inc
Priority to CN201510091165.9A priority Critical patent/CN104637914B/zh
Publication of CN104637914A publication Critical patent/CN104637914A/zh
Application granted granted Critical
Publication of CN104637914B publication Critical patent/CN104637914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种多功能表面黏着型电子组件,为具备多种不同使用功能的单颗组件,其关键技术包括使用具有特殊结构的晶粒,这种晶粒的底部及顶部构成进行电性连接的正、负电极,所以多颗这种晶粒可经过电性串联、电性并联或电性串联/并联的组合组成一种晶粒模块,通过选择具备不同使用功能的晶粒组合,所述晶粒模块及所制成的表面黏着型电子组件即具备多种不同使用功能;所述表面黏着型电子组件的有利优点在于:制程简单、可减少必要零组件的使用数量、可有效地减少线路布置的长度及降低噪声的干扰。

Description

多功能表面黏着型电子组件及其制法
技术领域
本发明涉及一种表面黏着型电子组件,尤指单颗电子组件就具备多种不同使用功能的小型化表面黏着型电子组件及其制法。
背景技术
在半导体晶粒的传统封装制程中,导线架是完成封装的关键性组件,要封装不同型式、不同功能或不同用途的半导体晶粒,需要设计不同形式的导线架进行封装。
然而,为了适应IC制程技术微小化的趋势,电子信息产品已走向轻薄短小,电子组件尺寸愈来愈小型化,连带影响电子组件连接在印刷电路板上的技术,已演进到使用表面黏着型电子组件(下文简称SMD组件)。以小型化SMD组件而言,如果仍旧承袭现有的导线架的封装模式,在封装制程中,除有不易将小型化二极管晶粒准确安装到导线架上的缺点外,也经常发生安装失误偏离固定位置,导致有安装精度上的问题,更导致封装后的小型化SMD组件的使用特性易失真、甚至失效。
据此,现有技术中的现有的导线架封装方式,已不适用且不利于对小型化SMD组件进行封装。
此外,将两种不同功能的组件以积层技术构成单颗SMD组件,是近来的流行趋势。例如,将电感及电容组合成单颗SMD组件,即构成一种电感电容滤波器(或称LC滤波器),具有滤波功能。或者,将电阻及电容组合成单颗SMD组件,即构成一种电阻电容滤波器(或称RC滤波器),同样具有滤波功能。
但是,以积层技术制成的具有两种不同功能的单颗SMD组件,因为两种不同组件的烧结温度及收缩率不相同,导致不同组件之间的紧密结合效果不佳,有易剥离及功能失效的问题。
发明内容
有鉴于此,本发明的主要目的在于对现有技术中的小型化SMD组件提出封装制程的改进,尤其是使用线路板取代现有技术中的导线架进行封装,可解决及突破小型化SMD组件使用导线架进行封装所导致的安装精度问题。
本发明的多功能小型化SMD组件,为只使用一组晶粒模块的芯片型SMD组件,且单颗SMD组件的封装尺寸为长度(L)介于0.4~2.0mm、宽度(W)介于0.2~1.3mm及厚度(T)介于0.2~0.8mm,具体结构由下列组件所构成,包括:
一组晶粒模块,由单颗晶粒组成或由两颗或两颗以上晶粒以电性串联、电性并联或电性串联/并联的组合组成,且所述晶粒模块的最下方底部至少具有一第一电极,其最上方顶部至少具有一第二电极;
一片底部线路板,其板面上设有一个线路电极,且与所述晶粒模块的第一电极构成电性连接;
一片顶部线路板,其板面上设有一个线路电极,且与所述晶粒模块的各个第二电极构成电性连接;
一个封胶体,与所述底部线路板及所述顶部线路板构成一体化结构,将所述晶粒模块及两个所述线路电极包裹在内,且保持两个所述线路电极的一端各自延伸到该封胶体的其中一侧端面表面;及
两个外端电极,各自包覆于由所述顶部线路板、所述封胶体及所述底部线路板三者共同构成一体化结构的其中一侧端面,且与所对应的线路电极构成电性连接。
本发明的另一种多功能小型化SMD组件,为使用至少两组晶粒模块的阵列型SMD组件,且单颗SMD组件的封装尺寸为长度(L)介于1.0~2.4mm、宽度(W)介于0.5~1.3mm及厚度(T)介于0.5~0.8mm。
本发明的多功能小型化SMD组件的制法,不使用含铅锡膏的有铅制程,适用于制成不具有外引脚的小型化SMD组件,包括以下步骤:
1)预制底面设有一下电极及顶面设有一上电极的晶粒;
2)从步骤1)预制的晶粒中,选用单颗晶粒组成一组晶粒模块,或选用至少两颗晶粒以电性串联、电性并联或电性串联/并联的组合组成一组晶粒模块,且所述晶粒模块的最下方底部至少具有一第一电极,其最上方顶部至少具有一第二电极;
3)预制板面设有线路电极的底部线路板及顶部线路板;
4)对所述底部线路板的线路电极印上、沾上或点上无铅导电膏;
5)通过无铅导电膏的联结,将步骤2)预制的晶粒模块的第一电极连接到所述底部线路板的线路电极;
6)对步骤5)的晶粒模块的第二电极印上、沾上或点上无铅导电膏;
7)通过步骤6)的无铅导电膏的联结,将所述顶部线路板的线路电极连接到与其对应的所述晶粒模块的第二电极;
8)对介于所述底部线路板及所述顶部线路板之间的空间实施绝缘材料封装;
9)取得经过切割后具有两个预留线路电极的电子组件半成品;及
10)对步骤9)的电子组件半成品的两侧端部分别制作一外端电极,且与所对应的线路电极分别构成电性连接,以制得所述小型化SMD组件。
作为优选实施例,构成所述晶粒模块的晶粒,是选自瞬态电压抑制二极管晶粒、萧基特二极管晶粒、开关二极管晶粒、齐纳二极管晶粒、整流二极管晶粒、晶粒变阻器、晶粒电容、晶粒电阻、晶粒电感、晶粒保险丝、正温度系数热敏芯片电阻或负温度系数热敏芯片电阻的其中一种或其中至少两种的组合。
所述封胶体是选自陶瓷材料或塑料材料。
所述底部线路板及顶部线路板是以陶瓷板、塑料板、复合材料板或具有散热特性的散热板制成。
所述外端电极是以银(Ag)、金(Au)、铜(Cu)、镍(Ni)、钯(Pd)或铂(Pt)中的一种或两种以上成分或其金属合金制成,且以涂布、沾覆、蒸镀薄膜或溅镀薄膜制程制成。
本发明的多功能小型化SMD组件及其制法,具有以下有益效果:
1.与现有技术中的封装制程不同,使用底部线路板及顶部线路板取代现有技术中的导线架进行封装,节省成本及制程简单;
2.所制成的单颗SMD组件可减少必要零组件的使用数量;尤其是,可以有效地减少线路布置(lay out)的长度及降低噪声的干扰;及
3.所制成的单颗SMD组件具备多种不同使用功能,且排除失真或失效的问题,可满足市场愈来愈小型化的电子组件需求。
附图说明
图1为本发明的芯片型SMD组件放大图。
图2为本发明的阵列型SMD组件放大图。
图3为图1的SMD组件使用单颗晶粒及具备单一使用功能的剖面结构图。
图4为图1的芯片型SMD组件使用两颗晶粒构成电性串联封装及具备两项使用功能的剖面结构图。
图5为图1的芯片型SMD组件使用两颗晶粒构成电性并联封装及具备两项使用功能的剖面结构图。
图6为图1的芯片型SMD组件使用三颗晶粒构成电性串联封装及至少具备两项使用功能的剖面结构图。
图7为图1的芯片型SMD组件使用四颗晶粒构成电性串联及并联的组合封装及至少具备两项使用功能的剖面结构图。
图8为图1的芯片型SMD组件的制作流程图。
图9为图2的阵列型SMD组件使用三组晶粒模块构成封装及具备多项使用功能的剖面结构图。
图10为图4的芯片型SMD组件以一颗TVS二极管晶粒与另一颗PTC晶粒构成电性串联封装的等效电路图,以说明具备温度反应开关及突波防护双项使用功能。
图11为图5的芯片型SMD组件以一颗TVS二极管晶粒与另一颗晶粒电容构成电性并联封装的等效电路图,以说明具备突波防护及电容双项使用功能。
图12为图5的芯片型SMD电子组件以一颗TVS二极管晶粒与另一颗萧基特二极管晶粒构成电性并联封装的等效电路图,以说明具备突波防护及防电压逆流双项使用功能。
附图标记说明
10-芯片型SMD组件             15-阵列型SMD组件
20-晶粒模块                  21-第一电极
22-第二电极                  Dn-晶粒
31-下电极                    32-上电极
40-无铅导电膏                50-底部线路板
55-薄膜或厚膜线路            56-线路电极
60-顶部线路板                65-薄膜或厚膜线路
66-线路电极                  70-绝缘材料
73-切割线                    75-封胶体
80a-外端电极                 80b-外端电极
D1-晶粒或瞬态电压抑制二极管晶粒
D2-正温度系数热敏芯片电阻    D3-晶粒电容
D4-萧基特二极管晶粒          D5-颗粒保险丝
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细描述,但不作为对本发明的限定。
如图1及图8所示,本发明的小型化表面黏着型电子组件10(以下简称芯片型SMD组件10),具有多种使用功能,都不使用现有技术中的导线架,也都没有由导线架延伸出来的外引脚,其基本构造,包括一组晶粒模块20、一片底部线路板50、一片顶部线路板60、两个线路电极56及66、一个封胶体75及两个外端电极80a及80b。
如图8所示,所述晶粒模块20的基本构造,为底部至少具有一第一电极21及其顶部至少具有一第二电极22。而且,所述晶粒模块20只具备单一使用功能或是具备多种使用功能。
如图3或图8所示,当所述晶粒模块20由单颗晶粒D1组成时,其只具备单一使用功能;当所述晶粒模块20选择使用晶粒D1再以电性串联、电性并联或电性串联/并联的组合与其它不同使用功能的一颗或以上的晶粒Dn共同组成时,则具备至少两种或以上的多种使用功能。
所述晶粒D1或晶粒Dn选自瞬态电压抑制二极管晶粒(以下简称TVS二极管晶粒)、萧基特二极管晶粒(Schottky Diode)、开关二极管晶粒(Switch Diode)、齐纳二极管晶粒(Zener Diode)、整流二极管晶粒(Rectifiers Diode)、晶粒变阻器(Chip Varistor)、晶粒电容(ChipCapacitor)、晶粒电阻(Chip Resistor)、晶粒电感(Chip Inductor)、晶粒保险丝(Chip Fuse)、正温度系数热敏芯片电阻(以下简称PTC晶粒)或负温度系数热敏芯片电阻(以下简称NTC晶粒)的其中一种,但不限于此。
本发明的芯片型SMD组件10的使用功能,是依据所使用的晶粒模块20的种类而决定,因此具备单一使用功能或两种或两种以上的多种使用功能。
如图8所示,所述晶粒D1或所述晶粒Dn的正、负电极结构,是分别设于所述晶粒D1或所述晶粒Dn的底部及顶部。所述晶粒D1或所述晶粒Dn的具体实施例,为底部设有一个下电极31及其顶部设有一个上电极32,以构成所述晶粒D1或所述晶粒Dn进行电性连接的正、负电极。所以,所述晶粒D1或晶粒Dn的上电极32,通过无铅导电膏40的联结,可以电性串联另一颗晶粒Dn的下电极31。
如图3所示,所述晶粒模块20由单颗晶粒D1或晶粒Dn组成时,所述晶粒模块20的第一电极21及第二电极22,则由所述晶粒D1或所述晶粒Dn的下电极31及上电极32构成。
如图4至图7所示,所述晶粒模块20是由晶粒D1与其它晶粒Dn以电性串联、电性并联或电性串联/并联组合组成时,所述晶粒模块20的第一电极21,是由串联及/或并联在最下方的晶粒D1或晶粒Dn的下电极31构成,所述晶粒模块20的第二电极22,是由串联及/或并联在最上方的晶粒D1或晶粒Dn的上电极31构成。
如图3至图8所示,本发明的芯片型SMD组件10,通过无铅导电膏40的联结,将所述晶粒模块20的第一电极21及第二电极22与所述线路电极56及66分别构成电性连接。
所述线路电极56设于所述底部线路板50的板面上,且与所述晶粒模块20的第一电极21构成电性连接。
同理,所述线路电极66设于所述顶部线路板60的板面上,且与所述晶粒模块20的第二电极22构成电性连接。
所述封胶体75充实在所述底部线路板50及所述顶部线路板60的中间,与所述底部线路板50及所述顶部线路板60共同构成一体化结构,将所述晶粒模块20及所述线路电极56及66包裹在内,且保持所述线路电极56及66的一端各自延伸到该封胶体75的其中一侧端面表面。
所述外端电极80a及80b各自包覆于由所述底部线路板50、所述封胶体75及所述顶部线路板60三者共同构成一体化结构的其中一侧端面,且与所对应的线路电极56及66分别构成电性连接。
如图2及图9所示,本发明的芯片型SMD组件10的另一种具体实施例,是使用两组以上(包含两组)晶粒模块20且封装成小型化SMD组件,本发明实施例定义为阵列型SMD组件15,其基本构造,包括至少两组晶粒模块20、一片底部线路板50、一片顶部线路板60、至少两个线路电极56、至少两个线路电极66、一个封胶体75、至少两个外端电极80a及至少两个外端电极80b。
其中,所述封胶体75包裹分开布置的两组或两组以上晶粒模块20;所述底部线路板50的板面上设有两个或两个以上线路电极56,分别电性连接每组晶粒模块20的第一电极21;所述顶部线路板60的板面上设有两个或两个以上线路电极66,分别电性连接每组晶粒模块20的第二电极22;每组晶粒模块20各自对应的两个外端电极80a及80b,且与所对应的线路电极56及66分别构成电性连接。
本发明的芯片型SMD组件10或阵列型SMD组件15的制法,是在封装制程中使用底部线路板50及顶部线路板60取代现有技术中的导线架进行SMD组件的电极电性连接。尤其是,本发明的芯片型SMD组件10或阵列型SMD组件15,具有以下有益效果:
1.与现有技术中的封装制程不同,不使用现有技术中常见的导线架进行封装,节省成本及制程简单;及
2.所制成的单颗SMD组件,具备多种不同使用功能,且制程简单可减少必要零组件的使用数量;尤其是,可以有效地减少线路布置(layout)的长度及降低噪声的干扰。
如图8所示,本发明的芯片型SMD组件10的制法,包括以下骤:
1.预制底面设有一下电极31及顶面设有一上电极32的晶粒Dh;
2.从步骤1预制的晶粒Dn中,选用单颗晶粒Dn组成一组晶粒模块20或选用至少两颗晶粒Dn以电性串联、电性并联或电性串联/并联的组合组成一组晶粒模块20,且所述晶粒模块20的最下方底部至少具有一第一电极21,其最上方顶部至少具有一第二电极22;
3.预制板面设有线路电极56的底部线路板50及板面设有线路电极66的顶部线路板60;
4.对所述底部线路板50的线路电极56印上、沾上或点上无铅导电膏40;
5.通过无铅导电膏40的联结,将步骤2预制的晶粒模块20的第一电极21连接到所述底部线路板50的线路电极56;
6.对步骤5的晶粒模块20的第二电极22印上、沾上或点上无铅导电膏40;
7.通过步骤6的无铅导电膏40的联结,将所述顶部线路板60的线路电极66连接到与其对应的所述晶粒模块20的第二电极22;
8.对介于所述底部线路板50及所述顶部线路板60之间的空间实施绝缘材料70封装;
9.沿着预定切割线73进行切割及取得切割后具有两个预留线路电极56及66的电子组件半成品;
10.对步骤9的电子组件半成品的两侧端部,分别以涂布、沾银或薄膜制程制作外端电极80a或80b,且与所对应的线路电极56及66分别构成电性连接,以制得所述小型化芯片型SMD组件10。
如图8及图9所示,本发明的阵列型SMD组件15的制法,除了使用至少两组晶粒模块20外,也沿用及承袭本发明的芯片型SMD组件10的制法及步骤。
在本发明的芯片型SMD组件10制法中,所述绝缘材料70或所述芯片型SMD组件10制品的封胶体75,可为陶瓷材料或塑料材料,优选为使用环氧树脂。
在本发明的芯片型SMD组件10制法中,所述底部线路板50(或所述顶部线路板60)是选用陶瓷板、塑料板、复合材料板或具有散热特性的散热板制成,其中,所述陶瓷板可选用氧化铝板或氮化铝板;所述塑料板可选用PE板、PP板、PC板、聚亚酰胺板或工程塑料制成的平板;所述复合材料板可选用碳纤板或玻纤板。
如图8所示,所述底部线路板50(或所述顶部线路板60)的板面上,使用薄膜或厚膜印刷技术设有薄膜或厚膜线路55(或65)。其中,所述薄膜或厚膜线路55或65具备导电特性,其用途将构成本发明的芯片型SMD组件10(或阵列型SMD组件15)的线路电极56及66内电极。
在本发明的芯片型SMD组件10制法中或其制品,所述外端电极80a及80b是以涂布、沾覆、蒸镀薄膜或溅镀薄膜制制作,其材质可选自银(Ag)、金(Au)、铜(Cu)、镍(Ni)、钯(Pd)或铂(Pt)中的单一成分或其中两种以上的混合,或是其金属合金,但不此为限。
在本发明的芯片型SMD组件10制法中或其制品,所述无铅导电膏40的成分,选自含银(Ag)、锡(Sn)、铜(Cu)、金(Au)、镍(Ni)、钯(Pd)或铂(Pt)中的单一成分或其中两种以上的混合。
根据前面所述,本发明的芯片型SMD组件10制法,可解决及突破小型化SMD组件使用导线架进行封装所导致的安装精度问题,可应用于制作小型化芯片型SMD组件10,尤其是适用于制成如图1所示的长度(L)介于0.4~2.0mm、宽度(W)介于0.2~1.3mm且厚度(T)介于0.2~0.8mm的芯片型SMD组件10,优选为适用于制成尺寸规格如表1所示的芯片型SMD组件10。
表1
本发明的芯片型SMD组件10制法,也适用于制成如图2所示的长度(L)介于1.0~2.4mm、宽度(W)介于0.5~1.3mm且厚度(T)介于0.5~0.8mm的阵列型SMD组件15,优选为适用于制成尺寸规格如表2所示的阵列型SMD组件15。
表2
除此之外,本发明的芯片型SMD组件10制法,不使用含铅锡膏的有铅制程,可满足国际上各项环保要求。
以下实施例将阐明本发明的芯片型SMD组件10或阵列型SMD组件15具有多种使用功能,但本发明的权利要求的保护范围不以实施例为限。
实施例1:
如图3所示,本实施例的SMD组件10,是选用单颗晶粒D1制成,所述晶粒D1选用瞬态电压抑制二极管晶粒(TVS Diode),所制成的SMD组件10具备突波防护单一使用功能。
实施例2:
如图4所示,本实施例的SMD组件10,是选用实施例1的瞬态电压抑制二极管晶粒D1与另一颗正温度系数热敏芯片电阻(PTC ChipThermistor)D2构成电性串联封装制成,其等效电路图如图10所示,所制成的SMD组件10具备温度反应开关及突波防护双项使用功能。
实施例3:
如图5所示,本实施例的SMD组件10,是选用实施例1的瞬态电压抑制二极管晶粒D1与另一颗晶粒电容(Chip Capacitor)D3构成电性并联封装制成,其等效电路图如图11所示,所制成的SMD组件10具备突波防护及滤波双项使用功能。
实施例4:
如图5所示,本实施例的SMD组件10,是选用实施例1的瞬态电压抑制二极管晶粒D1与萧基特二极管晶粒(Schottky Diode)D4构成电性并联封装制成,其等效电路图如图12所示,所制成的SMD组件10具备突波防护及防电压逆流双项使用功能。
实施例5:
如图6所示,本实施例的SMD组件10,是选用实施例1的瞬态电压抑制二极管晶粒D1、一颗正温度系数热敏芯片电阻D2与一颗粒保险丝(Chip Fuse)D5构成电性串联封装制成,所制成的SMD组件10具备电路断开、温度反应开关及突波防护三项使用功能。
实施例6:
如图7所示,本实施例的SMD组件10,是选用实施例1的瞬态电压抑制二极管晶粒D1与另一颗正温度系数热敏芯片电阻D2构成电性串联,另使用一颗晶粒电容D3与另一颗粒保险丝D5构成电性串联,再对两组电性串联晶粒施以电性并联封装制成,所制成的SMD组件10具备温度反应开关、突波防护、滤波及电路断开四项使用功能。
实施例7-14:
参照表3,各实施例的SMD组件10,选用两颗不同使用功能的晶粒,以电性并联或电性串联封装制成,所制成的SMD组件10具备表3所列的双项使用功能。
表3
实施例15-16:
参照表4,各实施例的SMD组件10,选用三颗晶粒以电性并联及串联封装制成,所制成的SMD组件10具备表4所列的三项使用功能。
表4

Claims (4)

1.一种多功能表面黏着型电子组件,为长度L介于0.4~2.0mm、宽度W介于0.2~1.3mm及厚度T介于0.2~0.8mm的芯片型表面黏着型电子组件,其特征在于,包括:
一组晶粒模块,由单颗晶粒组成或由两颗或两颗以上晶粒以电性串联、电性并联或电性串联/并联的组合组成,且所述晶粒模块的最下方底部至少具有一第一电极,其最上方顶部至少具有一第二电极;
其中,所述晶粒选自瞬态电压抑制二极管晶粒、萧基特二极管晶粒、开关二极管晶粒、齐纳二极管晶粒、整流二极管晶粒、晶粒变阻器、晶粒电容、晶粒电阻、晶粒电感、晶粒保险丝、正温度系数热敏芯片电阻或负温度系数热敏芯片电阻的其中一种或其中至少两种的组合;
一片底部线路板,以陶瓷板、塑料板、复合材料板或具散热特性的散热板制成;其板面上设有一个线路电极,且与所述晶粒模块的各个第一电极构成电性连接;
一片顶部线路板,以陶瓷板、塑料板、复合材料板或具有散热特性的散热板制成;其板面上设有一个线路电极,且与所述晶粒模块的各个第二电极构成电性连接;
一个封胶体,与所述底部线路板及所述顶部线路板构成一体化结构,将所述晶粒模块及两个所述线路电极包裹在内,并且保持两个所述线路电极的一端各自延伸到该封胶体的其中一侧端面表面;及
两个外端电极,以银、金、铜、镍、钯或铂中的一种或两种以上成分或其金属合金制成,且各自包覆于由所述顶部线路板、所述封胶体及所述底部线路板三者共同构成一体化结构的其中一侧端面,且与所对应的线路电极构成电性连接。
2.根据权利要求1所述的多功能表面黏着型电子组件,其特征在于,所述晶粒模块由两颗晶粒以电性串联或电性并联的组合组成,其中一颗晶粒选自瞬态电压抑制二极管晶粒、萧基特二极管晶粒、开关二极管晶粒、齐纳二极管晶粒、整流二极管晶粒或晶粒变阻器的其中一种;另一颗晶粒选自晶粒电容、晶粒电阻、晶粒电感、晶粒保险丝、正温度系数热敏芯片电阻或负温度系数热敏芯片电阻的其中一种。
3.一种多功能表面黏着型电子组件,其特征在于,使用至少两组晶粒模块,且封装成长度L介于1.0~2.4mm、宽度W介于0.5~1.3mm及厚度T介于0.5~0.8mm的阵列型表面黏着型电子组件;
所述晶粒模块,由单颗晶粒组成或由两颗或两颗以上晶粒以电性串联、电性并联或电性串联/并联的组合组成,且所述晶粒模块的最下方底部至少具有一第一电极,其最上方顶部至少具有一第二电极;
其中,所述晶粒选自瞬态电压抑制二极管晶粒、萧基特二极管晶粒、开关二极管晶粒、齐纳二极管晶粒、整流二极管晶粒、晶粒变阻器、晶粒电容、晶粒电阻、晶粒电感、晶粒保险丝、正温度系数热敏芯片电阻或负温度系数热敏芯片电阻的其中一种或其中至少两种的组合。
4.一种多功能表面黏着型电子组件的制法,其特征在于,包括以下步骤:
1)预制底面设有一下电极及顶面设有一上电极的晶粒;
其中,所述晶粒为瞬态电压抑制二极管晶粒、萧基特二极管晶粒、开关二极管晶粒、齐纳二极管晶粒、整流二极管晶粒、晶粒变阻器、晶粒电容、晶粒电阻、晶粒电感、晶粒保险丝、正温度系数热敏芯片电阻或负温度系数热敏芯片电阻的其中一种;
2)从步骤1)预制的晶粒中,选用单颗晶粒组成一组晶粒模块或选用至少两颗晶粒以电性串联、电性并联或电性串联/并联的组合组成一组晶粒模块,且所述晶粒模块的最下方底部至少具有一第一电极,其最上方顶部至少具有一第二电极;
3)以陶瓷板、塑料板、复合材料板或具有散热特性的散热板,预制板面设有线路电极的底部线路板及顶部线路板;
4)对所述底部线路板的线路电极印上、沾上或点上无铅导电膏;
5)通过无铅导电膏的联结,将步骤2)预制的晶粒模块的第一电极连接到所述底部线路板的线路电极;
6)对步骤5)的晶粒模块的第二电极印上、沾上或点上无铅导电膏;
7)通过步骤6)的无铅导电膏的联结,将所述顶部线路板的线路电极连接到与其对应的所述晶粒模块的第二电极;
8)对介于所述底部线路板及所述顶部线路板之间的空间实施绝缘材料封装;
9)取得经过切割后具有两个预留线路电极的电子组件半成品;及10)对步骤9)的电子组件半成品的两侧端部分别制作一外端电极,且与所对应的线路电极分别构成电性连接,以制得所述表面黏着型电子组件。
CN201510091165.9A 2015-02-28 2015-02-28 多功能表面黏着型电子组件及其制法 Active CN104637914B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510091165.9A CN104637914B (zh) 2015-02-28 2015-02-28 多功能表面黏着型电子组件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510091165.9A CN104637914B (zh) 2015-02-28 2015-02-28 多功能表面黏着型电子组件及其制法

Publications (2)

Publication Number Publication Date
CN104637914A true CN104637914A (zh) 2015-05-20
CN104637914B CN104637914B (zh) 2018-02-13

Family

ID=53216481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510091165.9A Active CN104637914B (zh) 2015-02-28 2015-02-28 多功能表面黏着型电子组件及其制法

Country Status (1)

Country Link
CN (1) CN104637914B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3059761A3 (en) * 2015-02-17 2016-11-02 SFI Electronics Technology Inc. Surface-mount device with one or more dies between two circuit boards and process for producing the same
CN108231699A (zh) * 2016-12-09 2018-06-29 美丽微半导体股份有限公司 具有多个晶粒结构的覆晶封装二极管元件
CN108447632A (zh) * 2018-02-08 2018-08-24 积高电子(无锡)有限公司 一种表面安装型半导体电阻桥封装结构
CN110391214A (zh) * 2018-04-16 2019-10-29 吴文湖 多段式双串联多晶组结构二极管元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275702A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器
CN1331164C (zh) * 2003-04-28 2007-08-08 罗姆股份有限公司 芯片电阻器及其制造方法
CN101515551A (zh) * 2008-02-22 2009-08-26 株式会社瑞萨科技 半导体器件的制备方法
CN102468194A (zh) * 2010-11-12 2012-05-23 Nxp股份有限公司 半导体器件封装方法及半导体器件封装
CN104465553A (zh) * 2014-01-10 2015-03-25 立昌先进科技股份有限公司 一种小型化表面黏着型二极体封装元件及其制法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275702A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器
CN1331164C (zh) * 2003-04-28 2007-08-08 罗姆股份有限公司 芯片电阻器及其制造方法
CN101515551A (zh) * 2008-02-22 2009-08-26 株式会社瑞萨科技 半导体器件的制备方法
CN102468194A (zh) * 2010-11-12 2012-05-23 Nxp股份有限公司 半导体器件封装方法及半导体器件封装
CN104465553A (zh) * 2014-01-10 2015-03-25 立昌先进科技股份有限公司 一种小型化表面黏着型二极体封装元件及其制法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3059761A3 (en) * 2015-02-17 2016-11-02 SFI Electronics Technology Inc. Surface-mount device with one or more dies between two circuit boards and process for producing the same
CN108231699A (zh) * 2016-12-09 2018-06-29 美丽微半导体股份有限公司 具有多个晶粒结构的覆晶封装二极管元件
CN108231699B (zh) * 2016-12-09 2019-12-24 林慧敏 具有多个晶粒结构的覆晶封装二极管元件
CN108447632A (zh) * 2018-02-08 2018-08-24 积高电子(无锡)有限公司 一种表面安装型半导体电阻桥封装结构
CN108447632B (zh) * 2018-02-08 2020-10-30 积高电子(无锡)有限公司 一种表面安装型半导体电阻桥封装结构
CN110391214A (zh) * 2018-04-16 2019-10-29 吴文湖 多段式双串联多晶组结构二极管元件

Also Published As

Publication number Publication date
CN104637914B (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
TWI651830B (zh) 多功能小型化表面黏著型電子元件及其製法
CN104465553B (zh) 一种小型化表面黏着型二极体封装元件及其制法
US10224149B2 (en) Bulk MLCC capacitor module
EP1580809B1 (en) Ceramic substrate incorporating an ESD protection for a light emitting diode
US9805872B2 (en) Multiple MLCC modules
CN104637914A (zh) 多功能表面黏着型电子组件及其制法
CN110648845B (zh) 层叠陶瓷电子部件
US10026550B2 (en) Multilayer ceramic capacitor and board having the same
US20020130760A1 (en) Method for manufacturing a power chip resistor
TWI719517B (zh) 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法
CN109300690A (zh) 复合电子组件及具有复合电子组件的板
US10028386B2 (en) Composite electronic component and board having the same
JP4665920B2 (ja) 電子部品及びその製造方法並びにインバータ装置
KR100644315B1 (ko) 반도체 소자 패키지
WO2017025043A1 (zh) 一种端口防护电路集成封装件
WO2015087573A1 (ja) 複合電子部品
KR20140039653A (ko) 와이어 본딩이 가능한 표면 실장 소자 및 반도체 패키지
CN115775664A (zh) 一种复合型热敏电阻
JP2013182930A (ja) 積層型複合電子部品
KR20100101891A (ko) 표면실장용 칩 부품
JPH0613257A (ja) チップ形コンデンサ
KR20060094412A (ko) Smd형 바리스터 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant