CN101515551A - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN101515551A
CN101515551A CNA2009100048870A CN200910004887A CN101515551A CN 101515551 A CN101515551 A CN 101515551A CN A2009100048870 A CNA2009100048870 A CN A2009100048870A CN 200910004887 A CN200910004887 A CN 200910004887A CN 101515551 A CN101515551 A CN 101515551A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor chip
conductor part
encapsulation resin
resin section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100048870A
Other languages
English (en)
Inventor
武藤晃
小池信也
新井克夫
藤城敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101515551A publication Critical patent/CN101515551A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

树脂密封的半导体封装的辐射性能得到提高并且其出产量增加。与半导体芯片的背表面漏极电极相耦合的漏极端子在密闭树脂部分的背表面处暴露。下述部分以及端子的一部分在密闭树脂部分的顶表面处暴露：与半导体芯片的源极焊盘电极相耦合的源极端子的第一部分以及与半导体芯片的栅极焊盘电极相耦合的栅极端子。源极端子以及栅极端子的第二部分的剩余部分暴露在密闭树脂部分的背表面处。当制备这种半导体器件时，在漏极端子和半导体芯片之间放置键合材料和膜构件。同时，在源极端子3和栅极端子以及半导体芯片之间放置膏状键合材料和膜构件。该膏状键合材料被固化并且变成键合材料。使用膜构件的结果是，键合材料厚度的变化被抑制。

Description

半导体器件的制备方法
相关申请的交叉引用
在此引入提交于2008年2月22日的、包括说明书、附图和摘要的日本专利申请No.2008-41765的公开的全部作为参考。
技术领域
本发明涉及半导体器件的制备方法，并且特别地涉及一种有效地适用于树脂密封半导体封装类型的半导体器件的制备技术的技术。
背景技术
在所使用的各种半导体封装中，有通过利用密闭树脂部分对半导体芯片进行密封而获得的树脂密封半导体封装。在树脂密封半导体封装中，半导体芯片密封在密闭树脂部分中；因此，可以增强半导体芯片的可靠性。当端子在密闭树脂部分的背表面处暴露时，就可以对树脂密封的半导体封装进行表面安装。
日本未审专利公开No.2004-266096(专利文件1)公开了一种与半导体器件有关的技术。这种半导体器件包括：对半导体芯片进行密封的树脂密封体；在半导体芯片的第一主表面之上与第一电极相耦合的第一导电构件；在与该第一主表面相对侧上的半导体芯片的第二主表面之上与第二电极相耦合的第二导电构件。该第一导电构件从树脂密封体的第一主表面暴露出来。该第二导电构件从在与该第一主表面相对侧上的树脂密封体的第二主表面以及侧表面暴露出来。
日本未审专利公开No.2006-222121(专利文件2)公开了一种用于在形成密闭树脂部分之后将端子从该密闭树脂部分暴露出来的技术。通过利用液体珩磨对密闭树脂部分进行抛光来对端子进行暴露。
(专利文件1)
日本未审专利公开No.2004-266096
(专利文件2)
日本未审专利公开No.2006-222121
发明内容
本发明人的一项研究表明：
当在树脂密封的半导体封装中，在密闭树脂部分的下表面(背表面)处对端子进行了暴露时，可以对该树脂密封的半导体封装进行表面安装。进一步，当端子不是在密闭树脂部分的下表面处而是在密闭树脂部分的顶表面和下表面处暴露时，可以增强树脂密封的半导体封装的辐射性能。可以通过将密闭树脂材料注入上部模和下部模中的空腔并且在模制步骤对该材料进行固化来形成密闭树脂部分。
为了制备端子暴露在其密闭树脂部分的顶表面和下表面处的树脂密封半导体封装，要进行如下工序。在半导体芯片上方以及下方放置多个端子，这些端子通过例如焊料或是银膏的键合材料而键合在一起，并且将所获得的组合件布置在模具的空腔里。将模具进行固定(钳位)使得半导体芯片的上部端子与上部模进行接触而半导体芯片的下部端子与下部模进行接触。在这种状态下，将密闭树脂材料注入模具的空腔并且进行固化。结果是，这样形成的密闭树脂部分使得端子暴露在该密闭树脂部分的顶表面和底表面处。
然而，当对模具进行钳位使得半导体芯片的上部端子与上部模进行接触而半导体芯片的下部端子与下部模进行接触时，问题就产生了。如果刚好在模制步骤之前的组合件的高度或者半导体芯片的上部端子和下部端子的平行性发生了变化，会发生如下情况：存在从上部模和下部模施加强压力到半导体芯片的可能性。该压力通过半导体芯片的上部端子和半导体芯片的下部端子自上方及下方而施加。当自上方和下方向半导体芯片施加有压力时，就有可能在半导体芯片中发生断裂或类似情况。这会使得树脂密封的半导体封装类型的半导体器件的出产量降级。
如果树脂密封的半导体封装的高度发生变化，例如，当在安装板上安装多个半导体封装并且接着在所有的半导体封装上安装热沉时会产生如下问题：热沉和每一个半导体封装之间的耦合状态发生变化并且有可能各个半导体封装的辐射状态各不相同。出于这种原因，为了增强树脂密封的半导体封装的热辐射特性，希望减少各个半导体封装之间高度的不同。
本发明的一个目的在于提供一种使得半导体器件的产出量可能增加的技术。
本发明的另一个目的在于提供一种使得半导体器件的热辐射特性可能增强的技术。
本发明的上述及其它目的以及其新颖的特征将通过本说明书和附图中的描述而变得清楚。
随后是对在本申请中所公开发明的代表性要素的主旨的简要描述。
在一个代表性实施例中的半导体器件的制备方法用于在其密闭树脂部分的顶表面和下表面处具有暴露的导体(第一导体部分和第二导体部分)的树脂密封的半导体器件。此时，进行如下的工序。通过其间的第一膜构件以及第一键合材料将半导体芯片安装在第一导体部分之上。通过其间的第二膜构件以及第二键合材料将第二导体部分安装在该半导体芯片之上。该第一键合材料和第二键合材料被固化从而分别将第一导体部分和第二导体部分键合到半导体芯片的两个表面上。之后，形成密闭树脂部分以将半导体芯片、第一导体部分以及第二导体部分进行密封。
在另一个代表性实施例中的半导体器件的制备方法用于在其密闭树脂部分的顶表面和下表面处具有暴露的导体(第一导体部分和第二导体部分)的树脂密封的半导体器件。此时，进行如下的工序。通过其间的第一银膏将半导体芯片安装在第一导体部分之上。通过其间的第二银膏将第二导体部分安装在半导体芯片之上。该第一银膏和第二银膏被固化从而分别将第一导体部分和第二导体部分键合到半导体芯片的两个表面上。之后，形成密闭树脂部分以将半导体芯片、第一导体部分和第二导体部分进行密封。该第一银膏和第二银膏包含Ag填充料、作为基底树脂的热固性树脂以及垫隔微粒。
在另一个代表性实施例中的半导体器件的制备方法进行如下工序。将第一导体部分和第二导体部分都键合到半导体芯片的两个表面上。将绝缘薄片粘贴到第二导体部分的、与半导体芯片相对的一侧的相对的一侧的表面上。之后，形成密闭树脂部分以密封半导体芯片、第一导体部分和第二导体部分以及绝缘薄片。此时，绝缘薄片的表面从密闭树脂部分的第一表面暴露出来；并且第一导体部分的表面从在与密闭树脂部分的第一表面相对侧的密闭树脂部分的第二表面暴露出来。
在另一个代表性实施例中的半导体器件的制备方法中，采取以下的措施。将各自具有在其密闭树脂部分的顶表面和下表面处暴露的导体的第一树脂密封的半导体器件和第二树脂密封的半导体器件堆叠并且键合在一起。此时，进行如下的工序。通过其间的第一膜构件以及传导第一键合材料将第二半导体器件安装在第一半导体器件的第一密闭树脂部分的第一表面之上。之后，对第一键合材料进行固化从而将第二半导体器件键合在第一半导体器件的第一密闭树脂部分的第一表面之上。
在另一个代表性实施例中的半导体器件的制备方法中，采取以下的措施。将各自具有在其密闭树脂部分的顶表面和下表面处暴露的导体的第一树脂密封的半导体器件和第二树脂密封的半导体器件堆叠并且键合在一起。此时，进行如下工序。通过其间的银膏将第二半导体器件安装在第一半导体器件的第一密闭树脂部分的第一表面之上。之后，将银膏进行固化从而将第二半导体器件键合在第一半导体器件的第一密闭树脂部分的第一表面之上。该银膏包含Ag填充料、作为基底树脂的热固性树脂以及垫隔微粒。通过在将压力施加至其间夹有银膏的第一半导体器件和第二半导体器件之间的同时进行热处理而将银膏进行固化。
在另一个代表性实施例中的半导体器件的制备方法用于树脂密封的半导体器件。这种半导体器件具有在其密闭树脂部分的顶表面和下表面暴露的导体(第一导体部分和第三导体部分)，该处密封有多个半导体芯片。此时，进行如下的工序。通过其间的第一银膏将第一半导体芯片安装在第一导体部分之上并且通过其间的第二银膏将第二导体部分安装在第一半导体芯片之上。通过其间的第三银膏将第二半导体芯片安装在第二导体部分之上并且通过其间的第四银膏将第三导体部分安装在第二半导体芯片之上。将第一到第四银膏进行固化并且接着形成密闭树脂部分从而将第一半导体芯片和第二半导体芯片以及第一到第三导体部分进行密封。该第一到第四银膏包含Ag填充料、作为基底树脂的热固性树脂以及垫隔微粒。当第一到第四银膏固化时，在将压力施加至其间夹有第一半导体芯片、第二导体部分以及第二半导体芯片的第一导体部分和第三导体部分之间的同时进行用于固化的热处理。
以下是对在本申请中所公开发明的代表性要素所获得的主要效果的简要描述。
根据上述具有代表性的实施例，可以增加半导体器件的产出量。
此外，可以增强半导体器件的热辐射特性。
附图说明
图1是本发明第一实施例中的半导体器件的俯视图；
图2是图1中半导体器件的仰视图；
图3是图1中半导体器件的横截面图；
图4是图1半导体器件的另一个横截面图；
图5是说明图1中半导体器件所用半导体芯片的芯片布局的一个例子的平面图；
图6是说明用于本发明第一实施例的半导体器件的制备工艺的工艺流程图；
图7是制备工艺中的半导体芯片的主要部分的横截面图；
图8是图7之后的制备工艺中的半导体芯片的主要部分的横截面图；
图9是说明引线框架的平面图；
图10是制备工艺中的本发明第一实施例的半导体器件的平面图；
图11是与制备工艺中的图10的半导体器件相同的半导体器件的横截面图；
图12是图10之后的制备工艺中的半导体器件的平面图；
图13是与制备工艺中的图12的半导体器件相同的半导体器件的横截面图；
图14(a)和14(b)是膜构件的准备步骤的解释性示图；
图15是图12之后的制备工艺中的半导体器件的平面图；
图16是与制备工艺中的图15的半导体器件相同的半导体器件的横截面图；
图17是图15之后的制备工艺中的半导体器件的平面图；
图18是与制备工艺中的图17的半导体器件相同的半导体器件的横截面图；
图19是图17之后的制备工艺中的半导体器件的平面图；
图20是与制备工艺中的图19的半导体器件相同的半导体器件的横截面图；
图21是与制备工艺中的图19的半导体器件相同的半导体器件的另一个横截面图；
图22是图20之后的制备工艺中的半导体器件的横截面图；
图23是与制备工艺中的图22的半导体器件相同的半导体器件的另一个横截面图；
图24是图22之后的制备工艺中的半导体器件的横截面图；
图25是图24之后的制备工艺中的半导体器件的横截面图；
图26是图25之后的制备工艺中的半导体器件的横截面图；
图27是与制备工艺中的图26的半导体器件相同的半导体器件的另一个横截面图；
图28是说明如何将多个半导体器件安装在安装板之上的横截面图；
图29是说明用于本发明第二实施例的半导体器件的制备工艺的工艺流程图；
图30是制备工艺中的本发明第二实施例的半导体器件的横截面图；
图31是与制备工艺中的图30的半导体器件相同的半导体器件的另一个横截面图；
图32是用于银膏的固化步骤的解释性示图；
图33是用于银膏的固化步骤的解释性示图；
图34是图30之后的制备工艺中的半导体器件的横截面图；
图35是与制备工艺中的图34的半导体器件相同的半导体器件的另一个横截面图；
图36是本发明第二实施例中的半导体器件的横截面图；
图37是本发明第二实施例中的半导体器件的另一个横截面图；
图38是银膏的解释性示图；
图39是说明用于本发明第三实施例的半导体器件的制备工艺的工艺流程图；
图40是制备工艺中的本发明第三实施例的半导体器件的平面图；
图41是与制备工艺中的图40的半导体器件相同的半导体器件的俯视透视图；
图42是与制备工艺中的图40的半导体器件相同的半导体器件的横截面图；
图43是与制备工艺中的图40的半导体器件相同的半导体器件的另一个横截面图；
图44是图42之后的制备工艺中的半导体器件的横截面图；
图45是图44之后的制备工艺中的半导体器件的横截面图；
图46是本发明第三实施例中的半导体器件的俯视图；
图47是本发明第三实施例中的半导体器件的横截面图；
图48是本发明第三实施例中的半导体器件的另一个横截面图；
图49是本发明第四实施例中的半导体器件的俯视图；
图50是图49中的半导体器件的仰视图；
图51是图49中的半导体器件的横截面图；
图52是图49中的半导体器件的另一个横截面图；
图53是制备工艺中的本发明第四实施例的半导体器件的平面图；
图54是与制备工艺中的图53的半导体器件相同的半导体器件的横截面图；
图55是图53之后的制备工艺中的半导体器件的平面图；
图56是与制备工艺中的图55的半导体器件相同的半导体器件的横截面图；
图57是图55之后的制备工艺中的半导体器件的平面图；
图58是与制备工艺中的图57的半导体器件相同的半导体器件的横截面图；
图59是图58之后的制备工艺中的半导体器件的横截面图；
图60是图59之后的制备工艺中的半导体器件的横截面图；
图61是另一个制备工艺中的本发明第四实施例的半导体器件的横截面图；
图62是另一个制备工艺中的本发明第四实施例的半导体器件的横截面图；
图63是图62之后的制备工艺中的半导体器件的横截面图；
图64是说明用于本发明第五实施例的半导体器件的制备工艺的工艺流程图；
图65是用于制备本发明第五实施例中的半导体器件的第一半导体器件的俯视图；
图66是图65中的第一半导体器件的仰视图；
图67是图65中的第一半导体器件的横截面图；
图68是图65中的第一半导体器件的另一个横截面图；
图69是用于制备本发明第五实施例中的半导体器件的第二半导体器件的俯视图；
图70是图69中的第二半导体器件的仰视图；
图71是图69中的第二半导体器件的横截面图；
图72是图69中的第二半导体器件的另一个横截面图；
图73是制备工艺中的本发明第五实施例的半导体器件的平面图；
图74是与制备工艺中的图73的半导体器件相同的半导体器件的横截面图；
图75是制备工艺中的本发明第五实施例的半导体器件的横截面图；
图76是制备工艺中的本发明第五实施例的半导体器件的另一个横截面图；
图77是说明用于本发明第六实施例的半导体器件的制备工艺的工艺流程图；
图78是制备工艺中的本发明第六实施例的半导体器件的横截面图；
图79是制备工艺中的本发明第七实施例的半导体器件的平面图；
图80是与制备工艺中的图79的半导体器件相同的半导体器件的横截面图；
图81是图79之后的制备工艺中的半导体器件的平面图；
图82是与制备工艺中的图81的半导体器件相同的半导体器件的横截面图；
图83是图81之后的制备工艺中的半导体器件的平面图；
图84是与制备工艺中的图83的半导体器件相同的半导体器件的横截面图；
图85是图83之后的制备工艺中的半导体器件的平面图；
图86是与制备工艺中的图85的半导体器件相同的半导体器件的横截面图；
图87是用于银膏的固化步骤的解释性示图；
图88是图85之后的制备工艺中的半导体器件的横截面图；
图89是本发明第七实施例中的半导体器件的横截面图；
图90是本发明第七实施例中的半导体器件的另一个横截面图；以及
图91是本发明第七实施例中的半导体器件的另一个横截面图。
具体实施方式
在下面的描述中，出于方便的目的而在需要的时候将每一个实施例划分为多个部分。除非另外有清楚的意思表示，这些部分彼此之间并非毫不相关，它们处于这样一种关系，即其中之一为另一个或部分或全部的修改、细节、补充性说明等。当在下面对于实施例的描述中提及任何要素的数字时(包括件数、数字值、数量、范围等)，该数字并不限于特定的数字。除非另外有明确的意思表示或是原则上该数字很明显地限于特定的数字，否则都应适用上述说明并且该数字可以高于或是低于该特定数字。在下面对于实施例的描述中，无须赘言，其中的构成要素(包括基本的步骤等)并不总是不可或缺的，除非另有明确的意思表示或是原则上明显为不可或缺的。同样地，当在下面对于实施例的描述中提及组成要素等的形状、位置关系等时，其包括那些与该形状等的相近物或是相似物。除非另外有明确的意思表示或是原则上某些形状等并不包括那些与该形状等的相近物或是相似物，否则都应适用上述说明。对于上述的数值和范围来说也是如此。
接着，将基于附图对本发明的实施例给出详细的描述。在用以解释本发明实施例的每一个附图中，具有相同功能的构件用相同的数字或是代码来标记而对其的重复描述将省略。在下面对于实施例的描述中，原则上对于相同或是相似内容不进行重复描述除非确实很需要重复的描述。
在关于实施例引用附图时，为了使得更加容易理解而可能省略阴影线，即使是在横截面图中。此外，为了使得更加容易理解而可能在附图上施画阴影线，即使是在平面图中。
(第一实施例)
下面参照附图对本实施例中的半导体器件进行描述。
图1是作为本发明一实施例的半导体器件1的俯视图(平面图)；图2是其仰视图(底图、背侧图、平面图)；图3和图4是其横截面图(侧表面横截面图)。沿着图1的A1-A1线获取的横截面(也就是，沿着图2的A1-A1线获取的剖面)实质上对应于图3；并且沿着图1的B1-B1线获取的横截面(也就是，沿着图2的B1-B1线获取的横截面)实质上对应于图4。
在本实施例中的半导体器件(半导体封装)1是树脂密封的并且表面安装的半导体封装。也就是说，该半导体器件1是树脂密封半导体封装类型的半导体器件。
如图1到图4所示，本实施例中的半导体器件1包括：半导体芯片2；每一个都由导体形成的源极端子(用于源极的端子，用于耦合源极的导体部分、导体部分、第二导体部分)3、栅极端子(用于栅极的端子，用于耦合栅极的导体部分、导体部分、第二导体部分)4以及漏极端子(用于漏极的端子，用于耦合漏极的导体部分、导体部分、第一导体部分)5；以及用于对全部进行密封的密闭树脂部分(密封部分，密闭树脂)6。
密闭树脂部分6由树脂材料形成，例如热凝固树脂，并且可能包含填充料等。例如，包含填充料的环氧树脂等可以用来形成密闭树脂部分6。半导体芯片2、源极端子3、栅极端子4、以及漏极端子5被密闭树脂部分6密封并且保护着。密闭树脂部分6具有顶面表(前表面，第二表面)6a和背表面(底表面，下表面，第一表面)6b，该两个表面为位于彼此相对侧的两个主表面。密闭树脂部分6的背表面6b，也就是半导体器件1的背表面(底表面，下表面)1b是半导体器件1的安装表面。
半导体器件2通过以下处理得到：在包括例如单晶硅等的半导体衬底(半导体晶片)中形成各种半导体元件或是半导体集成电路；按照需要对半导体衬底的背表面进行研磨；并且接着通过切片等将半导体衬底切割成各个半导体芯片2。半导体芯片2密封于密闭树脂部分6中并且不从密闭树脂部分6中暴露。
在本实施例中，例如具有形成在其中的槽栅极结构的垂直功率MISFET(金属绝缘半导体场效应晶体管)的半导体芯片可以用作半导体芯片2。该半导体芯片2具有前表面2a和背表面2b，其为两个位于彼此相对侧的主表面。(前表面2a是形成有半导体元件的一侧上的主表面并且也被指称为第二主表面)。(背表面2b是与前表面2a相对侧的主表面并且也被指称为第一主表面)。半导体芯片2包括：在半导体芯片2的前表面2a中形成的源极焊盘电极(前表面电极)2s和栅极焊盘电极(前表面电极)2g；以及在半导体芯片2的整个背表面2b中形成的背表面漏极电极(背表面电极)2d。源极焊盘电极2s电耦合到形成在半导体芯片2中的MISFET的源极；栅极焊盘电极2g电耦合到形成在半导体芯片2中的MISFET的栅极电极；以及背表面漏极电极2d电耦合到形成在半导体芯片2中的MISFET的漏极。
图5是说明了半导体芯片2的芯片布局的一个例子的平面图(俯视图)。如图5所示，在本实施例的半导体芯片2中，源极焊盘电极2s和栅极焊盘电极2g形成在半导体芯片2的前表面2a上。然而，对每一个电极的部署可以根据需要而进行修改。
源极端子3、栅极端子4以及漏极端子5由例如金属材料的传导材料形成，例如铜(Cu)或者铜合金的金属材料。将半导体芯片2这样布置使得实现如下：半导体芯片2位于布置在半导体芯片2之下的漏极端子5和布置在半导体芯片2之上的源极端子3和栅极端子4之间；并且半导体芯片2的前表面2a面朝上。
通过传导性的键合材料(黏合剂)7实现如下：源极端子3与半导体芯片2的前表面2a上的源极焊盘电极2s相结合(键合，耦合)；栅极端子4与半导体芯片2的前表面2a上的栅极焊盘电极2g相结合(键合，耦合)；漏极端子5与半导体芯片2的背表面2b上的背表面漏极焊盘电极2d相结合(键合，耦合)。为此，源极端子3通过键合材料7电耦合到半导体芯片2的源极焊盘电极2s；栅极端子4通过键合材料7电耦合到半导体芯片2的栅极焊盘电极2g；以及漏极端子5通过键合材料7电耦合到半导体芯片2的背表面漏极电极2d。优选地通过固化焊料或是银(Ag)膏来获得传导性的键合材料7。
漏极端子5的下表面15b从密闭树脂部分6的背表面6b处暴露。漏极端子5的一个侧表面(端表面，端)15c在密闭树脂部分6的侧表面处暴露并且漏极端子5的其它侧表面(端表面，端)被密闭树脂部分6覆盖并且密封着。漏极端子5的暴露侧表面15c是作为在半导体器件1的制备过程中的切割步骤(对应于步骤S11，稍后描述)的结果而产生的侧表面(端表面)。漏极端子5的顶表面15a的部分通过传导性的键合材料7而与半导体芯片2的背表面漏极电极2d相结合；并且漏极端子5的顶表面15a的其它部分被密闭树脂部分6覆盖并且密封着。
源极端子3包括：第一部分(芯片耦合部分，导体部分)3a；第二部分(外部端子组成部分，导体部分)3b；以及将第一部分3a与第二部分3b耦合在一起的阶梯部分(弯曲部分，耦合部分，导体部分)3c。该第一部分3a、第二部分3b以及阶梯部分3c整体地由同样的传导性材料形成并且阶梯部分3c将高度彼此不一的第一部分3a和第二部分3b耦合在一起。
源极端子3的第一部分3a的下表面13a的部分通过传导性的键合材料7结合到半导体芯片2的源极焊盘电极2s；并且源极端子3的第一部分3a的下表面13a的其它部分被密闭树脂部分6覆盖并且密封着。源极端子3的第一部分3a的顶表面13b在密闭树脂部分6的顶表面6a处暴露。源极端子3的阶梯部分3c被密闭树脂部分6覆盖并且密封在密闭树脂部分6中。源极端子3的第二部分3b的下表面13c在密闭树脂部分6的背表面6b处暴露。源极端子3的第二部分3b的一个侧表面(端表面，端)13d在密闭树脂部分6的侧表面处暴露。(侧表面13d为位于第二部分3b与阶梯部分3c相耦合的一侧的相对侧的端侧表面13d)。源极端子3的第二部分3b的其它侧表面(端表面，端)被密闭树脂部分6覆盖并且密封着。源极端子3的暴露侧表面13d是作为在半导体器件1的制备过程中的切割步骤(对应于步骤S11，稍后描述)的结果而产生的侧表面(端表面)。
栅极端子4包括：第一部分(芯片耦合部分，导体部分)4a；第二部分(外部端子组成部分，导体部分)4b；以及将第一部分4a与第二部分4b耦合在一起的阶梯部分(弯曲部分，耦合部分，导体部分)3c。该第一部分4a、第二部分4b以及阶梯部分4c整体地由同样的传导性材料形成并且阶梯部分4c将高度彼此不一的第一部分4a和第二部分4b耦合在一起。
栅极端子4的第一部分4a的下表面14a的部分通过传导性的键合材料7结合到半导体芯片2的栅极焊盘电极2g；并且栅极端子4的第一部分4a的下表面14a的其它部分被密闭树脂部分6覆盖并且密封着。栅极端子4的第一部分4a的顶表面14b在密闭树脂部分6的顶表面6a处暴露。栅极端子4的阶梯部分4c被密闭树脂部分6覆盖并且密封在密闭树脂部分6中。栅极端子4的第二部分4b的下表面14c在密闭树脂部分6的背表面6b处暴露。栅极端子4的第二部分4b的一个侧表面(端表面，端)14d在密闭树脂部分6的侧表面处暴露。(侧表面14d为位于第二部分4b与阶梯部分4c相耦合的一侧的相对侧的端侧表面14d)。栅极端子4的第二部分4b的其它侧表面(端表面，端)被密闭树脂部分6覆盖并且密封着。栅极端子4的暴露侧表面14d是作为在半导体器件1的制备过程中的切割步骤(对应于步骤S11，稍后描述)的结果而产生的侧表面(端表面)。
在本实施例中，半导体芯片2的背表面2b(背表面漏极电极2d)与漏极端子5的顶表面15a之间并不仅仅存在键合材料(黏合剂)7。此处还存在膜构件(用于键合的膜)8a。在半导体芯片2的背表面2b和漏极端子5的顶表面15a之间，键合材料7和膜构件8a在一个平面上并不彼此重叠。(也就是说，当从与半导体芯片2的前表面2a平行的一个平面看过去它们彼此并不重叠)。键合材料7放置在半导体芯片2的背表面2b(背表面漏极电极2d)的没有放置膜构件8a的区域。
在半导体芯片2的前表面2a和下列下表面之间并不仅仅存在键合材料(黏合剂)7：源极端子3的第一部分3a的下表面13a以及栅极端子4的第一部分4a的下表面14a。此处还存在膜构件(用于键合的膜)8b。在半导体芯片2的前表面2a和源极端子3和栅极端子4的下表面13a和14a之间，键合材料7和膜构件8b在一个平面上并不彼此重叠。(也就是说，当从与半导体芯片2的前表面2a平行的一个平面看过去它们彼此并不重叠)。膜构件8b优选地放置在半导体芯片2的前表面2a的一个位置，在该位置上膜构件8b不与源极焊盘电极2s或是栅极焊盘电极2g相重叠。键合材料7放置在半导体芯片2的前表面2a上的源极焊盘电极2s和栅极焊盘电极2g之上。
膜构件8a和膜构件8b优选地由基本上相同种类的膜构成，只是它们在平面形状上有所不同。
更希望在密闭树脂部分6的背表面6b处暴露的下列下表面彼此基本上平齐地形成：源极端子3的第二部分3b的下表面13c；栅极端子4的第二部分4b的下表面14c；以及漏极端子5的下表面15b。
如上所提及，下列下表面暴露在与密闭树脂部分6的背表面6b相对应的半导体器件1的背表面(底表面)1b处：源极端子3的第二部分3b的下表面13c；栅极端子4的第二部分4b的下表面14c；以及漏极端子5的下表面15b。这些暴露的部分用作半导体器件1的外部端子(端子，外部耦合端子，用于外部耦合的端子)。(上述暴露的部分包括源极端子3的第二部分3b的下表面13c，栅极端子4的第二部分4b的下表面14c，以及漏极端子5的下表面15b。)由于源极端子3、栅极端子4以及漏极端子5作为外部端子暴露在半导体器件1的背表面1b(密闭树脂部分6的背表面6b)处，因此半导体器件1可以背表面安装。半导体器件1的背表面1b(密闭树脂部分6的背表面6b)用作半导体器件1的安装表面。
在本实施例中的半导体器件1中，下列顶表面在半导体器件1的顶表面1a处暴露：源极端子3的第一部分3a的顶表面13b以及栅极端子4的第一部分4a的顶表面14b。(换句话说，顶表面1a是位于与半导体器件1的背表面1b相对侧的半导体器件1的主表面。)也就是说，顶表面13b和顶表面14b暴露在密闭树脂部分6的前表面6a处。
如上所述，本实施例中的半导体器件1是具有暴露在顶表面和下表面处的导体的树脂密封半导体封装类型的半导体器件。源极端子3的第一部分3a和栅极端子4的第一部分4a是顶表面1a(顶表面6a)侧的暴露导体。源极端子3的第二部分3b，栅极端子4的第二部分4b以及漏极端子5是背表面1b(背表面6b)侧的暴露导体。耦合(结合)到半导体芯片2的导体部分不仅仅暴露在半导体器件1的背表面1b(密闭树脂部分6的背表面6b)处。导体部分还暴露在半导体器件1的顶表面1a(密闭树脂部分6的顶表面6a)处。(导体部分包括源极端子3的第一部分3a和栅极端子4的第一部分4a)。结果是，就有可能增强半导体器件1的热辐射特性以及由此增强半导体器件1的性能。
接着对用于本实施例中的半导体器件的制备工艺进行描述。图6是描述了用于本实施例中的半导体器件1的制备工艺的工艺流程图。图7和图8是制备工艺中的半导体芯片的主要部分的横截面图。图9是说明了引线框21、22的平面图。从图10到图27是说明了用于本实施例中的半导体器件1的制备工艺的主要部分平面图、主要部分横截面图或是解释性示图。在图10到图27中，图10、图12、图15、图17以及图19是平面图(主要部分平面图)；以及图11、图13、图16、图18、以及图20到图27是横截面图(主要部分横截面图)。图10和图11对应于相同的工艺步骤；图12和图13对应于相同的工艺步骤；图15和图16对应于相同的工艺步骤；图17和图18对应于相同的工艺步骤；图19、图20和图21对应于相同的工艺步骤。图20和图21对应于相同工艺步骤中的不同横截面图；并且图22和图23对应于相同工艺步骤中的不同横截面图。图11、图13、图16、图18、图20、图22以及图24到图27中的横截面图是基本上对应于沿着如图10、图12、图15、图17以及图19中所示线A2-A2得到的横截面的横截面图并且基本上等同于图3。图21和图23中的横截面图是基本上对应于沿着如图19中所示线B2-B2得到的横截面的横截面图并且基本上等同于图4。图14是用于膜构件8a、8b的准备步骤的解释性示图。
为了制备半导体器件1，首先准备半导体芯片2和引线框(传导材料构件)21、22(步骤S1)。
下面参考图7和图8给出对用于半导体芯片2的制备工艺的一个例子的描述。
为了制备半导体芯片2，首先，如图7所示在半导体衬底(半导体晶片)101a的主表面之上生长外延层101b以形成半导体衬底(半导体晶片，所谓的外延晶片)101。半导体衬底101a包括注入例如砷(As)的n+-型单晶硅等。外延层101b包括n--型单晶硅。之后，在半导体衬底101的主表面中形成绝缘膜(二氧化硅膜)并接着对该绝缘膜进行构图以形成绝缘膜102(SiO2薄板)。
在半导体衬底101的主表面中离子注入p-型杂质(例如硼(B))或者通过其它类似工艺以形成p-型阱103。
利用光刻胶图案(未示出)作为蚀刻掩模，对半导体衬底101进行干蚀刻以形成用于槽栅极形成的沟，也就是，用于栅极的槽104。该用于栅极的槽104所具有的尺寸为其深度大于p-型阱103的深度并且浅于外延层101b的底部。
利用例如热氧化方法等在用于栅极的槽104等的内壁表面(侧表面和底表面)之上形成相对薄的栅极绝缘膜(二氧化硅膜)105。
在半导体衬底101的主表面之上形成包括例如低电抗多晶硅膜等的导体膜(栅极电极材料膜)。覆盖栅极布线形成区域并且不覆盖其它区域的的光刻胶图案(未示出)在上述导体膜之上形成。利用这种光刻胶图案作为蚀刻掩模，对上述导体膜进行回蚀刻形成下列部分：包括填充在用于栅极的槽104中的低电抗多晶硅的栅极部分106以及与栅极部分106整体形成的栅极布线部分106a。
如图8所示，在半导体衬底101的主表面中离子注入p-型杂质(例如硼(B))或者通过其它类似工艺以形成沟道区域107。之后，在半导体晶片1的主表面中离子注入n-型杂质，例如砷(As)，或是执行其它类似工艺以形成源极区域108。
在半导体衬底101的主表面之上形成绝缘膜112并且通过光刻工艺或是蚀刻对其进行构图。此时，在绝缘膜112中形成下列孔：用于暴露半导体衬底101主表面的接触孔113以及用于暴露栅极布线部分106a的过孔114。
对暴露在接触孔113中的半导体衬底101进行蚀刻以形成孔115。之后，利用p-型杂质(例如硼(B))对暴露在接触孔113和孔115中的半导体衬底101进行离子注入以形成p+-型半导体区域。
例如，在半导体衬底101的主表面之上形成钛钨膜(未示出)并且接着在其之上通过溅射等形成铝膜(或铝合金膜)116。接着通过光刻工艺和蚀刻对该钛钨膜和铝膜116的层叠膜进行构图。结果就形成了前表面电极例如栅极电极116a和源极布线116b。
在半导体衬底101的主表面之上形成用于前表面保护的绝缘膜(保护膜)117包括例如聚酰亚胺树脂等。接着，使用光刻工艺和蚀刻，对绝缘膜117进行构图以形成暴露栅极电极116a和源极布线116b的一部分的开口(未示出)，并接着形成键合焊盘。在绝缘膜117的开口中暴露的栅极电极116a变成了上述的半导体芯片2的栅极焊盘电极2g；而在绝缘膜117的开口中暴露的源极布线116b变成了上述的源极焊盘电极2s。
半导体衬底101的背表面被研磨或是抛光以减少其厚度。之后，通过气相沉积法或类似方法在半导体衬底101的背表面上沉积例如镍、钛或者镍和金以形成漏极电极118。该漏极电极118变成上述半导体芯片2的背表面漏极电极2d。
这样，就在半导体衬底101中形成了作为槽栅极结构的垂直功率MISFET的半导体元件。
之后，使用切片机等对半导体衬底101进行切割或是切片从而分成片状的半导体芯片2。这样，就制备成了其中形成有槽栅极结构的垂直功率MISFET的半导体芯片2。垂直MISFET对应于其中源极-漏极电流沿着半导体衬底的厚度方向(与半导体衬底的主表面方向基本上垂直的方向)流动的MISFET。
用于半导体器件1的制备的引线框21、22是包括传导性材料的传导性材料构件并且由例如铜(Cu)或是铜合金的金属材料形成。
如图9所示，引线框21具有之后变成漏极端子5的漏极端子部分25并且构造为多个漏极端子部分25与框缘21a整体相连。
引线框22具有之后变成源极端子3的源极端子部分23以及之后变成栅极端子4的栅极端子部分24。将引线框22构造为使得源极端子部分23和栅极端子部分24彼此成对并且多个对与框缘22a整体相连。
引线框22的每一个源极端子部分23包括：之后变成源极端子3的第一部分3a的源极端子部分23的第一部分23a；之后变成源极端子3的第二部分3b的源极端子部分23的第二部分23b；以及之后变成源极端子3的阶梯部分(弯曲部分)3c的源极端子部分23的阶梯部分(弯曲部分)23c。这些部分整体地形成。引线框22的每一个栅极端子部分24包括：之后变成栅极端子4的第一部分4a的栅极端子部分24的第一部分24a；之后变成栅极端子4的第二部分4b的栅极端子部分24的第二部分24b；以及之后变成栅极端子4的阶梯部分(弯曲部分)4c的栅极端子部分24c的阶梯部分(弯曲部分)24c。这些部分整体地形成。在引线框22中，每一个源极端子部分23和每一个栅极端子部分24在各个端(第二部分23b、24b的端)处与框缘20b相连并且整体地形成。
引线框21、22是多引线框并且引线框21、22可以用以一次制备多个半导体器件1。此时，由一个漏极端子部分25以及一对源极端子部分23和栅极端子部分24制备一个半导体器件1。稍后将会提及，如图10到图13以及图15到图21所示的引线框21、22对应于图9所示的区域20a、20b。
可以在引线框21、22提供沿着一条线的打孔(未示出)，沿着该线对引线框进行切割以实现对稍后描述的引线框21、22的切割。通过例如模制(压制)、蚀刻等将金属板(铜板等)处理成希望的形状或是通过其它类似方法来制备引线框21、22。
图10和图11描述了执行了稍后描述的步骤S2之前的步骤S 1的引线框21的漏极端子部分25。
在准备了半导体芯片2和引线框21、22之后，在引线框21之上放置(安装，粘附)膜构件(用于键合的膜)8a，如图12和图13所示(步骤S2)。具体地，在步骤S2，在引线框21的漏极端子部分25的第一主表面(顶表面)35a之上放置(安装)膜构件8a。该膜构件8a具有厚度T1。引线框21的每一个漏极端子部分25具有位于彼此相对侧的第一主表面(顶表面)35a和第二主表面(下表面)35b。该第一主表面35a之后变成漏极端子5的顶表面15a并且该第二主表面35b之后变成漏极端子5的下表面15b。(下表面15b是从密闭树脂部分6的背表面6b处暴露出来的表面。)膜构件8a放置(安装)在将要安装半导体芯片2的部分区域上。在图12中，为了有助于理解，将之后将要布置半导体芯片2的区域(将要安装半导体芯片2的区域)用虚线指出。针对稍后使用的膜构件8a和膜构件8b例如可以使用管芯键合膜(管芯附着膜)等。
图14是说明了用于稍后描述的膜构件8a和膜构件8b的准备步骤的一个例子的解释性示图。图14的略图(a)描述了切割之前的膜构件。图14的略图(a)中上面的图示是示意性平面视图(俯视图)而下面的图示是示意性横截面视图，虽然没有施划阴影线。图14的略图(b)描述了切割之后的膜构件。图14的略图(b)中上面的图示是示意性平面视图(俯视图)而下面的图示是示意性横截面视图，虽然没有施划阴影线。
如图14的略图(a)所示，准备了放置在基底材料层(基膜)37之上的切割前的薄片状膜(膜构件)8。接着如图14的略图(b)所示，膜8被切割成希望的形状。此时，基底材料层37并没有切割。被切割的膜8变成了膜构件8a(或是其后描述的膜构件8b)。在步骤S2从基底材料层37拾捡(剥离)膜构件8a并且将其放置在引线框21之上。在步骤S5，稍后将进行描述，从基底材料层37拾捡(剥离)膜构件8b并且将其放置在半导体芯片2之上。
如上所述的在步骤S2将膜构件8a放置在引线框21之上之后，传导性键合材料7a被放置在引线框21之上，如图12和图13所示(步骤S3)。具体地，在步骤S3，将键合材料7a放置在(施加在)引线框21的每一个漏极端子部分25的第一主表面35a之上。该键合材料7a是一种膏状的键合材料并且优选地为焊料膏或是银膏。在步骤S3，将键合材料7a放置在或是施加在引线框21的每一个漏极端子部分25的第一主表面35a的下面区域上：将要安装半导体芯片2但是没有放置膜构件8a的区域。图12和图13描述了一直到步骤S3或是键合材料7a放置步骤之前的步骤已经得以执行的状态。
接着，如图15和图16所示，将半导体芯片2放置(安装)在引线框21之上(步骤S4)。具体地，在步骤S4，将半导体芯片2放置(安装)在引线框21的每一个漏极端子部分25的第一主表面35a之上使得如下得以实现：半导体芯片2的前表面2a面朝上；并且半导体芯片2的背表面2b(背表面漏极电极2d侧)与引线框21的每一个漏极端子部分25的第一主表面35a相对。结果是，通过其间的键合材料7a和膜构件8a将半导体芯片2放置(安装)在引线框21的每一个漏极端子部分25的第一主表面35a之上。半导体芯片2通过键合材料7a和膜构件8a的或其一或两者的黏合(黏附)暂时固定着。
如图17和图18所示，膜构件(用于键合的膜)8b放置(安装在，粘附)在半导体芯片2的前表面2a之上(步骤S5)。膜构件8b具有厚度t2。膜构件8b放置(安装)在半导体芯片2的前表面2a之上没有和栅极焊盘电极2g或是源极焊盘电极2s重叠的位置。
传导性键合材料7b放置在半导体芯片2的前表面2a之上(步骤S6)。该键合材料7b是一种膏状键合材料并且优选地为焊料膏或者银膏。键合材料7b是与键合材料7a相同种类的键合材料。因此，当键合材料7a是银膏时，键合材料7b同样包含银膏；并且当键合材料7a是焊料膏时，键合材料7b同样包含焊料膏。在步骤S6，键合材料7b放置或是施加在半导体芯片2的前表面2a上没有放置膜构件8b的区域。然而，键合材料7b必须放置(施加)在栅极焊盘电极2g以及源极焊盘电极2s之上。图17和图18描述了一直到步骤S6或是键合材料7b放置步骤之前的步骤已经得以执行的状态。
如图19到图21所示，引线框22放置在半导体芯片2的前表面2a之上(步骤S7)。具体地，在步骤S7，引线框22放置在引线框21和半导体芯片2之上使得如下的以实现：引线框22的每一个源极端子部分23的第一部分23a放置在每一个半导体芯片2的源极焊盘电极2s之上；同时，引线框22的每一个栅极端子部分24的第一部分24a放置在每一个半导体芯片2的栅极焊盘电极2g之上。结果是，通过其间的键合材料7b和膜构件8b将下列部分放置(安装)在半导体芯片2的前表面2a之上：引线框22的源极端子部分23的第一部分23a(其第一主表面33a)；以及栅极端子部分24的第一部分24a(其第一主表面34a)。这些部分通过键合材料7b和膜构件8b的或其一或两者的黏合(黏附)暂时固定着。
引线框22的每一个源极端子部分23的第一部分23a具有位于彼此相对侧的第一主表面(下表面)33a以及第二主表面(顶表面)33b。该第一主表面33a之后变成源极端子3的第一部分3a的下表面13a。该第二主表面33b之后变成源极端子3的第一部分3a的顶表面13b。(该顶表面13b为从密闭树脂部分6的顶表面6a处暴露出来的表面。)引线框22每一个栅极端子部分24的第一部分24a具有位于彼此相对侧的第一主表面(下表面)34a以及第二主表面(顶表面)34b。该第一主表面34a之后变成栅极端子4的第一部分4a的下表面14a。该第二主表面34b变成栅极端子4的第一部分4a的顶表面14b。(该顶表面14b为从密闭树脂部分6的顶表面6a处暴露出来的表面。)在图21中，为了帮助理解，之后用密闭树脂部分6进行覆盖的区域(将要形成密闭树脂6的区域)用虚线指示出。
接着，对键合材料7a、7b进行固化(步骤S8)。
当键合材料7a、7b是焊料膏时，在步骤S8执行焊料回流以熔化并且凝固(再次凝固)键合材料7a、7b。当键合材料7a、7b是银膏时，在步骤S8执行用于固化银膏的热处理从而固化键合材料7a、7b。
作为键合材料7a、7b的固化步骤，即步骤S8的结果是，如图22和图23所示，通过键合材料7(固化的键合材料7a、7b)将下述分别结合并且电耦合在一起，：引线框21、22的每一个源极端子部分23、栅极端子部分24和漏极端子部分25以及每一个半导体芯片2的源极焊盘电极2s、栅极焊盘电极2g以及背表面漏极电极2d。将给出更为详细的描述。引线框22的源极端子部分23的第一部分23a(其第一主表面33a)与半导体芯片2的源极焊盘电极2s通过键合材料7相结合并且电耦合在一起。引线框22的栅极端子部分24的第一部分24a(其第一主表面34a)与半导体芯片2的栅极焊盘电极2g通过键合材料7相结合并且电耦合在一起。半导体芯片2的背表面漏极电极2d与引线框21的漏极端子部分25(其第一主表面35a)通过键合材料7相结合并且电耦合在一起。
键合材料7是通过步骤S8的工艺而固化的键合材料7a、7b。当键合材料7a、7b是焊料膏时，包括焊料膏的键合材料7a、7b在步骤S8熔化并且通过焊料回流凝固并且变成包含焊料的键合材料7。当键合材料7a、7b是银膏时，包含银膏的键合材料7a、7b通过步骤S8的热处理被固化并且变成键合材料7。
作为键合材料7a、7b的固化步骤，即步骤S8，的热处理的结果，膜构件8a、8b也被固化。固化的膜构件8a促成半导体芯片2的背表面2b和漏极端子部分25之间的连接(键合)。固化的膜构件8b促成半导体芯片2的前表面2a和源极端子部分23的第一部分23a以及栅极端子部分24的第一部分24a之间的连接(键合)。为此，膜构件8a、8b可以被认为是用于键合的膜(膜类型黏合剂，膜类型键合材料)。
当键合材料7a、7b是焊料膏时，在固化步骤，即步骤S8，执行了焊料回流之后可以执行用于键合材料7a、7b的下面的工艺：可以执行清洗以去除助熔剂以及如果需要的类似工艺。
如上所述，通过键合材料7将下述进行结合：引线框22的源极端子部分23被结合到半导体芯片2的前表面2a的源极焊盘电极2s；引线框22的栅极端子部分24被结合到半导体芯片2的前表面2a的栅极焊盘电极2g；并且引线框21的漏极端子部分25被结合到半导体芯片2的背表面2b的背表面漏极电极2d。结果是，获得了包括引线框21、22以及结合在其中的半导体芯片2的组合件(工件)40。
执行模制步骤(树脂模制步骤，例如转移模制步骤)以形成密闭树脂部分6并且用密闭树脂部分6将每一个半导体芯片2密封起来(步骤S9)。
图24说明了在模制步骤，即步骤S9的固定在模具41、42(上模41和下模42)中的组合件40。
为了执行模制步骤，即步骤S9，首先将组合件40固定在模具41、42中。将给出更为具体的描述。如图24所示，引线框21、22的外围部分被夹住并且钳位(固定)在模41、42之间使得如下得以完成：引线框22的每一个源极端子部分23和栅极端子部分24、引线框21的每一个漏极端子部分25以及其间的每一个半导体芯片2被布置在空腔43中。该空腔由模41的下表面41a和模42的上表面41b形成。
当在模41、42之间钳位住引线框21、22时，确保下述要与模(下模)42的顶表面42a相接触(紧密接触)：引线框21的每一个漏极端子部分25的第二主表面(下表面)35b；引线框22的每一个栅极端子部分24的第二部分24b的下表面34c；以及引线框22的每一个源极端子部分23的第二部分23b的下表面33c。此外，确保下述要与模(上模)41的下表面41a相接触(紧密接触)：引线框22的每一个源极端子部分23的第一部分23a的第二主表面(顶表面)33b；引线框22的每一个栅极端子部分24的第一部分24a的第二主表面(顶表面)34b。
引线框21的每一个漏极端子部分25的第二主表面(下表面)35b是位于与其和半导体芯片2的背表面2b相对的一侧相对侧的表面。也就是说，引线框21的漏极端子部分25的第二主表面(下表面)35b位于与其和背表面漏极电极2d相结合的一侧相对的侧的表面。当完成半导体器件1的制备后，第二主表面(下表面)35b变成了漏极端子5的下表面15b。当完成半导体器件1的制备后，引线框22的每一个源极端子部分23的第二部分23b的下表面33c变成为源极端子3的第二部分3b的下表面13c。当完成半导体器件1的制备后，引线框22的每一个栅极端子部分24的第二部分24b的下表面34c变成为栅极端子4的第二部分4b的下表面14c。当完成半导体器件1的制备后，引线框22的每一个源极端子部分23的第一部分23a的第二主表面(顶表面)33b变成为源极端子3的第一部分3a的顶表面13b。当完成半导体器件1的制备后，引线框22的每一个栅极端子部分24的第一部分24a的第二主表面(顶表面)34b变成为栅极端子4的第一部分4a的顶表面14b。
希望在刚好在模制步骤之前的组合件40的高度h1(在图22和图23中所指出)基本上等于模具41、42中的空腔43的高度h0(在图24中所指出)(h1＝h0)。刚好在模制步骤之前的组合件40的高度h1等于从漏极端子部分25的第二主表面(下表面)35b到下述的高度(距离)：源极端子部分23的第一部分23a的第二主表面(顶表面)33b以及栅极端子部分24的第一部分24a的第二主表面(顶表面)34b。模具41、42中的空腔43的高度h0等于当模41、42钳位在一起时空腔43中的从模41的下表面41a到模42的顶表面42a的距离。
引线框21、22如图24所示钳位并且固定在模41、42之间。之后，如图25所示，作为用于密闭树脂部分6的形成的材料的密闭树脂材料46被注入(引向，填充)进模具41、42中的空腔43。注入的密闭树脂材料46被固化以形成密闭树脂部分6。该用于形成密闭树脂部分6的密闭树脂材料46包括树脂材料，例如热固性树脂材料等。密闭树脂材料可以包含填充料等并且例如包含填充料的环氧树脂等可以被用作密闭树脂材料。当密闭树脂材料46包括热凝固性树脂材料时，该密闭树脂材料46被注入模具41、42中的空腔43中并且接着将模41、42加热到预定温度。密闭树脂材料46因此被加热并且固化。当键合材料7是焊料时，希望密闭树脂材料46被固化时的温度低于包含键合材料7的焊料的熔点。因此，就可能防止焊料在密闭树脂材料46被固化时被熔化。这样就形成了密闭树脂部分6。
作为另一个实施例，可以采取下列措施：将图24和图25中的工件和模具反转过来并且引线框21、22以及半导体芯片2被设置在模41、42中因此半导体芯片2的背表面漏极电极2d面朝上。在本例中，模41是下部模而模42是上部模。
在密闭树脂材料46被固化并且形成了密闭树脂部分6之后，具有其上形成有密闭树脂部分6的组合件40(也就是，组合件40a)被从模41、42中释放出来。如上所述执行模制步骤，步骤S9。之后，按照需要从密闭树脂部分6去除鳍片等。结果是，获得如图26和图27所示的组合件(工件)40a。该组合件40a是具有在其上形成的密闭树脂部分6的组合件40。所形成的密闭树脂部分6具有作为位于彼此相对侧的两个主表面的顶表面6a以及背表面6b。在组合件40a中，密闭树脂部分6将半导体芯片2、源极端子部分23、栅极端子部分24以及漏极端子部分25密封起来。
在模制步骤，步骤S9，在下述和模42的顶表面42a之间基本上没有间隙：引线框21的每一个漏极端子部分25的第二主表面(下表面)35b；引线框22的每一个栅极端子部分24的第二部分24b的下表面34c；以及引线框22的每一个源极端子部分23的第二部分23b的下表面33c。因此，很难在其上形成密闭树脂部分6。进一步，在模制步骤，步骤S9，在下述和模41的下表面41a之间基本上没有间隙：引线框22的每一个源极端子部分23的第一部分23a的第二主表面(顶表面)33b；以及引线框22的每一个栅极端子部分24的第一部分24a的第二主表面(顶表面)34b。因此，很难在其上形成密闭树脂部分6。
出于这个原因，在组合件40a中，从密闭树脂部分6的背表面6b暴露出：引线框21的漏极端子部分25的第二主表面(下表面)35b；引线框22的栅极端子部分24的第二部分24b的下表面34c；以及引线框22的源极端子部分23的第二部分23b的下表面33c。进一步，从密闭树脂部分6的顶表面6a暴露出：引线框22的源极端子部分23的第一部分23a的第二主表面(顶表面)33b；引线框22的栅极端子部分24的第一部分24a的第二主表面(顶表面)34b。虽然在每一个从密闭树脂部分6的顶表面6a或者背表面6b暴露出来的端子部分的表面(33b、33c、34b、34c、35b)上形成了密闭树脂部分6的鳍片，但是该鳍片可以在模制步骤之后的鳍片去除步骤被去除。
如上所述，密闭树脂部分6具有在顶表面6a以及背表面6b处暴露的导体部分(源极端子部分23、栅极端子部分24以及漏极端子部分25)。
按照需要执行镀覆以形成在从密闭树脂部分6暴露出来的引线框21、22的各部分(包括传导性材料的部分)之上的金属皮(未示出)(步骤S10)。例如，可以使用无铅焊料来执行焊料镀覆等。
在预定位置对引线框21、22进行切割(步骤S11)。例如，沿着如图26和图27中的虚线所指出的切割平面线47对引线框21、22进行切割以去除从密闭树脂部分6伸出的引线框21、22。这样就获得(制备)了如图1到图4所示的单独分割的半导体器件1。半导体器件1如上所述制备。
从引线框22切割并且分离出的源极端子部分23变成了半导体器件1的源极端子3；从引线框22切割并且分离出的栅极端子部分24变成了半导体器件1的栅极端子4；并且从引线框21切割并且分离出的漏极端子部分25变成了半导体器件1的漏极端子5。源极端子部分23的第一部分23a变成了源极端子3的第一部分3a；源极端子部分23的第二部分23b变成了源极端子3的第二部分3b；并且源极端子部分23的阶梯部分23c变成了源极端子3的阶梯部分3c。栅极端子部分24的第一部分24a变成了栅极端子4的第一部分4a；栅极端子部分24的第二部分24b变成了栅极端子4的第二部分4b；并且栅极端子部分24的阶梯部分24c变成了栅极端子4的阶梯部分4c。源极端子部分23的第一部分23a的第二主表面(顶表面)33b变成了从密闭树脂部分6的顶表面6a暴露出的源极端子3的第一部分3a的顶表面13b；并且栅极端子部分24的第一部分24a的第二主表面(顶表面)34b变成了从密闭树脂部分6的顶表面6a暴露出的栅极端子4的第一部分4a的顶表面14b。漏极端子部分25的第二主表面(下表面)35b变成了从密闭树脂部分6的背表面6b暴露出的漏极端子5的下表面15b。源极端子部分23的第二部分23b的下表面33c变成了从密闭树脂部分6的背表面6b暴露出的源极端子3的第二部分3b的下表面13c；并且栅极端子部分24的第二部分24b的下表面34c变成了从密闭树脂部分6的背表面6b暴露出的栅极端子4的第二部分4b的下表面14c。
图28是说明了安装在安装板51之上的多个半导体器件1的侧视图(横截面图)。
如图28所示，在安装板(布线板)51之上安装多个半导体器件1。此时，当半导体器件1安装在安装板51之上时，每一个半导体器件1的背表面(底表面)1b用作安装表面。暴露在每一个半导体器件1的背表面1b的外部耦合端子通过传导性的键合材料53，例如焊料，而与安装板51的端子52相结合并且电耦合在一起。这些外部的耦合端子为源极端子3、栅极端子4、以及漏极端子5(其各个下表面13c、14c、15b)。图28的横截面图描绘了暴露在每一个半导体器件1的背表面1b的每一个源极端子3(其第二部分3b的下表面13c)以及每一个漏极端子5(其下表面15b)通过键合材料53与安装板51的端子52相结合。在另一个横截面，暴露在半导体器件1的背表面1b每一个栅极端子4(其第二部分4b的下表面14c)通过键合材料53与安装板51的端子52相结合。
在多个半导体器件1的顶表面(前表面)1a之上布置(安装)有具有位于其间的热传导薄片(热辐射薄片)54的辐射鳍片(热辐射部分，热沉)55。辐射鳍片55是由例如诸如铝(Al)或者铝合金的金属材料形成的热辐射构件。该热传导薄片54是弹性的绝缘薄片并且具有相对高的热传导率。热传导薄片54是由例如硅、丙烯酸酯、或是乙烯-丙烯酸橡胶材料形成的并且包括橡皮状或是胶状薄片等。热传导薄片54可以由通过将上述材料与作为基底材料的玻璃衣相混合获得的材料形成。热传导薄片54可以被夹在半导体器件1和辐射鳍片55之间作为热辐射部分并且带来增强热辐射效果的功能。辐射鳍片55通过螺丝钉、卡钉等(未示出)固定在安装板51之上。代替热传导薄片54，可以使用热辐射树脂黏合剂等将辐射鳍片55结合在或是固定在半导体器件1的顶表面1a上。
当每一个半导体器件1受到激励来操作半导体器件1中的半导体芯片2时，半导体器件1中的半导体芯片2产生热量。半导体芯片2由源极端子3、栅极端子4以及漏极端子5耦合。该源极端子3、栅极端子4以及漏极端子5由热传导率高于密闭树脂部分6的传导性材料(例如诸如铜合金的金属)形成。为此，在每一个半导体器件1的半导体芯片2中产生的热量通过源极端子3、栅极端子4以及漏极端子5辐射到半导体器件1的外部。此时，来自每一个半导体芯片2的热量通过源极端子3、栅极端子4以及漏极端子5辐射到安装板51。同时，该热量通过源极端子3、栅极端子4以及热传导薄片54辐射到辐射鳍片55。该辐射鳍片55具有多个形成在其中的鳍片并且从每一个半导体器件1传导到辐射鳍片55的热量被进一步辐射到外部空气。
在本实施例中的半导体器件1中，在半导体器件1的背表面1b暴露有作为外部耦合端子的：源极端子3(其第二部分3b)；栅极端子4(其第二部分4b)；以及漏极端子5。此时，在半导体器件1的顶表面1a(密闭树脂部分6的顶表面6a)暴露有：源极端子3的第一部分3a的顶表面13b；以及栅极端子4的第一部分4a的顶表面14b。出于这个原因，来自半导体器件1的半导体芯片2的热量可以从半导体器件1的两个表面(两侧)进行辐射。也就是说，热量可以从半导体器件的背表面1b一侧以及顶表面1a一侧辐射出来。(在背表面一侧，有源极端子3的第二部分3b，栅极端子4的第二部分4b，以及漏极端子5。)(在顶表面一侧，有源极端子3的第一部分3a，栅极端子4的第一部分4a。)结果是，就有可能提高树脂密封半导体封装类型的半导体器件的热辐射特性(辐射性能)。
然而，为了制备具有暴露在顶表面和下表面的端子的树脂密封的半导体封装，例如半导体器件1，重要的是要抑制住刚好在模制步骤之前的组合件40的高度h1的变化(起伏)。这样做的原因的一个例子如下：
如果组合件40的高度h1发生变化，当组合件40如图24所示固定在模具41、42中时：来自上方和下方的压力将会施加到半导体芯片2上并且有可能在半导体芯片2中发生断裂等。这会造成半导体器件的出产量降低。原因如下。当组合件40钳位在模41、42之间时，如果组合件40的高度h1过度地大于模具41、42中的空腔43的高度h0，就会发生下面情况：来自模41、42的压力通过下述而从上方以及下方施加到半导体芯片2上：位于半导体芯片2的上方的源极端子部分23的第一部分23a以及栅极端子部分24的第一部分24a以及位于半导体芯片2的下方的漏极端子部分25。相反地，如果组合件40的高度h1过度地小于模具41、42中的空腔43的高度h0，就会发生下面情况：将从密闭树脂部分6暴露的源极端子部分23、栅极端子部分24、以及漏极端子部分25的一部分就会被密闭树脂部分6所覆盖并且无法暴露。
刚好在模制步骤之前的组合件40的高度h1的变化由下述所引起：半导体芯片2和引线框21、22之间的连接状态的变化，键合材料的量的变化等。大量的键合材料增加了半导体芯片2和引线框21、22之间的键合材料层的厚度。结果是，增加了组合件40的高度h1。同时，少量的键合材料降低了半导体芯片2和引线框21、22之间的键合材料层的厚度。结果是，降低了组合件40的高度h1。然而，很难精确地控制制备工艺中所提供的键合材料的量。控制所提供的键合材料的量以降低半导体芯片2和引线框21、22之间的键合材料的量的变化存在一个限度。即使可以精确地控制所提供的键合材料的量，半导体芯片2和引线框21、22之间的连接状态也会产生变化。该连接状态的变化改变了刚好在模制步骤之前的组合件40的高度h1。
所完成的半导体器件(树脂密封半导体封装)的高度由刚好在模制步骤之前的组合件40的高度h1来限定。因此，如果刚好在模制步骤之前的组合件40的高度h1发生改变，所完成的半导体器件的高度也会改变。如果半导体器件1的高度发生改变，在下述情况下就会产生一个问题：如图28所示，多个半导体器件1安装在安装板51之上并且通过其间的热传导薄片54将辐射鳍片55安装在半导体器件1之上的情况。在辐射鳍片55和半导体器件1之间通过热传导薄片54的耦合状态会发生改变。结果是，有可能各个半导体器件1的热辐射状态各不相同。
在本实施例中，并非仅有键合材料7(7a、7b)而是还有膜构件8a、8b放置在半导体芯片2和引线框21、22之间。因此抑制了刚好在模制步骤之前的组合件40的高度h1的变化(起伏)。
将给出更为具体的描述。在本实施例中，在步骤S2到S4执行下列工艺：通过其间的膜构件8a和键合材料7a将半导体芯片2放置(安装)在引线框21的每一个漏极端子部分25的第一主表面35a之上。进一步，在步骤S5到S7，通过其间的膜构件8a和键合材料7b将下述放置(安装)在半导体芯片2的前表面2a上：引线框22的源极端子部分23的第一部分23a以及栅极端子部分24的第一部分24a。
出于这个原因，刚好在针对键合材料7a、7b的固化步骤，步骤S8之前实现下述：并不仅仅是键合材料7a而是还有膜构件8a存在于半导体芯片2的背表面2b和引线框21的每一个漏极端子部分25的第一主表面35a之间。此外，在下列表面之间并不仅仅存在键合材料7b而是还有膜构件8b：半导体芯片2的前表面2a；引线框22的每一个源极端子部分23的第一部分23a的第一主表面33a以及每一个栅极端子部分24的第一部分24a的第一主表面34a。
与本实施例不同，如果没有提供膜构件8a、8b，所提供的键合材料7a、7b等的量变化会导致下述：在步骤S8对键合材料7a、7b进行固化之后，组合件40的高度h1存在变化。
然而，在本实施例中，在半导体芯片2和引线框21的每一个漏极端子部分25之间存在有膜构件8a。出于这个原因，膜构件8a限定了引线框21的每一个漏极端子部分25的第一主表面(顶表面)35a和半导体芯片2的背表面2b之间的距离(长度)D1。该距离D1基本上与膜构件8a的厚度T1一致(也就是说，D1＝T1)并且几乎不受到所提供的键合材料7a的量的影响。进一步，在半导体芯片2和引线框22的每一个源极端子部分23和栅极端子部分24之间存在膜构件8b。出于这个原因，膜构件8b限定了半导体芯片2的前表面2a和下述之间的距离(长度)D2：引线框22的每一个源极端子部分23的第一部分23a的第一主表面(下表面)33a以及每一个栅极端子部分24的第一部分24a的第一主表面(下表面)34a。该距离D2基本上与膜构件8b的厚度T2一致(也就是说，D2＝T2)并且几乎不受到所提供的键合材料7a的量的影响。
膜构件8a、8b是膜状的构件并且因此其厚度T1、T2容易控制。可以通过例如将具有希望厚度的膜8切割成预定的形状(膜构件8a、8b的形状)来获得具有希望厚度T1、T2的膜构件8a、8b，如图14所示。出于这个原因，就有可能防止膜构件8a、8b的厚度T1、T2的变化。
膜构件8a存在于半导体芯片2和引线框21的每一个漏极端子部分25之间。膜构件8a用以使半导体芯片2的背表面2b与引线框21的每一个漏极端子部分25之间的距离D1基本上保持为恒定，直到在步骤S8将键合材料7a、7b固化。膜构件8b存在于半导体芯片2和引线框22的每一个源极端子部分23和栅极端子部分24之间。膜构件8b用以使下述的距离基本上保持为恒定，直到在步骤S8将键合材料7a、7b固化：半导体芯片2的前表面2a与引线框22的每一个源极端子部分23的第一部分23a和每一个栅极端子部分24的第一部分24a之间的距离D2。
通过将键合材料7a固化而获得的键合材料7如此形成，使得实现下述：键合材料7与半导体芯片2的背表面的漏极电极2d和引线框21的漏极端子部分25相接触并且将它们结合在一起。其膜厚度由膜构件8a的膜厚度来限定，而不是由所提供的键合材料7a的量限定。同样地，通过将键合材料7b固化而获得的键合材料7如此形成，使得该键合材料与下述相接触：半导体芯片2的源极焊盘电极2s和栅极焊盘电极2g以及引线框22的每一个源极端子部分23的第一部分23a和每一个栅极端子部分24的第一部分24a。因此键合材料7将它们结合在一起。其膜厚度由膜构件8b的膜厚度来限定，而不是由所提供的键合材料7b的量限定。所提供的键合材料7a、7b的量的起伏可以被键合材料7的平面尺寸(面积)的变化所吸收。出于这个原因，通过调节每一个膜构件8a、8b的膜厚度而将键合材料7的膜厚度控制到预定的值。因此，使用具有预定膜厚度的膜构件8a、8b使得可能抑制键合材料7中膜厚度的变化(起伏)。因此就有可能抑制刚好在模制步骤之前的组合件40的高度h1的变化(起伏)。
因此，就要求膜构件8a、8b较之键合材料7a、7b而言在加载(在厚度方向上加载)时更不容易变形。也就是说，要求膜构件8a、8b在加载(在厚度方向上加载)时较之键合材料7a、7b而言其变形率(在厚度方向上变形率)更低。这就意味着：当键合材料7a、7b以及膜构件8a、8b放置在平面上并且对它们施加相同的负载时，膜构件8a、8b较之键合材料7a、7b而言更不容易变形。(也就是说，膜构件8a、8b在垂直于上述平面的厚度方向上更不容易变形。)由于膜构件8a、8b是膜状的构件，因此它们较之于膏状的键合材料7a、7b而言在加载时更不容易变形(较低的变形率)。出于这个原因，在不仅将键合材料7a、7b还有膜构件8a、8b放置在半导体芯片2和端子之间时使得上述的距离D1、D2得以保持恒定。
更希望膜构件8a、8b具有弹性。这会产生如下效果，即半导体器件中的热应力被吸收并且半导体芯片2中的断裂以及键合材料7的劳损可以被更为适当地防止。因此，就希望将其弹性高于键合材料7a、7b的弹性的材料用于膜构件8a、8b。
进一步，希望将下述材料用于膜构件8a、8b：在固化步骤，即步骤S8的针对键合材料7a、7b的热处理或是回流工艺期间在厚度方向上不变形的材料；其厚度T1、T2可以尽可能地得以保持；并且上述的距离D1、D2可以尽可能地保持在预定的值。
出于这个原因，希望用于膜构件8a、8b的材料的例子包括：通过将垫隔微粒混合进包括树脂材料(聚酰亚胺、环氧树脂等)的基膜(基底材料层)而获得的材料。也就是，膜构件8a、8b由其中混合有垫隔微粒的树脂膜(基膜)形成。对于垫隔微粒的材料，希望一种在固化步骤，即步骤S8期间不会由于加热而变形的材料，并且希望该材料的形状是球形的。更希望将金属微粒用作垫隔微粒；然而，任何预先通过固化热凝固树脂微粒而获得的其它微粒都可以被用作为垫隔微粒。
当具有混合在其中的垫隔微粒的树脂膜用于膜构件8a、8b时，希望膜构件8a中的垫隔微粒的直径应当基本上与膜构件8a的厚度T1相同。类似地，希望膜构件8b中的垫隔微粒的直径应当基本上与膜构件8b的厚度T2相同。当具有混合在其中的垫隔微粒的树脂膜用于膜构件8a、8b时，该垫隔微粒很难变形，即使树脂膜在固化步骤，即步骤S8中由于加热而收缩。因此，上述距离D1、D2可以适当地保持在预定的值。
即使树脂膜不包含垫隔微粒，但是只要它在下列步骤中不太易于在厚度方向上变形(收缩)就可以被用于膜构件8a、8b：用于键合材料7a、7b的固化步骤(热处理或者回流)，即步骤S 8。
传导性膜构件和绝缘性膜构件都可以被用作膜构件8a、8b。当传导性膜构件被用作膜构件8a时，并不仅是键合材料7而是还有膜构件8a可以促成半导体芯片2的电极和端子之间的电耦合。因此，耦合阻抗得到降低。
与本实施例不同，半导体芯片2的电极可以仅仅通过传导性膜构件而不使用键合材料7(7a、7b)被结合到源极端子3、栅极端子4以及漏极端子5。然而，在这种情况下，问题就产生了。较之于具有高电导率的包含银膏、焊料等的键合材料7而言，半导体芯片2的电极与源极端子3、栅极端子4、以及漏极端子5之间的阻抗就增加了。结果是，半导体器件的性能就降低了。特别是，当具有形成在其中的槽栅极结构的垂直功率MISFET的半导体芯片用作半导体芯片2时，所通过的电流就会大。因此，就要求尽可能地降低半导体芯片2的电极和源极端子3、栅极端子4以及漏极端子5之间的阻抗。
然而，在本实施例中，键合材料7(7a、7b)用以将半导体芯片2的电极和源极端子3、栅极端子4以及漏极端子5结合起来。其电导率高于(电阻率低于)膜构件8a、8b的材料可以被用作键合材料7(7a、7b)。因此，就有可能降低半导体芯片2的电极和源极端子3、栅极端子4以及漏极端子5之间的阻抗并且因此提高半导体器件1的性能。
因此在本实施例中，就希望键合材料7的电导率高于(即电阻率低于)膜构件8a、8b。换句话说，就希望键合材料7每单位面积的阻抗低于膜构件8a、8b。(该单位面积是在平行于半导体芯片2的前表面2a或是背表面2b的平面上的单位面积。)结果是，就有可能降低半导体芯片2的电极和源极端子3、栅极端子4以及漏极端子5之间的阻抗并且提高半导体器件1的性能
至于放置在半导体芯片2和漏极端子5(漏极端子部分25)之间的膜构件8a，希望采取如从图12所见的下列措施：从平面上来看，(该平面为与半导体芯片2的背表面相平行的平面)该膜构件8a放置在半导体芯片2的背表面2b的外围部分，而不是放置在半导体芯片2的背表面2b的中心部分。结果是，就有可能主要地利用具有高电导率和黏合度的键合材料7来负责半导体芯片2的背表面漏电极2d和漏极端子5(漏极端子部分25)之间的结合。
键合材料7a以及至少一个膜构件8a放置在半导体芯片2和漏极端子5(漏极端子部分25)之间。如图12所见，更希望将多个膜构件8a放置在半导体芯片2的背表面2b(优选地，背表面2b的外围部分)上。在图12的例子中，放置了两个膜构件8a。此时，更希望采取如图12所示的下列措施：膜构件8a放置在半导体芯片2的背表面2b的对角线的方向上或是沿着半导体芯片2的背表面2b的两个相对侧的位置上。这就使得有可能提高漏极端子5(漏极端子部分25)的顶表面15a(第一主表面35a)和半导体芯片2的背表面2b之间的平行性。
图12中的两个膜构件8a可以被耦合在一起以形成平面环形的一个膜构件。但是在这种情况下，如果提供了过大量的键合材料7a，其排出路径就会消失。因此，就要求相对精确地调整所提供的键合材料7a的量。
如图12所示，当将膜构件8a分为多片并且将这些片放置在半导体芯片2的背表面2b的外围部分时，就带来了如下优势：当半导体芯片2在步骤S4被安装时，即使提供了过大量的键合材料7a，该键合材料7a也能够排出到外围侧；并且因此就使得上述的距离D1与膜构件8a的厚度T1相等。出于这个原因，就可能确保所提供的键合材料7a的量的裕度。
至于放置在半导体芯片2和源极端子3(源极端子部分23)以及栅极端子4(栅极端子部分24)之间的膜构件8b，希望采取如从图17所见的下列措施：将膜构件8b放置(安装)在半导体芯片2的前表面2a上不与栅极焊盘电极2g或是源极焊盘电极2s相重叠的位置上。结果是，就有可能在步骤S6恰当地将键合材料7b放置在栅极焊盘电极2g和源极焊盘电极2s上。
键合材料7b以及至少一个膜构件8b放置在半导体芯片2和源极端子3(源极端子部分23)以及栅极端子4(栅极端子部分24)之间。如图17所见，更希望将多个膜构件8b放置在半导体芯片2的前表面2a(优选地，前表面2a的外围部分)上。在图17的例子中，放置了两个膜构件8b。此时，更希望采取如图17所示的下列措施：膜构件8b放置在半导体芯片2的前表面2a的对角线的方向上或是沿着半导体芯片2的前表面2a的两个相对侧的位置上。这就使得有可能提高半导体芯片2的前表面2a和下述之间的平行性：源极端子3(源极端子部分23)的下表面13a(第一主表面33a)以及栅极端子4(栅极端子部分24)的下表面14a(第一主表面34a)。
在本实施例中，如上所述，并非仅有键合材料7(7a、7b)而是还有膜构件8a、8b放置在半导体芯片2和端子之间。因此就有可能抑制刚好在模制步骤之前的组合件40的高度h1的变化(起伏)。结果是，就有可能防止在模制步骤中在半导体芯片中产生断裂等并且因此提高半导体器件的出产量。此外，有可能均衡所完成的半导体器件1的高度。由于所完成的半导体器件1的高度可以被均衡，当在多个半导体器件1上安装用于热辐射的构件(例如，上述的辐射鳍片55)时可以实现：每一个半导体器件1和用于热辐射的构件之间的耦合状态变得均匀并且因此在每一个半导体器件1中的热辐射的状态可以变得均匀。这样，就有可能使得每一个半导体器件的热辐射特性一致并且从而提高其性能。
在本实施例中，在顶表面和下表面处具有暴露的端子的树脂密封半导体封装类型的半导体器件1如此制备使得实现下述：半导体芯片2被多个端子(源极端子3、栅极端子4以及漏极端子5)从上方和下方夹着。具有或仅位于前表面2a或仅位于背表面2b的电极的半导体芯片可以被用作半导体芯片2。(这种半导体芯片在前表面2a处具有电极并且在背表面2b处不具有电极。)然而，出于上述的原因，当本实施例适用于当在前表面2a和背表面2b处都具有电极的半导体芯片用作半导体芯片2的情况时可以取得很大的效果。(这种半导体芯片具有前表面电极和背表面电极。)对于下面描述的第二到第七实施例来说也是如此。
具有各种形成在其中的半导体元件的半导体芯片可以在本实施例中用作半导体芯片2。该半导体芯片并不需要是上述的具有形成在其中的槽栅极结构的垂直功率MISFET(金属绝缘半导体场效应晶体管)的半导体芯片而是也可以使用任何其它类型的半导体芯片。然而，当本实施例用于下述情况时可以获得很大效果：半导体芯片产生很大热量的情况，例如，具有形成在其中的如功率MISFET的功率晶体管的半导体芯片用作半导体芯片2时。(这种产生大量热的半导体芯片的一个例子是具有形成在其中的用于功率放大的半导体放大元件的半导体芯片。)这是由于本实施例中的半导体器件1的辐射性能通过在顶表面和下表面暴露端子而得到提高。上述的具有形成在其中的槽栅极结构的垂直功率MISFET(金属绝缘半导体场效应晶体管)的半导体芯片在工作时产生相对较大的热量。因此，当本实施例适用到具有形成在其中的槽栅极结构的垂直功率MISFET的半导体芯片用作半导体芯片2的情况时可以获得较大的效果。对于下面描述的第二到第七实施例来说也是如此。
(第二实施例)
在第一实施例中，通过采取下面的措施而抑制刚好在模制步骤之前的组合件40的高度h1的变化：并非仅有键合材料7a、7b(7)而是还有膜构件8a、8b放置在半导体芯片2和端子之间。在第二实施例中，刚好在模制步骤之前的组合件的高度h1的变化不是通过使用膜构件8a、8b而得到抑制。这通过对键合材料7a、7b的类型以及用于该键合材料7a、7b的固化步骤进行修改而完成。
图29是描述了本实施例中用于半导体器件1c的制备工艺的工艺流程图。图30、图31以及图34到图37是描述了本实施例中用于半导体器件1c的制备工艺的主要部分横截面图。在这些图中，图30和图31是描述了相同工艺步骤的不同的横截面图；图34和图35是描述了相同工艺步骤的不同的横截面图；以及图36和图37是描述了相同工艺步骤的不同的横截面图。图30对应于关于第一实施例的图20的相同工艺步骤的相同位置处的横截面；图31基本上对应于关于第一实施例的图21的相同工艺步骤的相同位置处的横截面；图34基本上对应于关于第一实施例的图22的相同工艺步骤的相同位置处的横截面；图35基本上对应于关于第一实施例的图23的相同工艺步骤的相同位置处的横截面。图36是对应于关于第一实施例的图3的横截面图并且图37是对应于关于第一实施例的图4的横截面图。图32和图33是用于银膏7c的固化步骤的解释性示图。在这些图中，图32是平面图并且图33是横截面图。图33描述了对应于图30的横截面的一个横截面。
在本实施例中，一直到步骤S7(引线框22放置步骤)的之前的步骤都与第一实施例中一样执行，除了：既不执行步骤S2也不执行步骤S5(膜构件8a、8b放置步骤)；并且在步骤S3和S6(键合材料7a、7b放置步骤)将银膏7c用作键合材料7a、7b。(也就是代替步骤S3和S6而执行步骤S3a和S6a。)结果是，获得了如图30和图31所描述的与关于第一实施例的图20和图21相同的结构。
将给出更为具体的描述。在步骤S1，如第一实施例一样准备半导体芯片2和引线框21、22。半导体芯片2和引线框21、22的结构和制备方法与第一实施例中的相同。与第一实施例不同的是，不执行步骤S2(膜构件8a放置步骤)。与键合材料7a相对应的银(Ag)膏7c(第一银膏)被放置(安装)在引线框21的每一个漏极端子部分25的第一主表面35a之上(步骤S3a)。步骤S3a(银膏7c放置步骤)基本上与上述的步骤S3(键合材料7a放置步骤)相同除了将银膏7c用作键合材料7a。这样，就将银膏7c放置或是施加到在引线框21的每一个漏极端子部分25的第一主表面35a上将要安装半导体芯片2的区域上。该银膏7c包含有垫隔微粒(之后描述的垫隔微粒66)，稍后将对其进行描述。
在步骤S4，如第一实施例中一样，将半导体芯片2放置(安装)在引线框21的每一个漏极端子部分25之上。将半导体芯片2放置(安装)在引线框21的每一个漏极端子部分25之上的方法与第一实施例中的相同。这样半导体芯片2就通过其间的银膏7c放置(安装)在引线框21的每一个漏极端子部分25的第一主表面35a之上并且由银膏7c的黏合(黏附)暂时固定。在本实施例中，省略了步骤S2(膜构件8a放置步骤)。因此，在半导体芯片2的背表面2b(背表面漏极电极2d)和引线框21的每一个漏极端子部分25的第一主表面(顶表面)35a之间仅存在银膏7c。
和第一实施例不同，没有执行步骤S5(膜构件8b放置步骤)。作为与键合材料7b相对应的银(Ag)膏7c(第二银膏)被放置(施加)在半导体芯片2的前表面2a的栅极焊盘电极2g和源极焊盘电极2s之上(步骤S6a)。步骤S6a(银膏7c放置步骤)基本上与上述的步骤S6(键合材料7a放置步骤)相同除了将银膏7c用作键合材料7b。
在步骤S7，和第一实施例相同的是，将引线框22放置在每一个半导体芯片2的前表面2a之上。将引线框22放置在每一个半导体芯片2的前表面2a之上的方法与第一实施例中的相同。这样就通过其间的银膏7c将引线框22的每一个源极端子部分23的第一部分23a放置在每一个半导体芯片2的源极焊盘电极2s之上。此时，就通过其间的银膏7c将引线框22的每一个栅极端子部分24的第一部分24a放置在每一个半导体芯片2的栅极焊盘电极2g之上。它们由银膏7c的黏合(黏附)暂时固定。
这样就获得了如图30和图31所描述的结构(临时组合件40b)。该临时组合件40b包括引线框21、22以及通过银膏7c夹在其间的半导体芯片2，然而，银膏7c还没有被固化。
在本实施例中，省略了步骤S2和步骤S5(膜构件8a、8b放置步骤)。因此，在临时组合件40b的下述表面之间仅仅存在银膏7c：半导体芯片2的背表面2b(背表面漏极电极2d)以及引线框21的每一个漏极端子部分25的第一主表面(顶表面)35a。在临时组合件40b中，在半导体芯片2的前表面2a和下述表面之间仅仅存在银膏7c：引线框22的每一个源极端子部分23的第一部分23a的第一主表面33a以及每一个栅极端子部分24的第一部分24a的第一主表面34a。
银膏7c被固化(步骤S8a)。步骤S8a(银膏7c固化步骤)对应于上述的步骤S8(键合材料7a、7b固化步骤)。在步骤S8a，通过热处理(加热)对银膏7c进行固化。
本实施例的特征在于用于银膏7c的固化工艺(用于固化的热处理)在固化步骤，即步骤S8a中执行下述针对银膏7c的操作时得以执行：对其中夹有半导体芯片2的引线框21的每一个漏极端子部分25和引线框22的每一个源极端子部分23和栅极端子部分24施加压力(负载)。在图30和图31中，该压力(负载)示意性地用箭头67指出并且该箭头67的方向与该压力(负载)施加的方向相同。
图32和图33是说明了用于银膏7c的固化步骤的一个例子的解释性示图。图32以平面视图的形式说明了临时组合件40b设置在保持夹具60(盖部分62移开)的基底部分61之上的方式。图33以横截面图的形式说明了在临时组合件40b已经设置在保持夹具60的基底部分61之上之后保持夹具60的盖部分62附着在基底部分61上的方式。图33中横截面获得的位置对应于图32中的线C1-C1。
为了执行用于银膏7c的固化步骤，首先将临时组合件40b设置在保持夹具60的基底部分61之上，如图32和图33所示。接着将保持夹具60的盖部分62附着在基底部分61上。基底部分61具有多个支撑物状的高度固定销61a。通过将盖部分62的突出(伸出部分)62a安装进高度固定销61a的顶部的洞61b中而将该盖部分62固定在基底部分61上。这样当临时组合件40b设置在保持夹具60上时，临时组合件40b可以由保持夹具60的盖部分62和基底部分61从上方和下方保持住。
引线框21的每一个漏极端子部分25的第二主表面(下表面)35b与保持夹具60的基底部分61的顶表面61c相接触；并且下述与保持夹具60的盖部分62的下表面62c相接触：引线框22的每一个源极端子部分23的第一部分23a的第二主表面(顶表面)33b以及每一个栅极端子部分24的第一部分24a的第二主表面(顶表面)34b。被钳位并且保持在基底部分61和盖部分62之间的结果是，压力(负载)被施加到下述表面之间的区域：引线框22的每一个源极端子部分23的第一部分23a的第二主表面(顶表面)33b以及每一个栅极端子部分24的第一部分24a的第二主表面(顶表面)34b；以及引线框21的每一个漏极端子部分25的第二主表面(下表面)35b。对于高度固定销61a的高度的调节使得有可能防止过度的压力(负载)被施加到临时组合件40b。
设置在保持夹具60上的临时组合件40b被加热(接受热处理)从而将临时组合件40b中的银膏7c进行固化。结果是，银膏7c变成包含固化的银膏的键合材料7d。键合材料7d对应于第一实施例中的键合材料7；然而，本实施例中的键合材料7d(等同于键合材料7)是通过固化银膏7c而获得的。该保持夹具60是由耐受这种热处理的材料形成的。这就使得可能将由保持夹具60从上方和下方进行保持的临时组合件40b和保持夹具60一起放入加热炉进行加热(执行用于固化银膏7c的加热)。
这样用于银膏7c的固化步骤，即步骤S8a，就可以被执行。结果是，如图34和图35所示，下述部分和电极就通过键合材料7d(固化的银膏7c)而结合并且电耦合在一起：引线框21、22的每一个源极端子部分23、栅极端子部分24以及漏极端子部分25；以及每一个半导体芯片2的源极焊盘电极2s、栅极焊盘电极2g以及背表面漏极电极2d。也就是说，引线框22的每一个源极端子部分23(其第一主表面33a)以及每一个半导体芯片2的源极焊盘电极2s通过键合材料7d结合并且电耦合在一起。引线框22的每一个栅极端子部分24(其第一主表面34a)以及每一个半导体芯片2的栅极焊盘电极2g通过键合材料7d结合并且电耦合在一起。每一个半导体芯片2的背表面漏极电极2d以及引线框21的每一个漏极端子部分25(其第一主表面35a)通过键合材料7d结合并且电耦合在一起。结果是，获得包括通过键合材料7d而在其间结合在一起的引线框21、22以及半导体芯片2的组合件(工件)40c。
通过对临时组合件40b中的银膏7c进行固化而获得的组合件40c对应于第一实施例中的组合件40。然而，与组合件40不同的是，在半导体芯片2和端子部分之间不存在膜构件8a或者8b。取代其的是，引线框21、22的每一个端子部分和半导体芯片2的每一个电极通过键合材料7d(固化的银膏7c)结合并且电耦合在一起。
接下来的步骤与第一实施例中的相同。也就是说，和第一实施例中的一样，在步骤S9形成密闭树脂部分6，在步骤S10执行镀覆，并且在步骤S11对引线框21、22进行切割。这些步骤和第一实施例中的一样，因此在此省略对其的描述。
这样本实施例中的半导体器件1c就如图36和图37所示制备好了。半导体器件1c的俯视图和仰视图和关于第一实施例的图1和图2相同，因此在此省略这些图。
如图36和图37所示的半导体器件1c与第一实施例的半导体器件1不同之处在于：没有使用膜构件8a或者8b并且通过键合材料7d(固化的银膏7c)将下述结合并且电耦合在一起：源极端子3在半导体芯片2的前表面2a上与源极焊盘电极2s结合并且电耦合在一起；栅极端子4在半导体芯片2的前表面2a上与栅极焊盘电极2g结合并且电耦合在一起；并且漏极端子5在半导体芯片2的背表面2b上与背表面漏极电极2d结合并且电耦合在一起。半导体器件1c的其它构造与第一实施例中的半导体器件1的构造相同，因此在此省略关于其的描述。
将对于在本实施例中所使用的银膏给出更为详细的描述。
图38是银膏7c的解释性示图。图38概括性地描述了临时组合件40b中银膏7c在半导体芯片2和端子部分64之间存在的方式。图38是横截面图但是为了容易理解起见省略了阴影线。
图38中的端子部分64对应于引线框21的漏极端子部分25、引线框22的源极端子部分23、或者引线框22的栅极端子部分24。当端子部分64是漏极端子部分25时，半导体芯片2的背表面2b(背表面漏极电极2d)通过其间的银膏7c而与端子部分64相对。当端子部分64是源极端子部分23时，半导体芯片2的前表面2a(源极焊盘电极2s)通过其间的银膏7c而与端子部分64相对。当端子部分64是栅极端子部分24时，半导体芯片2的前表面2a(栅极焊盘电极2g)通过其间的银膏7c而与端子部分64相对。
总体说来，银膏是由通过将Ag填充料混合进热凝固环氧树脂而获得的传导性树脂组成的。然而，本实施例中所使用的银(Ag)膏7c是通过将垫隔微粒66掺和进作为基底树脂的常规银膏来获得的，该常规银膏是通过将银(Ag)填充料65混合进热凝固树脂(例如，热凝固环氧树脂)而获得的。希望垫隔微粒66在步骤S8a对银膏7c进行固化时很难变形并且其形状是球形的。更希望预先固化的热凝固树脂的微粒用作垫隔微粒，然而，任何其它的微粒，例如金属微粒都可以用作垫隔微粒66。希望垫隔微粒66的弹性系数不大于4Gpa。
垫隔微粒66的微粒尺寸(直径)等于键合材料7d(固化的银膏7c)的厚度。因此垫隔微粒66的微粒尺寸优选地为8μm到20μm左右。这是因为：如果垫隔微粒66的微粒尺寸太小，键合材料7d的厚度就会降低并且键合强度就会下降；而如果垫隔微粒66的微粒尺寸太大，键合材料7d的厚度就会增加并且就有可能产生空隙。
例如可以如下所描述地准备掺和有垫隔微粒66的银膏7c。将溶剂添加进用于常规银膏的银填充料65和热凝固树脂(例如，热凝固环氧树脂)以调整其粘度接着将这些材料在辊中捏制。所捏制的混合物在真空中排除空气以去除其中的气泡。接着将具有微粒尺寸为例如10μm左右的垫隔微粒66掺和进来并进一步对混合物进行捏制。当捏制垫隔微粒66时，应当避免通过辊进行捏制以防止其崩坏或是破坏，并且例如使用混合器。结果是，就获得了掺和有具有微粒尺寸为例如10μm左右的垫隔微粒66的银膏7c。
与本实施例中的银膏不同的是，常规的银膏没有掺和垫隔微粒66并且通过将Ag填充料填充进包含作为基底树脂的树脂和溶剂的液体树脂中获得。当对这种常规银膏进行固化时，液体树脂会收缩并且同时溶剂会挥发。因此，较之之前的固化而言，Ag膏的膜厚度会降低。然而，很难控制固化前的银膏的膜厚度并且也很难控制在固化步骤银膏厚度会降低多少。因此，就很难将固化的银膏膜厚度控制到一个预定的厚度。因此，在第一实施例中，通过使用膜构件8a、8b来将键合材料7的膜厚度控制到一个预定的厚度。(这样的原因在于键合材料7的厚度变得与膜构件8a、8b的厚度基本上相同。)
然而，在本实施例中，如上所述使用了掺和有垫隔微粒66的银膏7c。即使当在固化步骤，即步骤S8a，对包含作为基底树脂的树脂和溶剂的液体树脂进行固化时银膏7c的基底树脂收缩了，也可以实现下述：垫隔微粒66没有变形(收缩)因此银膏7c的膜厚度没有收缩到一个等于或者小于垫隔微粒66的微粒尺寸的值。
进一步，在本实施例中，当在步骤S8a对银膏7c进行固化时采取如下措施：压力(负载)施加到其间夹有半导体芯片2的引线框21的每一个漏极端子部分25以及引线框22的每一个源极端子部分23和栅极端子部分24。在图38中，该压力(负载)示意性地用箭头67指出并且该箭头67的方向等于该压力(负载)施加的方向。在步骤S8a(针对银膏7c的固化步骤)，在银膏7c被固化时执行下列操作：其间夹有半导体芯片2的引线框21的每一个漏极端子部分25以及引线框22的每一个源极端子部分23和栅极端子部分24由保持夹具60保持着。(也就是说，当压力被施加到这些端子部分上时银膏7c被固化)。
也就是，在本实施例中，通过在完成下述操作时执行热处理来对银膏7c进行固化：压力(负载)被施加到通过其间的银膏7c彼此相对的引线框21的每一个漏极端子部分25和半导体芯片2之间的区域；并且同时，压力(负载)被施加到通过其间的银膏7c彼此相对的引线框22的每一个源极端子部分23以及栅极端子部分24和半导体芯片2之间的区域。银膏7c在所施加的压力(负载)之下将会变薄但是掺和在银膏7c中的垫隔微粒66在该压力(负载)之下却几乎不变形。因此银膏7c的膜厚度变得与垫隔微粒66的微粒尺寸(直径)相等。在这种状态下，通过加热对银膏7c(中的基底树脂)进行固化。出于这种原因，包含固化的银膏7c的键合材料7d的膜厚度变得基本上等于垫隔微粒66的微粒尺寸(直径)。因此通过使得掺和在银膏7c中的垫隔微粒66的微粒尺寸与键合材料7d的希望厚度相匹配而将键合材料7d的膜厚度控制在预定的值。出于这个原因，使用掺和有具有预定微粒尺寸的垫隔微粒66的银膏7c使得有可能抑制键合材料7d的膜厚度的变化(起伏)。因此就有可能抑制住刚好在模制步骤之前的组合件40c的高度h1的变化(起伏)。
如上所述，在本实施例中，通过采取如下措施而使得刚好在模制步骤之前的组合件40c的高度h1的变化(起伏)可以被抑制住：使用包含垫隔微粒66的银膏7c并且银膏7c在压力(负载)被施加到其上之时被固化。结果是，就有可能防止在模制步骤中在半导体芯片中产生断裂等并且因此提高半导体器件的出产量。此外，有可能均衡所完成的半导体器件1c的高度。由于所完成的半导体器件1c的高度可以被均衡，当在多个半导体器件1c之上安装用于热辐射的构件(例如，上述的辐射鳍片55)时可以实现：每一个半导体器件1c和用于热辐射的构件之间的耦合状态变得均匀并且因此在每一个半导体器件1c中的热辐射的状态可以变得均匀。这样，就有可能使得每一个半导体器件的热辐射特性一致并且从而提高其性能。
(第三实施例)
在第一实施例中，通过采取下面的措施而抑制刚好在模制步骤之前的组合件40的高度h1的变化：并非仅有键合材料7a、7b而是还有膜构件8a、8b放置在半导体芯片2和端子之间。在第二实施例中，刚好在模制步骤之前的组合件40c的高度h1的变化是通过采取如下的措施而得到抑制的：使用包含垫隔微粒66的银膏7c并且银膏7c在压力(负载)被施加到其上之时被固化。然而，在第三实施例中，提供一种即使刚好在模制步骤之前组合件的高度存在着变化也在出产量和热辐射特性方面都很卓越的半导体器件。
图39是说明了用于本实施例中的半导体器件1d的制备工艺的工艺流程图。图40到图48是说明了用于本实施例中的半导体器件1d的制备工艺的主要部分平面图或是主要部分横截面图。在图40到图48中，图40、图41、图46是平面图(主要部分平面图)并且图42到图45、图47和图48是横截面图(主要部分横截面图)。图40到图43描述了相同的工艺步骤。图40是俯视图；图41是对应于图40的热传导薄片71被透视的平面图；图42基本上对应于沿着图41中的A3-A3线获得的横截面图；并且图43基本上对应于沿着图41中的B3-B3线获得的横截面图。在图40和图41中，为了便于理解，用虚线指出了稍后将用密闭树脂部分6覆盖的区域(将要形成密闭树脂6的区域)。在图41中，为了便于理解，用点划线指出了被透视的热传导薄片71的轮廓位置。图44和图45是在对应于图42所示的位置(横截面位置)处的不同工艺步骤的横截面图。图46是完成的半导体器件1d的俯视图；图47基本上对应于沿着图46中的A4-A4线获得的横截面并且对应于关于第一实施例的图3；并且图48基本上对应于沿着图46中的B4-B4线获得的横截面并且对应于关于第一实施例的图4。
在本实施例中，一直到步骤S8，或是用于键合材料7a、7b的固化步骤的之前的步骤都与第一实施例中一样执行，除了：既不执行步骤S2(膜构件8a放置步骤)也不执行步骤S5(膜构件8b放置步骤)。在本实施例中，换句话说，进行下述工序：一直到步骤S7，或是引线框22放置步骤之前的步骤都与第二实施例中一样执行；然而，类似于第一实施例中的一种材料(不限于银膏7c的键合材料)用于键合材料7a、7b；并且接着如同第一实施例一样执行针对键合材料7a、7b的固化步骤，即步骤S8。
如图40到图43所示，热传导薄片(绝缘薄片、热传导绝缘薄片)71被放置(安装、粘附)在下述部分之上：引线框22的每一个源极端子部分23的第一部分23a以及每一个栅极端子部分24的第一部分24a(步骤S21)。将给出更为具体的描述。热传导薄片71具有顶表面71a和下表面71b，其为位于彼此相对侧的主表面。在步骤S21，热传导薄片71被粘附使得热传导薄片71的下表面71b与下列表面相接触：引线框22的每一个源极端子部分23的第一部分23a的第二主表面(顶表面)33b以及每一个栅极端子部分24的第一部分24a的第二主表面(顶表面)34b。这样就获得了包含引线框21、22、结合在其间的半导体芯片2以及粘附在引线框22之上的热传导薄片71的组合件(工件)40d。该组合件40d对应于第一实施例和第二实施例中的组合件40、40c但是与这些组合件的区别主要在于粘附了热传导薄片71。
从图41等可以看出，希望在步骤S21粘附的热传导薄片71应该在一平面上环抱着源极端子部分23的第一部分23a以及栅极端子部分24的第一部分24a。结果是，半导体器件1d的辐射性能可以得到进一步的提高。热传导薄片71具有厚度(初始厚度)T3。热传导薄片71通过热传导薄片71的黏附暂时固定在源极端子部分23的第一部分23a以及栅极端子部分24的第一部分24a上。
热传导薄片71由绝缘体构成并且具有绝缘特性。出于这个原因，热传导薄片71是绝缘薄片。这就使得有可能防止源极端子3和栅极端子4在完成的半导体器件1d中短路。由于热传导薄片71用于热辐射，就希望它的热传导率高并且要求其热传导率至少高于密闭树脂部分6的热传导率。进一步希望热传导薄片71的热传导率为5到10W/m K。进一步，热传导薄片71具有弹性并且在压力(负载)下在厚度方向上可以收缩。出于这个原因，当至少部分热传导薄片71用弹性体形成时，可以轻易地提供弹性并且也希望如此。因此，希望热传导薄片71是弹性薄片。更希望热传导薄片71的弹性系数为1到100Mpa。例如，下述材料可以被用作热传导薄片71：通过将玻璃衣(玻璃纤维的织物衣)放置在硅酮橡胶的基膜中用于保持强度并且通过包含用于增强热传导性能的填充料来获得的物质。
刚好在模制步骤之前的组合件40d(如图42、图43所指出的)的高度h4对应于下述值：通过将热传导薄片71的厚度T3添加到组合件40d在没有粘附热传导薄片71之前的厚度h3而获得的值。(也就是，h4＝T3+h3。)组合件40d的高度h4对应于漏极端子部分25的第二主表面(下表面)35b到下述之间的高度(距离)：源极端子部分23的第一部分23a以及栅极端子部分24的第一部分24a之上的热传导薄片71的顶表面71a。高度h3对应于从漏极端子部分25的第二主表面(下表面)35b到下述之间的高度(距离)：源极端子部分23的第一部分23a的第二主表面(顶表面)33b和栅极端子部分24的第一部分24a的第二主表面(顶表面)34b。没有粘附热传导薄片71之前的高度h3对应于第一实施例和第二实施例中刚好在模制步骤之前的组合件的高度h1。
执行模制步骤(树脂模制步骤，例如转移模制步骤)以形成密闭树脂部分6并且用密闭树脂部分6将每一个半导体芯片2封装起来(步骤S9a)。步骤S9a(模制步骤)对应于第一实施例和第二实施例中的步骤S9(模制步骤)除了一点差别之外。以下将参照图44对该与步骤S9的差别进行描述。
图44描述了通过实行下述工序而形成的密闭树脂部分6：组合件40d被钳位(固定)在模41、42之间；用于密闭树脂部分6的形成的密闭树脂材料(对应于上述的树脂材料46)被注入进模具41、42中的空腔；并且对注入的密闭树脂材料进行固化。图44对应于关于的第一实施例的图25。第三实施例中的模制步骤，即步骤S9a与第一实施例中的步骤S9区别在于：
在本实施例中，如图44所示，热传导薄片71存在于模(上模)41的下表面41a和下述之间：引线框22的每一个源极端子部分23的第一部分23a和每一个栅极端子部分24的第一部分24a。因此下述不与模(上模)41的下表面41a相接触：每一个源极端子部分23的第一部分23a的第二主表面(顶表面)33b或是每一个栅极端子部分24的第一部分24a的第二主表面(顶表面)34b。
在本实施例中，希望模具41、42中的空腔的高度h0(如图44所示)应当小于刚好在模制步骤之前的组合件40d的高度h4(如图42、图43所指出的)(h0＜h4)。模具41、42中的空腔的高度h0等于下述距离：当模41、42钳位在一起时，空腔中从模41的下表面41a到模42的顶表面42a的距离。然而，希望模具41、42中的空腔的高度h0应当大于没有粘附热传导薄片71之前的组合件40d的高度h3。(也就是，h0＞h3)。
这样，当引线框21、22钳位在模41、42之间时，模(上模)41的下表面41a和下述表面之间的距离D3小于热传导薄片71的厚度(初始厚度)T3：引线框22的每一个源极端子部分23的第一部分23a的第二主表面(顶表面)33b和每一个栅极端子部分24的第一部分24a的第二主表面(顶表面)34b。(这里，表达为D3＝h0-h3的关系成立)。(也就是，0＜D3＜T3。)
出于这个原因，模41、42钳位在一起，热传导薄片71的顶表面71a与模41的下表面41a密切接触。同时，热传导薄片被模41向下推(压)并且在厚度方向上收缩。也就是说，热传导薄片71在厚度方向上收缩因此热传导薄片71的厚度变得等于下述和模41的下表面41a之间的上述距离D3：源极端子部分23的第一部分23a和栅极端子24的第一部分24a。热传导薄片71在厚度方向上的收缩量基本上对应于上述厚度T3和上述距离D3之间的差(也就是，T3-D3)。由于热传导薄片71具有弹性，因此来自模41的压力(负载)在热传导薄片71被吸收，因此就有可能防止半导体芯片2中产生断裂等。
这样就形成了具有在下述和模41之间的、在厚度方向上被挤压(收缩)的热传导薄片71的密闭树脂部分6：源极端子部分23的第一部分23a和栅极端子部分24的第一部分24a。
按照需要将具有在其上形成的密闭树脂部分6的组合件40d(也就是，组合件40e)从模41、42中释放出来并且鳍片等也从密闭树脂6中去除。这样就完成了模制步骤，即步骤S9a。结果是，获得了如图45所示的组合件(工件)40e。组合件40e是具有在其上形成的密闭树脂部分6的组合件40d并且对应于第一实施例和第二实施例中的组合件40a、40c。在组合件40e中，密闭树脂部分6将半导体芯片2、源极端子部分23、栅极端子部分24、漏极端子部分25以及热传导薄片71密封起来。
同样在本实施例中，如同第一实施例和第二实施例中一样，下述从组合件40e中的密闭树脂部分6的背表面6b暴露出来：引线框21的漏极端子部分25的第二主表面(下表面)35b；引线框22的栅极端子部分24的第二部分24b的下表面34c；以及引线框22的源极端子部分23的第二部分23b的下表面33c。
然而，在本实施例中，在模制步骤中热传导薄片71存在于引线框22的每一个源极端子部分23和栅极端子部分24与模41的下表面41a之间。因此，和第一实施例和第二实施例不同的是，引线框22的每一个源极端子部分23和栅极端子部分24没有在组合件41e中的密闭树脂部分6的顶表面6a处暴露。
在本实施例中，在模制步骤的密闭树脂部分6的形成中热传导薄片71的顶表面71a与模41的下表面41a密切接触。因此在组合件41e中，如图45所示，热传导薄片71的顶表面71a在密闭树脂部分6的顶表面6a处暴露。
如上所述，密闭树脂部分6的形成的同时热传导薄片71在厚度方向上被挤压(收缩)。然而当组合件40e从模41、42中释放出来时，其摆脱了来自模41的压力(负载)并且因此热传导薄片71由于弹力会恢复初始厚度T3。出于这个原因，密闭树脂部分6的顶表面6a和热传导薄片71的顶表面71a彼此不是互相平齐的。结果是，如图45所示，热传导薄片71的顶表面71a比密闭树脂部分6的顶表面6a稍微突出一些。热传导薄片71比密闭树脂部分6的顶表面6a突出的量(厚度)T4基本上对应于在模制步骤中热传导薄片71在厚度方向上的收缩量。(也就是，T4＝T3-D3。)因此，其变得基本上等于刚好在模制步骤之前的组合件40d的高度h4和模41、42中的空腔的高度h0之差。(也就是，T4＝h4-h0。)上述的突出量(厚度)T4等于下述和密闭树脂部分6的顶表面6a的高度位置之间的差：源极端子部分23的第一部分23a和栅极端子部分24的第一部分24a之上的热传导薄片71的顶表面71a的高度位置。
在本实施例中，如上所述，密闭树脂部分6具有暴露在背表面6b处的导体部分(源极端子部分23、栅极端子部分24、以及漏极端子部分25)。然而，在顶表面6a上并没有暴露导体部分(源极端子部分23、栅极端子部分24、以及漏极端子部分25)而是暴露了热传导薄片71。
接下来的步骤与第一实施例和第二实施例中的相同。也就是说，和第一实施例和第二实施例中的一样，在步骤S10执行镀覆，并且在步骤S11对引线框21、22进行切割。这些步骤和第一实施例和第二实施例中的一样，因此在此省略对其的描述。
这样，本实施例中的半导体器件1d如图46到图48所示来制备。半导体器件1d的仰视图与关于第一实施例的图2一样，这里将该图省略。
图46到图48所示的半导体器件1d与第一实施例中的半导体器件1不同之处在于：没有使用膜构件8a或者8b；使用了热传导薄片71；并且在密闭树脂部分6的顶表面6a处没有暴露源极端子3(其第一部分3a)或是栅极端子4(其第一部分4a)而是暴露了热传导薄片71。源极端子3的第一部分3a的顶表面13b以及栅极端子4的第一部分4a的顶表面14b与热传导薄片71的下表面71b密切接触。密闭树脂部分6的顶表面6a和热传导薄片71的顶表面71a不是互相平齐的。热传导薄片71的顶表面71a比密闭树脂部分6的顶表面6a稍微突出一些。(突出的量与上述突出量T4相同。)然而，至少有部分(下部)的热传导薄片71被掩埋并且密封在密闭树脂部分6中。半导体器件1d的其它构造与第一实施例中的半导体器件1的构造相同，因此在此省略关于其的描述。
在本实施例中的半导体器件1d中，下述暴露作为半导体器件1d的背表面1b(密闭树脂部分6的背表面6b)处的外部耦合端子：源极端子3(其第二部分3b)；栅极端子4(其第二部分4b)；漏极端子5。同时，在半导体器件1d的顶表面1a(密闭树脂部分6的顶表面6a)处没有暴露端子而是暴露热传导薄片71。该热传导薄片71具有高的热传导率(热传导率至少高于密闭树脂部分6)。在密闭树脂部分6中，源极端子3的第一部分3a的顶表面13b以及栅极端子4的第一部分4a的顶表面14b与热传导薄片71的下表面71b密切接触。出于这个原因，就可能通过源极端子3(其第二部分3b)、栅极端子4(其第二部分4b)和漏极端子5从半导体器件1d的背表面1b对半导体芯片2进行散热。同时，也可能通过源极端子3(其第一部分3a)栅极端子4(其第一部分4a)以及热传导薄片71对半导体器件1d的顶表面1a进行散热。也就是说，可以从半导体器件1d的顶表面和下表面进行散热。结果是，就有可能增强树脂密封半导体封装类型的半导体器件的热辐射特性以及由此增强其性能。
在本实施例中，密闭树脂部分6的形成的同时具有弹性的热传导薄片71放置在模41和下述之间：源极端子部分23的第一部分23a和栅极端子部分24的第一部分24a。出于这个原因，即使在热传导薄片71粘附之前的组合件的高度h3发生变化，该变化也能够被下述起伏所吸收：当模41、42钳位在一起时，热传导薄片71在厚度方向上的收缩量的起伏。结果是，就有可能防止在模制步骤中的半导体芯片中产生断裂等并且增强半导体器件的产出量。
在本实施例中，密闭树脂部分6的顶表面6a以及热传导薄片71的顶表面71a彼此不是互相平齐的。热传导薄片71的顶表面71a从密闭树脂部分6的顶表面6a突出。出于这个原因，当在半导体器件1d之上安装用于热辐射的构件(例如，上述的辐射鳍片55)时，该用于热辐射的构件与每一个半导体器件1d的热传导薄片71密切接触。结果是，就有可能增强半导体器件的热辐射特性。因此，就没有必要单独准备例如上述的热传导薄片54的材料并且将其放置在每一个半导体器件1d和用于热辐射的构件之间。这就使得容易在半导体器件1d之上安装用于热辐射的构件。进一步，在本实施例中，较之图28所示的情况，就有可能减少每半导体器件所需的热传导薄片的面积。(该热传导薄片是本实施例中的热传导薄片71以及图28中的热传导薄片54。)因此，降低了成本。
第三实施例可以与第一实施例或第二实施例进行合并。当合并本实施例和第一实施例时，可以进行如下工序：一直到步骤S8(键合材料7a、7b固化步骤)之前的步骤都如第一实施例中一样执行以获得上述的组合件40；之后如本实施例中一样在步骤S21将热传导薄片71粘附在组合件40上；接着如本实施例中一样执行步骤S9a(模制步骤)、步骤S10(镀覆步骤)、以及步骤S11(引线框21、22切割步骤)。当合并本实施例和第二实施例时，可以进行如下工序：一直到步骤S8a(银膏7c固化步骤)之前的步骤都如第二实施例中一样执行以获得组合件40c；之后如本实施例中一样在步骤S21将热传导薄片71粘附在组合件40c上；接着如本实施例中一样执行步骤S9a(模制步骤)、步骤S10(镀覆步骤)、以及步骤S11(引线框21、22切割步骤)。将本实施例与第一实施例或者第二实施例进行合并使得有可能除了第一实施例或者第二实施例所获得的效果之外还获得本实施例的效果。
(第四实施例)
在对第一实施例进行的描述中，采用了如此构造使得实现了如下的半导体器件作为例子：半导体芯片下侧(半导体器件背表面侧)的端子被作为漏极端子5；并且半导体芯片上侧(半导体器件顶表面侧)的端子被作为源极端子3和栅极端子4。(这种类型的半导体器件被称为所谓的漏极底-类型的半导体器件。)在对第四实施例的描述中，将采用对如此构造使得实现了如下的半导体器件应用第一实施例的情况作为例子：半导体芯片下侧(半导体器件背表面侧)的端子被作为源极端子3和栅极端子4；并且半导体芯片上侧(半导体器件顶表面侧)的端子被作为漏极端子5。(这种类型的半导体器件被称为所谓的漏极顶-类型的半导体器件。)
图49是本实施例中的半导体器件1e的俯视图(平面图)；图50是其仰视图(底图、背表面图、平面图)；并且图51和图52是其横截面图(侧表面横截面图)。沿着图49的线A4-A4获得的横截面(也就是沿着图50的线A4-A4获得的横截面)基本上对应于图51；并且沿着图49的线B4-B4获得的横截面(也就是沿着图50的线B4-B4获得的横截面)基本上对应于图52。
以下将对如图49到图52所示的本实施例中的半导体器件1e进行描述，焦点集中在与第一实施例中的半导体器件1不同之处。
在第一实施例中的半导体器件1中，漏极端子5具有平坦的结构并且源极端子3和栅极端子4具有这样的结构即它们在中点处弯曲。在本实施例中的半导体器件1e中，如图49到图52所示，源极端子3和栅极端子4具有平坦的结构并且漏极端子5在其中点处弯曲。
下面给出更为具体的描述。在本实施例中的源极端子3具有平坦的结构因此第一部分3a和第二部分3b整体地耦合在一起而没有上述的阶梯部分3c。在本实施例中的栅极端子4具有平坦的结构因此第一部分4a和第二部分4b整体地耦合在一起而没有上述的阶梯部分4c。同时，本实施例中的漏极端子5如第一实施例中的源极端子3和栅极端子4一样包括下述部分：第一部分(芯片耦合部分、导体部分)5a；第二部分(外部端子组成部分、导体部分)5b；以及将第一部分5a与第二部分5b耦合在一起的阶梯部分(弯曲部分、耦合部分、导体部分)5c。该第一部分5a、第二部分5b以及阶梯部分5c整体地由同样的传导性材料形成。阶梯部分5c将高度位置彼此不一的第一部分5a和第二部分5b耦合在一起并且由此形成漏极端子5。
半导体芯片2布置在位于半导体芯片2下方的源极端子3和栅极端子4以及位于半导体芯片2上方的漏极端子5之间，因此实现下述：半导体芯片2的前表面2a面朝下。通过传导性键合材料7实现如下：源极端子3与半导体芯片2的前表面2a上的源极焊盘电极2s相结合并且电耦合在一起；栅极端子4与半导体芯片2的前表面2a上的栅极焊盘电极2g相结合并且电耦合在一起；并且漏极端子5与半导体芯片2的背表面2b上的背表面漏极电极2d相结合并且电耦合在一起。
半导体芯片2、源极端子3、栅极端子4以及漏极端子5密封在密闭树脂部分6中。在密闭树脂部分6的背表面(第二表面)6b处，暴露有下述表面：源极端子3的下表面13f，栅极端子4的下表面14f，以及漏极端子5的第二部分5c的下表面15g。在密闭树脂部分6的顶表面(第一表面)6a处，暴露有漏极端子5的第二部分5c的顶表面15f。下述暴露在密闭树脂部分6的背表面6b或是半导体器件1e的安装表面处的表面被用作半导体器件1e的外部耦合端子：源极端子3的下表面13f；栅极端子4的下表面14f；以及漏极端子5的第二部分5c的下表面15g。希望这些表面形成得基本上为平齐的。
同样在本实施例中，如同第一实施例一样，实现下述：在半导体芯片2的背表面2b(背表面漏极电极2d)与漏极端子5的第一部分5a之间并不仅仅存在键合材料7还存在膜构件8a；并且在半导体芯片2的前表面2a与源极端子3以及栅极端子4之间并不仅仅存在键合材料7还存在膜构件8b。
如上所述，本实施例中的半导体器件1e如同第一实施例中的半导体器件1一样，也是在顶表面和下表面处具有暴露的导体的树脂密封半导体封装类型的半导体器件。因此，就可能增强半导体器件1e的热辐射特性以及半导体器件1e的性能。
下面给出对于本实施例中的半导体器件的制备工艺的描述。
图53到图60是描述了本实施例中的半导体器件1e的制备工艺的主要部分平面图或主要部分横截面图。在图53到图60中，图53、图55、图57是平面图(主要部分平面图)并且图54、图56、图58到图60是横截面图(主要部分横截面图)。图53和图54对应于关于第一实施例的图12和图13所描述的工艺步骤；图55和图56对应于关于第一实施例的图17和图18所描述的工艺步骤；图57和图58对应于关于第一实施例的图19和图20所描述的工艺步骤；图59对应于关于第一实施例的图22所描述的工艺步骤；并且图60对应于关于第一实施例的图26所描述的工艺步骤。图54、图56、图58到图60是基本上对应于沿着图53、图55、图57中的A5-A5线得到的横截面的横截面图并且基本上等同于图51。在图12中，为了便于理解，用虚线指出了稍后将要布置半导体芯片2的区域(将要安装半导体芯片2的区域)。在图57中，为了同样目的，用虚线指出了稍后将用密闭树脂部分6覆盖的区域(将要形成密闭树脂6的区域)。
本实施例中的半导体器件1e基本上与第一实施例中的半导体器件1相似地制备，除了引线框21、22的形状不同。
首先，在步骤S 1，准备半导体芯片2和引线框21、22。本实施例中使用的引线框22具有之后变成源极端子3的源极端子部分23以及之后变成栅极端子4的栅极端子部分24。由于源极端子3和栅极端子4如上所述为平坦的，因此源极端子部分23和栅极端子部分24同样也是平坦的。本实施例中使用的引线框21具有之后变成漏极端子5的漏极端子部分25。如上所述，该漏极端子5包括第一部分5a、第二部分5b以及阶梯部分5c。出于这个原因，引线框21的每一个漏极端子部分25包括：之后变成漏极端子5的第一部分5a的漏极端子部分25的第一部分25a；之后变成漏极端子5的第二部分5b的漏极端子部分25的第二部分25b；以及之后变成漏极端子5的阶梯部分5c的漏极端子部分25的阶梯部分25c。这些部分整体地形成。引线框21、22的其它构造与第一实施例中的一样。
如图53和图54所示，和第一实施例中的一样，在步骤S2将膜构件8a放置在引线框21之上并且接着在步骤S3将键合材料7a放置在引线框21之上。此时，膜构件8a和键合材料7a放置在引线框21的每一个漏极端子部分25的第一部分25a的第一主表面35e之上。引线框21的每一个漏极端子部分25的第一部分25a具有在彼此相对侧的第一主表面35e和第二主表面35f。该第二主表面35f之后变成漏极端子5的第一部分5a的顶表面15f(从密闭树脂部分6暴露出来的面)。在其它方面，步骤S2和步骤S3如同第一实施例中一样执行。膜构件8a的构造、功能以及效果也和第一实施例中的一样。
如图55和图56所示，如同第一实施例中一样进行下述工序：在步骤S4，将每一个半导体芯片2放置在引线框21之上并且接着在步骤S5将膜构件8b放置在半导体芯片2的前表面2a之上；之后，在步骤S6将键合材料7b放置在半导体芯片2的前表面2a之上。此时，通过其间的膜构件8a和键合材料7a将半导体芯片2放置在引线框21的每一个漏极端子部分25的第一部分25a的第一主表面35e之上。至于其它，步骤S4、步骤S5和步骤S6如同第一实施例中一样执行。膜构件8b的构造、功能以及效果也和第一实施例中的一样。
如图57和图58所示，如同第一实施例中一样，在步骤S7，将引线框22放置在每一个半导体芯片2的前表面2a之上。虽然在源极端子部分23和栅极端子部分24是平坦还是弯曲方面存在区别，但是本实施例中的工序与第一实施例中具有以下相同之处：引线框22放置在引线框21和每一个半导体芯片2之上使得实现下述：引线框22的每一个源极端子部分23(的部分)放置在半导体芯片2的源极焊盘电极2s之上；并且同时，引线框22的每一个栅极端子部分24(的部分)放置在半导体芯片2的栅极焊盘电极2g之上。
在步骤S8，如同第一实施例一样，对键合材料7a、7b进行固化。结果是，如图59所示，引线框21、22的每一个源极端子部分23、栅极端子部分24、以及漏极端子部分25通过其间的键合材料7与下述相结合并且电耦合在一起：每一个半导体芯片2的源极焊盘电极2s、栅极焊盘电极2g，以及背表面漏极电极2d。(键合材料7是固化的键合材料7a、7b。)也就是说，引线框22的每一个源极端子部分23通过其间的键合材料7与每一个半导体芯片2的源极焊盘电极2s相结合并且电耦合在一起。引线框22的每一个栅极端子部分24通过其间的键合材料7与每一个半导体芯片2的栅极焊盘电极2g相结合并且电耦合在一起。每一个半导体芯片2的背表面漏极电极2d通过其间的键合材料7与引线框21的每一个漏极电极部分25的第一部分25a相结合并且电耦合在一起。图59等同于上下翻转的图58所示的结构。
如图60所示，如同第一实施例中的一样，执行步骤S9，或是模制步骤以形成密闭树脂部分6。
本实施例中的模制步骤在下述方面与第一实施例中的不同。当引线框21、22被钳位在上述的模41、42之间时，下述与模42的顶表面42a相接触(密切接触)：引线框21的每一个漏极端子部分25的第二部分的第一主表面35g；引线框22的每一个栅极端子部分24的第一主表面(此处未示出)；引线框22的每一个源极端子部分23的第一主表面33f。进一步，引线框21的每一个漏极端子部分25的第一部分25a的第二主表面35f与模41的下表面41a相接触(密切接触)。在其它的方面，模制步骤可以如同在第一实施例中一样执行。也就是在前述状态下，上述的密闭树脂材料46被注入模41、42的空腔43中并且被固化以形成密闭树脂部分6。
结果是，下述被暴露在密闭树脂部分6的背表面6b处：引线框21的每一个漏极端子部分25的第二部分的第一主表面35g；以及引线框22的每一个栅极端子部分24的第一主表面(未示出)和每一个源极端子部分23的第一主表面33f。此外，引线框21的每一个漏极端子部分25的第一部分25a的第二主表面35f暴露在密闭树脂部分6的顶表面6a处。
引线框21的漏极端子部分25的第一部分25a的第二主表面35f暴露在密闭树脂部分6的顶表面6a处。当完成半导体器件1e的制备时，其变成漏极端子5的第一部分5a的顶表面15f。暴露在密闭树脂部分6的背表面6b处的引线框22的源极端子部分23的第一主表面33f位于与其相对于半导体芯片2的一侧相对的侧。也就是说，是这样的表面，其位于与该表面和源极焊盘电极2s相结合的一侧相对的侧。当完成半导体器件1的制备时，其变成源极端子3的下表面13f。引线框22的栅极端子部分24的第一主表面(此处未示出)暴露在密闭树脂部分6的背表面6b处。其位于与其相对于半导体芯片2的一侧相对的侧。也就是，是这样的表面，其位于与该表面和栅极焊盘电极2g相结合的一侧相对的侧。当完成半导体器件1e的制备时，其变成栅极端子4的下表面14f。引线框21的漏极端子部分25的第二部分的第一主表面35g暴露在密闭树脂部分6的背表面6b处。其位于与漏极端子部分25的第一部分25a的第一主表面35e相同的侧。当完成半导体器件1e的制备时，其变成漏极端子5的第二部分5a的下表面15g。
接下来的步骤与第一实施例中的相同。也就是说，和第一实施例中的一样，在步骤S10执行镀覆，并且在步骤S11对引线框21、22进行切割。结果是，如图49到图52所示的本实施例中的半导体器件1e就制备好了。
在如本实施例中的漏极顶-类型半导体器件1e中，通过运用和上述第一实施例相同的技术(使用膜构件8a、8b)同样可以获得和第一实施例相同的效果。
上述第二实施例同样可以运用到如同本实施例中的这种漏极顶-类型半导体器件1e中并且以下将对此进行描述。
图61是制备工艺中的本实施例的另一个半导体器件的横截面图。(该半导体器件通过将第二实施例运用到漏极顶-类型半导体器件而获得。)图61对应于关于第二实施例的图33。
在上述用于半导体器件1e的制备工艺中，既不执行步骤S2也不执行步骤S5(膜构件8a、8b放置步骤)。进一步，在步骤S3和S6(键合材料7a、7b放置步骤)将银膏7c用作键合材料7a、7b。除了上述的，一直执行与用于半导体器件1e的制备工艺相同的制备工艺直到步骤S7(引线框22放置步骤)。结果是，制成如图61所示的临时组合件40f(等同于第二实施例中的临时组合件40b)。
如同图61所示，银膏7c在步骤S8a被固化，如同第二实施例一样。在第二实施例中，步骤S8a，或是用于银膏7c的固化步骤被执行。也就是，当压力施加到下述上时对银膏7c进行固化(接受用于固化的热处理)：其间夹有半导体芯片2的引线框21的每一个漏极端子部分25和引线框22的每一个源极端子部分23和栅极端子部分24。
例如，可以和第二实施例一样进行如图61所示的工序。也就是，临时组合件40f被设置在保持夹具60的基底部分61上，接着保持夹具60的盖部分62附着在基底部分61上。这样临时组合件40f就由保持夹具60的盖部分62和基底部分61从上方和下方保持住。被钳位且保持在基底部分61和盖部分62之间的一个结果是，压力(负载)被施加到下述部分之间的区域：引线框22的每一个源极端子部分23和栅极端子部分24(在图61中未示出)；以及引线框21的每一个漏极端子部分25的第一部分25a。设置在保持夹具60上的临时组合件40f被加热(接受热处理)以固化临时组合件40f中的银膏7c。
接下来的步骤和上述针对半导体器件1e的制备工艺(对应于步骤S9到步骤S11的步骤)相同并且在此省略对其的描述。
在如同本实施例中的漏极顶-类型半导体器件的情况下，通过运用和第二实施例相同的技术，可以获得和第二实施例基本上相同的效果。(该技术包括使用银膏7c并且对银膏7c固化步骤进行改动)。
上述第三实施例同样可以运用到如同本实施例中的这种漏极顶-类型半导体器件中并且以下将对此进行描述。
图62是制备工艺中的本实施例的另一个半导体器件的横截面图。(该半导体器件通过将第三实施例运用到漏极顶-类型半导体器件而获得。)图63是完成的半导体器件的横截面图。图62对应于关于第三实施例的图42并且图63对应于关于第三实施例的图47以及关于本实施例的图51。
在上述用于半导体器件1e的制备工艺中，既不执行步骤S2也不执行步骤S5(膜构件8a、8b放置步骤)。除了上述的，一直执行与用于半导体器件1e的制备工艺相同的制备工艺直到步骤S8(用于键合材料7a、7b的固化步骤)。
如图62所示，在步骤S21，热传导薄片71被放置(安装、粘附)在引线框21的每一个漏极端子部分25的第一部分25a之上，如第三实施例一样。对第四实施例做出的修改区别于第三实施例之处在于：热传导薄片71被粘附在每一个漏极端子部分25的第一部分25a之上，而不是在源极端子部分23或者栅极端子部分24之上。热传导薄片71如此被粘附使得热传导薄片71的下表面71b与引线框21的每一个漏极端子部分25的第一部分25a的第二主表面35f接触。希望被粘附的热传导薄片71应该在一平面上环抱着漏极端子部分25的第一部分25a。结果是，半导体器件的辐射性能得到进一步的提高。
如同第三实施例中一样，执行步骤S9a，或模制步骤以形成密闭树脂部分6。
本实施例中的模制步骤在以下方面区别于第三实施例中的模制步骤。当引线框21、22被钳位在上述的模41、42之间时，下述的与模42的顶表面42a相接触(密切接触)：引线框21的每一个漏极端子部分25的第二部分的第一主表面35g；引线框22的每一个栅极端子部分24的第一主表面(之后变成栅极端子4的下表面14f的表面)；以及引线框22的每一个源极端子部分23的第一主表面33f。热传导薄片71存在于模41的下表面41a和引线框21的每一个漏极端子部分25的第一部分25a之间。在其它方面，步骤S9a，或模制步骤如同在第三实施例中一样被执行。出于这个原因，密闭树脂部分6的形成伴随着热传导薄片71在模41和每一个漏极端子部分25的第一部分25a之间在厚度方向上被挤压(收缩)。
接下来的步骤和上述针对半导体器件1e的制备工艺(对应于步骤S10到步骤S11的步骤)相同并且在此省略对其的描述。
如图63所示的如此制备的半导体器件在以下方面区别于如图49到图52所示的半导体器件1e。端子在密闭树脂部分6的背表面6b处的暴露方式与半导体器件1e中的相同。然而，在密闭树脂部分6的顶表面6a，漏极端子5并没有暴露而是如同第三实施例中的一样暴露热传导薄片71。漏极端子5的第一部分5a的顶表面15f与热传导薄片71的下表面71b密切接触。密闭树脂部分6的顶表面6a和热传导薄片71的顶表面71a彼此不是互相平齐的。热传导薄片71的顶表面71a比密闭树脂部分6的顶表面6a稍微突出一些。该突出的原因与关于第三实施例所描述的原因一样。图63中的半导体器件的其它构造与如图49到图52所示的半导体器件1e的构造基本上相同，因此在此省略关于其的描述。
在如同本实施例中的漏极顶-类型半导体器件的情况下，通过运用和上述第三实施例相同的技术，可以获得和第三实施例基本上相同的效果。(该技术包括使用热传导薄片71并且对模制步骤进行改动)。
(第五实施例)
在本实施例中，堆叠了多个就第三实施例和第四实施例描述过的具有暴露在顶表面和下表面的导体(端子)的树脂密封半导体器件(半导体封装)。将对堆叠它们的技术进行描述。
图64是描述了用于本实施例中的半导体器件1h的制备工艺的工艺流程图。图65是用以制备本实施例中的半导体器件1h的第一半导体器件1f的俯视图；图66是第一半导体器件1f的仰视图；并且图67和图68是第一半导体器件1f的横截面图(侧表面横截面图)。沿着图65和图66中的线A6-A6获得的横截面图对应于图67并且沿着图65和图66中的线B6-B6获得的横截面图对应于图68。图69是用以制备本实施例中的半导体器件1h的第二半导体器件1g的俯视图；图70是第二半导体器件1g的仰视图；并且图71和图72是第二半导体器件1g的横截面图(侧表面横截面图)。沿着图69和图70中的线A7-A7获得的横截面图对应于图71并且沿着图69和图70中的线B7-B7获得的横截面图对应于图72。图73到图76是说明了本实施例的制备工艺中的半导体器件1h的主要部分平面图或主要部分横截面图。在这些图中，图73是平面图而从图74到图76是横截面图。图73和图74对应于相同的工艺步骤并且图75和图76是相同工艺步骤的不同横截面图。沿着图73的线A8-A8获得的横截面图对应于图74。图75是与图67、图71、以及图74相同位置(横截面位置)处的横截面图并且图76是与图68和图72相同位置(横截面位置)处的横截面图。
用以制备本实施例中的半导体器件1h的第一半导体器件1f具有如图65到图68所示的结构。该第一半导体器件1f与第一实施例中的半导体器件1在以下方面不同。
源极端子3的阶梯部分3c和第二部分3b以及栅极端子4的阶梯部分4c和第二部分4b从密闭树脂部分6的侧表面突出。在密闭树脂部分6的顶表面6a处，源极端子3的第一部分3a的顶表面13b暴露而栅极端子4(其第一部分4a的顶表面14b)并没有暴露。栅极端子4的第一部分4a比源极端子3的第一部分3a薄。第一半导体器件1f的其它构造与第一实施例中的半导体器件1的构造基本上相同，因此在此省略关于其的描述。
这种结构中的第一半导体器件1f可以基本上相似于第一实施例中的半导体器件1那样被制备。然而，第一半导体器件1f的制备工艺与半导体器件1的制备工艺不同之处在于下述方面。
每一个源极端子部分23和栅极端子部分24在其中为平坦的引线框被用作引线框22。(相同的引线框在第一实施例中被用作引线框21。)引线框21、22在步骤S11被切割之后，进行下述的工序：从密闭树脂部分6的侧表面处突出的源极端子3和栅极端子4被弯曲；并且因此形成源极端子3的阶梯部分3c和第二部分3b以及栅极端子4的阶梯部分4c和第二部分4b。结果是，源极端子3的阶梯部分3c和第二部分3b以及栅极端子4的阶梯部分4c和第二部分4b在密闭树脂部分6的外部形成而不是在密闭树脂部分6的内部形成。在引线框22中，至少使得每一个栅极端子4的第一部分4a薄于每一个源极端子3的第一部分3a。这样，当在步骤S9，或是模制步骤，形成密闭树脂部分6时，获得下述结构：该结构中在密闭树脂部分6的顶表面6a处暴露了源极端子3的第一部分3a的顶表面13b但是栅极端子4(其第一部分的顶表面14b)没有暴露。在其它方面，对于第一半导体器件1f的制备工艺与第一实施例中的半导体器件1的制备工艺基本上相同，在此省略对其的描述。
在第一半导体器件1f中，希望下述形成为基本上平齐的：在密闭树脂部分6的背表面6b处暴露的漏极端子5的下表面15b；源极端子3的第二部分3b的下表面13c；以及栅极端子4的第二部分4b的下表面14c。
在制备工艺中，稍后进行描述，通过键合材料7f(7e)将下述结合并且电耦合在一起：在第一半导体器件1f的顶表面1a(密闭树脂部分6的顶表面6a)处暴露的源极端子3的第一部分3a的顶表面13b；以及稍后将描述的在第二半导体器件1g的背表面1b(密闭树脂部分6的背表面6b)处暴露的漏极端子5的下表面15b。
本实施例中用于制备半导体器件1h的第二半导体器件1g具有如图69到图72所示的步骤。第二半导体器件1g与第一半导体器件1的不同之处在于下述方面。
源极端子3的阶梯部分3c和第二部分3b以及栅极端子4的阶梯部分4c和第二部分4b从密闭树脂部分6的侧表面突出。下述的高度差大于第一实施例中的半导体器件1中的高度差：源极端子3的第一部分3a和第二部分3b之间的高度差以及栅极端子4的第一部分4a和第二部分4b之间的高度差。(前一高度差等于由阶梯部分3c形成的阶梯的高度。)(后一高度差等于由阶梯部分4c形成的阶梯的高度。)结果是，下述表面的位置低于密闭树脂部分6的背表面6b的量等于第一半导体器件1f的高度：源极端子3的第二部分3b的下表面13c以及栅极端子4的第二部分4b的下表面14c。第二半导体器件1g的其它构造与第一实施例中的半导体器件1的构造基本上相同，因此在此省略关于其的描述。
这种结构中的第二半导体器件1g可以基本上相似于第一实施例中的半导体器件1那样被制备。然而，对于第二半导体器件1g的制备工艺与半导体器件1的制备工艺不同之处在于下述方面。
每一个源极端子部分23和栅极端子部分24在其中为平坦的引线框被用作引线框22。(与第一实施例中相同的引线框被用作引线框21。)引线框21、22在步骤S11被切割之后，进行下述的工序：从密闭树脂部分6的侧表面处突出的源极端子3和栅极端子4被弯曲；并且因此形成源极端子3的阶梯部分3c和第二部分3b以及栅极端子4的阶梯部分4c和第二部分4b。结果是，源极端子3的阶梯部分3c和第二部分3b以及栅极端子4的阶梯部分4c和第二部分4b在密闭树脂部分6的外部形成而不是在密闭树脂部分6的内部形成。在其它方面，对于第二半导体器件1g的制备工艺与第一实施例中的半导体器件1的制备工艺基本上相同，在此省略对其的描述。
利用上述的第一半导体器件1f和第二半导体器件1g，本实施例中的半导体器件1h如下被制备：
首先，准备上述的第一半导体器件1f和第二半导体器件1g(步骤S31)。
如图73和图74所示，在第一半导体器件1f之上放置(安装、粘附)膜构件(用于键合的膜)8c(步骤S32)。将给出更为具体的描述。在步骤S32，膜构件8c被放置在第一半导体器件1f的顶表面1a之上。第一半导体器件1f的顶表面1a是密闭树脂部分6的前表面6a侧的主表面。膜构件8c和第一实施例中使用的膜构件8c相同并且在此省略对其的描述。
从图73中可见，希望采取下述措施：将膜构件8c放置在第一半导体器件1f的顶表面1a的外围部分，而不是放置在第一半导体器件1f的顶表面1a的中心部分。这使得有可能在第一半导体器件1f的顶表面1a上尽可能地降低膜构件8c和暴露的源极端子3之间的重叠。结果是就有可能主要地利用具有高电导率和黏合度的键合材料7f来负责第一半导体器件1f的源极端子3和之后安装的第二半导体器件1g的漏极端子5之间的结合。
如从图73所见，更希望在第一半导体器件1f的顶表面1a上放置多个膜构件8c。在图73的例子中，放置了两个膜构件8c。此时，更希望如图73所示采取下述措施：膜构件8c放置在沿着第一半导体器件1f的顶表面1a上的两个相对侧的位置上。这就使得有可能增强第一半导体器件1f和之后安装的第二半导体器件1g之间的平行性。
键合材料7e放置在第一半导体器件1f之上(步骤S33)。在步骤S33，具体地，键合材料7e放置(施加)在第一半导体器件1f的顶表面1a之上。该键合材料7e是一种传导性的键合材料、一种膏状的键合材料，并且优选地为焊料膏或是银膏。在步骤S33，将键合材料7e放置或是施加在第一半导体器件1f的顶表面1a的下述区域上：该表面之上暴露有源极端子(也就是源极端子3的第一部分3a的顶表面13b)且没有放置膜构件8c的区域。图73和图74描述了已经执行了直到步骤S33或是键合材料7e放置步骤之前的所有步骤的状态。
如图75和图76所示，第二半导体器件1g放置(安装)在第一半导体器件1f之上(步骤S34)。在步骤S34，具体地，将第二半导体器件1g放置(安装)在第一半导体器件1f的顶表面1a之上使得下述得以实现：第二半导体器件1g的顶表面1a(密闭树脂部分6的顶表面6a)面朝上；并且第二半导体器件1g的背表面1b(密闭树脂部分6的背表面6b)与第一半导体器件1f的顶表面1a(密闭树脂部分6的顶表面6a)相对。结果是，通过其间的键合材料7e和膜构件8c将第二半导体器件1g放置(安装)在第一半导体器件1f的顶表面1a之上。第二半导体器件1g通过键合材料7e和膜构件8c的其一或是两者的黏合(黏附)而暂时固定着。
键合材料7e被固化(步骤S35)。当键合材料7e是焊料膏时，在步骤S35执行焊料回流以熔化并且凝固(再次凝固)键合材料7e。当键合材料7e是银膏时，在步骤S35执行用于固化银膏的热处理从而固化键合材料7e。
作为用于键合材料7e的固化步骤，即步骤S35的结果是，如图75和图76所示，通过键合材料7f(固化的键合材料7e)将下述结合并且电耦合在一起：位于下侧的第一半导体器件1f的源极端子3的第一部分3a；以及位于上侧的第二半导体器件1g的漏极端子5。
键合材料7f是通过步骤S35的工艺而固化的键合材料7e。当键合材料7e是焊料膏时，包括焊料膏的键合材料7e在步骤S35熔化并且通过焊料回流凝固以及变成包含焊料的键合材料7f。当键合材料7e是银膏时，包含银膏的键合材料7e通过步骤S35的热处理被固化并且变成包含固化的银膏的键合材料7f。
膜构件8c同样通过固化步骤，即步骤S35的用于键合材料7e的热处理而固化。固化的膜构件8c促成下述之间的连接(键合)：位于上侧的第二半导体器件1g的背表面1b(密闭树脂部分6的背表面6b)；以及位于下侧的第一半导体器件1f的顶表面1a(密闭树脂部分6的顶表面6a)。出于这个原因，膜构件8c可以被认为是用于键合的膜(膜类型黏合剂、膜类型键合材料)。
当焊料作为键合材料7使用在第一半导体器件1f和第二半导体器件1g之一或者两者上时(用于结合半导体芯片2和端子的键合材料7)，希望采取一些措施以防止键合材料7在用于键合材料7e的固化步骤，即步骤S35中的热处理中被熔化。可以通过采取如下措施来实现：使在第一半导体器件1f和第二半导体器件1g中用作键合材料7的焊料的熔点高于用于键合材料7e的固化步骤，即步骤S35中的热处理温度(热处理中的最高温度)。这就使得有可能在用于键合材料7e的固化步骤，即步骤S35中防止下述状态发生改变：第一半导体器件1f和第二半导体器件1g中的半导体芯片2和端子之间通过键合材料7的连接状态。结果是，可以进一步增强耦合的可靠性。
当键合材料7e是焊料膏时，在用于键合材料7e的固化步骤，即步骤S35，执行了焊料回流之后可以执行下面的工艺：可以执行清洗以去除助熔剂以及如果需要的类似工艺。
这样就制备成了本实施例中的半导体器件1h。
在本实施例的半导体器件1h中，下述变成用于外部耦合的端子并且优选地形成为平齐的：位于下侧的第一半导体器件1f的漏极端子5的下表面15b、源极端子3的第二部分3b的下表面13c、以及栅极端子4的第二部分4b的下表面14c；以及位于上侧的第二半导体器件1g的源极端子3的第二部分3b的下表面13c以及栅极端子4的第二部分4b的下表面14c。为此，半导体器件1h是表面安装半导体器件(半导体封装)。
位于下侧的第一半导体器件1f的源极端子3的第一部分3a和位于上侧的第二半导体器件1g的漏极端子5通过键合材料7f电耦合在一起。为此，下述的电耦合在一起：位于下侧的第一半导体器件1f的半导体芯片2的源极焊盘电极2s；以及位于上侧的第二半导体器件1g的半导体芯片2的背表面漏极电极2d。结果是，位于下侧的第一半导体器件1f的源极端子3还用作位于上侧的第二半导体器件1g的漏极端子。因此，就没有必要将位于上侧的第二半导体器件1g的漏极端子5延伸到半导体器件1h的安装表面(位于安装表面侧的第一半导体器件1f的下表面)。这样就有可能将下述串联耦合：在位于下侧的第一半导体器件1f的半导体芯片2中形成的MISFET以及在位于上侧的第二半导体器件1g的半导体芯片2中形成的MISFET。
在变成半导体器件1h的顶表面的位于上侧的第二半导体器件1g的顶表面1a处暴露有：位于上侧的第二半导体器件1g的源极端子3的第一部分3a的顶表面13b以及栅极端子4的第一部分4a的顶表面14b。在内部半导体芯片2中产生的热同样可以通过这些暴露的部分从半导体器件1h的顶表面侧辐射出来。结果是，就有可能增强半导体器件1h的热辐射特性和性能。
当与本实施例不同地没有将膜构件8c放置在第一半导体器件1f和第二半导体器件1g之间时，下述就会发生：将它们结合在一起的键合材料7f的厚度起伏并且完成的半导体器件1h的高度发生变化。半导体器件1h的高度对应于从位于下侧的第一半导体器件1f的下表面1b(密闭树脂部分6的下表面6b)处到下述之间的高度(距离)：位于上侧的第二半导体器件1g顶表面1a(密闭树脂部分6的顶表面6a)。
然而，在本实施例中，由于在第一半导体器件1f和第二半导体器件1g之间存在膜构件8c，因此发生下述：膜构件8c限定了位于下侧的第一半导体器件1f的顶表面1a和位于上侧的第二半导体器件1g的下表面1b之间的距离(长度)。膜构件8c存在于第一半导体器件1f的顶表面和第二半导体器件1g的下表面之间并且用于将下述距离基本上保持恒定，直到键合材料7e在步骤S35被固化：第一半导体器件1f的顶表面和第二半导体器件1g的下表面之间的距离。
因此，就需要将膜构件8c在加载(在厚度方向上加载)时较之键合材料7e而言其变形率(在厚度方向上的变形率)更低。这就意味着：当键合材料7e以及膜构件8c放置在一个平面上并且对它们施加相同的负载时，需要膜构件8c较之键合材料7e而言更不容易变形。(也就是说，膜构件8c在垂直于上述平面的厚度方向上更不变形。)由于膜构件8c是膜状的构件，因此它较之于膏状的键合材料7e而言在加载时的变形率较低。出于这个原因，通过采取下述措施可以将第一半导体器件1f的顶表面和第二半导体器件1g的下表面之间的距离基本保持恒定：不仅将键合材料7e还有膜构件8c放置在第一半导体器件1f和第二半导体器件1g之间。
出于这个原因，通过对键合材料7e进行固化而形成的键合材料7f如此地形成使得如下得以实现：其与位于下侧的第一半导体器件1f的源极端子3的第一部分3a以及位于上侧的第二半导体器件1g的漏极端子5相接触并且将它们结合起来。其膜厚度由膜构件8c的膜厚度来限定。因此，通过调整膜构件8c的膜厚度，可以将键合材料7f的膜厚度控制到预定值。出于这个原因，使用具有预定膜厚度的膜构件8c使得可能抑制键合材料7f的膜厚度的变化(起伏)。这样就有可能抑制完成的半导体器件1h的高度的变化(起伏)。
用以制备半导体器件1h的第一半导体器件1f和第二半导体器件1g如同第一实施例中一样被制备。由于使用了膜构件8a、8b，因此第一半导体器件1f和第二半导体器件1g的每一个的高度发生很小的变化(起伏)。出于这个原因，在本实施例中，键合材料7f的膜厚度的变化能够得到抑制归因如下：使用了膜构件8c以及在高度上很少发生变化的第一半导体器件1f和第二半导体器件1g。结果是，就有可能适当地抑制完成的半导体器件1h的高度的变化。
由于所完成的半导体器件1h的高度可以被均衡，当在多个半导体器件1h之上安装用于热辐射的构件(例如，上述的辐射鳍片55)时可以实现：每一个半导体器件1h和用于热辐射的构件之间的耦合状态变得均匀并且因此在每一个半导体器件1中的热辐射的状态可以变得均匀。这样，就有可能使得每一个半导体器件的热辐射特性一致并且从而提高其性能。
(第六实施例)
在第五实施例中，通过使用了如同第一实施例中的膜构件以及键合材料的技术而将多个半导体器件堆叠起来。在第六实施例中，通过使用了如同第二实施例中的这种银膏7c的技术而将多个半导体器件堆叠起来。
图77是描述了用于本实施例中的半导体器件的制备工艺的工艺流程图。图78是制备工艺中的本实施例的半导体器件的主要部分横截面图。
用以制备本实施例中的半导体器件的第一半导体器件1j和第二实施例中的半导体器件1c之间的差别(结构和制备方法上的差别)与下述差别相同：关于第五实施例描述过的第一半导体器件1f和第一实施例中的半导体器件1之间的差别。因此，在此省略对其的描述。除了这些差别，第一半导体器件1j和第二实施例中的半导体器件1c基本上相同。
用以制备本实施例中的半导体器件的第二半导体器件1k和第二实施例中的半导体器件1c之间的差别(结构和制备方法上的差别)与下述差别相同：关于第五实施例描述过的第二半导体器件1g和第一实施例中的半导体器件1之间的差别。因此，在此省略对其的描述。除了这些差别，第二半导体器件1k和第二实施例中的半导体器件1c基本上相同。
使用上述的第一半导体器件1j和第二半导体器件1k，本实施例中的半导体器件1h如下地制备：
首先，准备上述的第一半导体器件1j和第二半导体器件1k(步骤S31a)。
如图78所示，在第一半导体器件1j之上放置银膏7c(步骤S33a)。将给出更为具体的描述。在步骤S33a，银膏7c被放置或是施加在下述之上：在第一半导体器件1j的顶表面1a(密闭树脂部分6的顶表面6a)处暴露的源极端子3的第一部分3a的顶表面13b。银膏7c和第二实施例中使用的相同并且在此省略对其的描述。
第二半导体器件1k放置(安装)在第一半导体器件1j之上(步骤S34a)。在步骤S34a，具体地，将第二半导体器件1k放置(安装)在第一半导体器件1j的顶表面1a之上使得下述得以实现：第二半导体器件1k的顶表面1a(密闭树脂部分6的顶表面6a)面朝上；并且第二半导体器件1k的背表面1b(密闭树脂部分6的背表面6b)与第一半导体器件1j的顶表面1a(密闭树脂部分6的顶表面6a)相对。结果是，通过其间的银膏7c，第二半导体器件1k被放置(安装)在第一半导体器件1j的顶表面1a之上，并且通过银膏7c的黏合(黏附)而暂时固定着。
银膏7c被固化(步骤S35a)。也就是，在步骤S35a，执行用于固化的热处理从而固化银膏7c。
基于第二实施例中用于银膏7c的固化步骤，即步骤S8a背后的概念，在用于本实施例中的银膏7c的固化步骤，步骤S35a，采取下述措施：当压力(负载)被施加到其间具有银膏7c的位于上侧的第二半导体器件1k和位于下侧的第一半导体器件1j之间时，对银膏7c进行固化(接受用于固化的热处理)。在图78中，该压力(负载)示意性地用箭头67a指出并且该箭头67a的方向等同于该压力(负载)施加的方向。例如，当使用如同上述的保持夹具60的物体将图78中的结构从上方以及下方进行保持时，可以对银膏7c进行固化(接受用于固化的热处理)。(该结构通过利用其间的银膏7c将第二半导体器件1k安装在第一半导体器件1j之上来获得。)在步骤S35a，(用于银膏7c的固化步骤)，具体地，在下述操作被执行时对银膏7c进行固化：其间夹有银膏7c的第一半导体器件1j和第二半导体器件1k被如同上述的保持夹具60的物体保持着(对其施加压力)。
固化的银膏7c变成键合材料7g。通过该键合材料7g(固化的银膏7c)将下述结合并且电耦合在一起：位于下侧的第一半导体器件1j的源极端子3的第一部分3a以及位于上侧的第二半导体器件1k的漏极端子5。
因此本实施例中的半导体器件就制备好了。在该制备好的半导体器件中的每一个端子的功能以及耦合关系与第五实施例中的半导体器件1h的相同，因此在此省略对其的描述。
在本实施例中，采取下述措施以将第二半导体器件1k结合在第一半导体器件1j之上：使用银膏7c并且执行热处理以在施加压力(负载)时固化银膏7c。出于这个原因，通过将银膏7c固化而获得的键合材料7g如此形成，使得实现下述：键合材料7g与位于下侧的第一半导体器件1j的源极端子3的第一部分3a以及位于上侧的第二半导体器件1k的漏极端子5相接触并且将它们结合在一起。其膜厚度变得基本上等于上述银膏7c中的垫隔微粒66的微粒尺寸(直径)。其原因与就关于第二实施例的键合材料7d所描述的原因相同。为此，通过使得掺和在银膏7c中的垫隔微粒66的微粒尺寸与键合材料7g的希望厚度相匹配而将键合材料7g的膜厚度控制在预定的值。进一步，通过采用相同的措施，可以抑制键合材料7g的膜厚度的变化(起伏)。结果是，有可能抑制制备好的半导体器件(通过将第二半导体器件1k叠置在第一半导体器件1j之上而获得的)的高度的变化(起伏)。
由于所完成的半导体器件的高度可以被均衡，当在多个半导体器件上安装用于热辐射的构件(例如，上述的辐射鳍片55)时可以实现：每一个半导体器件和用于热辐射的构件之间的耦合状态变得均匀并且因此在每一个半导体器件中的热辐射的状态可以变得均匀。这样，就有可能使得每一个半导体器件的热辐射特性一致并且从而提高其性能。
第一半导体器件1j和第二半导体器件1k基本上如同第二实施例中的一样被制备并且第一半导体器件1j和第二半导体器件1k的每一个的高度具有很小的变化(起伏)。出于这个原因，在本实施例中，就可能使用其高度不太发生变化的第一半导体器件1j和第二半导体器件1k并且抑制将它们结合在一起的键合材料7g的膜厚度的变化。结果是，有可能适当地抑制完成的半导体器件(通过将第二半导体器件1k叠置在第一半导体器件1j之上而获得的)的高度的变化。
在本实施例中，用在第五实施例中的第一半导体器件1f可以用以代替第一半导体器件1j。在本实施例中，用在第五实施例中的第二半导体器件1g可以用以代替第二半导体器件1k。在第五实施例中，本实施例中使用的第一半导体器件1j可以用以代替第一半导体器件1f。在第五实施例中，本实施例中使用的第二半导体器件1k可以用以代替第二半导体器件1g。
在本实施例和第五实施例的描述中，将其中两个半导体器件叠置着的情况作为了例子。(在本实施例中，第一半导体器件1j和第二半导体器件1k叠置着，而在第五实施例中，第一半导体器件1f和第二半导体器件1g叠置着。)然而，叠置的半导体器件的数目必须为两个或更多(也就是，多个)。
本实施例和第五实施例通过将多个在密闭树脂部分6的顶表面和下表面处暴露有导体的树脂密封半导体器件叠置并且结合在一起而获得。(这种半导体器件包括第一半导体器件1f、1j和第二半导体器件1g、1k。)出于这个原因，热阻抗和感抗得到降低。进一步，较之其中第一半导体器件1f、1j和第二半导体器件1g、1k各个地安装在安装板等之上的情况而言，就可能降低安装面积(安装板的面积)。
本实施例和第五实施例中叠置的半导体器件不需要是第一半导体器件1f或1j或第二半导体器件1g或1k。其仅仅需要是在密闭树脂部分的顶表面和下表面处暴露有导体的树脂密封半导体器件。这就带来可以使得将叠置半导体器件结合在一起的键合材料(等同于上述的键合材料7f、7g)的膜厚度均匀的效果。
然而，当多个半导体器件如同本实施例或是第五实施例中一样叠置时，更希望采取如下措施：使得叠置半导体器件之间的键合材料(等同于键合材料7f、7g)的膜厚度均匀；并且此外，使得叠置之前的各个半导体器件的高度变化尽可能小。这是因为各个半导体器件的高度变化会累积。
出于这个原因，更希望采取关于本实施例和第五实施例所描述的措施。也就是，更希望叠置适用了第一实施例或是第二实施例的半导体器件。(这种半导体器件是本例中的第一半导体器件1f、1j和第二半导体器件1g、1k。)结果是，不仅使得用于将叠置半导体器件结合在一起的键合材料(等同于键合材料7f、7g)的膜厚度可能均匀。而且还可能抑制叠置之前的各个半导体器件的高度变化。因此，就有可能更适当地均衡通过叠置多个半导体器件而形成的半导体器件的整体高度。
在本实施例和第五实施例中，如上所述地叠置多个半导体器件。对于最上面的半导体器件(这些例子中的第二半导体器件1g、1k)，可以使用如同第三实施例中的使用了热传导薄片71的这种半导体器件(半导体器件1d)。
(第七实施例)
在第五实施例和第六实施例中，在利用密闭树脂部分6对半导体芯片2进行密封之后对密封体进行叠置。(密封体对应于第一半导体器件1f、第二半导体器件1g、第一半导体器件1j、第二半导体器件1k。)在第七实施例中，在利用密闭树脂部分对半导体芯片2进行密封之前对其进行叠置。
图79到图88是制备工艺中的本实施例的半导体器件1m的主要部分平面图和主要部分横截面图。在图79到图88中，图79、图81、图83、图85是平面图(主要部分平面图)并且图80、图82、图84、图86到图88是横截面图(主要部分横截面图)。图79和图80对应于相同的工艺步骤；图81和图82对应于相同的工艺步骤；图83和图84对应于相同的工艺步骤；图85和图86对应于相同的工艺步骤。图80、图82、图84、图86到图88的横截面图基本上对应于沿着图79、图81、图83、图85中的线A9-A9获得的横截面。图89到图91是本实施例中制备的半导体器件1m的横截面图(侧表面横截面图)。
首先，准备半导体芯片81、82以及引线框21b、22b、22c。在本实施例中，多个半导体芯片2，在本例中是半导体芯片81、82，被用以制备一个半导体器件1m。半导体芯片81、82具有与上述的半导体芯片2相同的构造。半导体芯片81、82在其前表面2a处具有源极焊盘电极2s以及栅极焊盘电极2g并且在其整个背表面2b上具有背表面漏极电极。引线框21b对应于第二实施例中的引线框21并且包括漏极端子部分25。引线框22b、22c的每一个对应于第二实施例中的引线框22并且具有源极端子部分23和栅极端子部分24。
如图79和图80所示，银(Ag)膏7c被放置(施加)在引线框21b的每一个漏极端子部分25的第一主表面35a之上，如同第二实施例的步骤S3a一样。该银膏7c和第二实施例中的银膏一样。该银膏7c被放置或是施加在引线框21b的每一个漏极端子部分25的第一主表面35a上的将要安装半导体芯片81的区域。
将半导体芯片81(半导体芯片2)放置(安装)在引线框21b的每一个漏极端子部分25之上，如同第二实施例中的步骤S4一样。结果是，半导体芯片81就通过其间的银膏7c放置(安装)在引线框21b的漏极端子部分25的第一主表面35a之上。其接着由银膏7c的黏合(黏附)暂时固定。这样就获得了图79和图80所示的结构。在半导体芯片81的背表面2b(背表面漏极电极2d)和引线框21b的漏极端子部分25的第一主表面(顶表面)35a之间仅仅存在银膏7c。
如图81和图82所示，银膏7c被放置(施加)在半导体芯片81的前表面2a的栅极焊盘电极2g和源极焊盘电极2s之上，如同第二实施例中的步骤S6a一样。
引线框22b放置在每一个半导体芯片81的前表面2a之上，如同第二实施例中的步骤S7一样。此时，引线框22b放置在了引线框21b和半导体芯片81之上使得如下得以实现：引线框22b的每一个源极端子部分23放置在半导体芯片81的源极焊盘电极2s之上；并且同时，引线框22b的每一个栅极端子部分24放置在半导体芯片81的栅极焊盘电极2g之上。结果是，实现了下述：通过其间的银膏7c将引线框22b的每一个源极端子部分23放置在半导体芯片81的源极焊盘电极2s之上；通过其间的银膏7c将引线框22b的每一个栅极端子部分24放置在半导体芯片81的栅极焊盘电极2g之上；并且它们由银膏7c的黏合(黏附)暂时固定。这样就获得了如图81和图82所描述的结构。
如图83和图84所示，银膏7c被放置(施加)在引线框22b的每一个源极端子部分23的第一主表面(顶表面)33d之上。此时，该银膏7c被放置或是施加在引线框22b的每一个源极端子部分23的第一主表面33d上的将要安装半导体芯片82的区域。引线框22b的每一个源极端子部分23的第一主表面33d是位于与其和半导体芯片81相对的一侧相对侧的主表面。
半导体芯片82(半导体芯片2)被放置(施加)在引线框22b的每一个源极端子部分23之上。结果是，通过其间的银膏7c将半导体芯片82放置(安装)在引线框22b的源极端子部分23的第一主表面33d之上。接着其由银膏7c的黏合(黏附)暂时固定。这样就获得了如图83和图84所描述的结构。在半导体芯片82的背表面2b(背表面漏极电极2d)和引线框22b的源极端子部分23的第一主表面(顶表面)33d之间仅仅存在银膏7c。
如同从图79、图81、图83可见的，引线框22b的每一个源极端子部分23如此布置使得其不会在一个平面上和半导体芯片81的栅极焊盘电极2g相重叠。每一个半导体芯片82放置在引线框22b的每一个源极端子部分23之上。出于这个原因，半导体芯片82布置在从一平面上看与半导体芯片81存在移位的位置。因此，半导体芯片81的背表面漏极电极2d不与引线框22b的栅极端子部分24相接触。
如图85和图86所示，银膏7c被放置(施加)在每一个半导体芯片82的前表面2a上的栅极焊盘电极2g和源极焊盘电极2s之上，如同对半导体芯片81所进行的一样。
引线框22c被放置在每一个半导体芯片82的前表面2a之上。此时，引线框22c如此放置使得实现下述：引线框22c的每一个源极端子部分23被放置在半导体芯片82的源极焊盘电极2s之上；并且同时，引线框22c的每一个栅极端子部分24被放置在半导体芯片82的栅极焊盘电极2g之上。结果是，实现下述：引线框22c的每一个源极端子部分23通过其间的银膏7c放置在半导体芯片82的源极焊盘电极2s之上；引线框22c的每一个栅极端子部分24通过其间的银膏7c放置在半导体芯片82的栅极焊盘电极2g之上；并且它们由银膏7c的黏合(黏附)暂时固定。
这样就获得了如图85和图86所示的结构(临时组合件40g)。该临时组合件40g包括引线框21b、22b、22c以及通过银膏7c夹在其间的半导体芯片81和半导体芯片82；然而，银膏7c尚未固化。
如在第二实施例中步骤S8a那样银膏7c被固化。也就是，银膏7c通过热处理(加热)被固化。同样在本实施例中，如同第二实施例中一样，在用于银膏7c的固化步骤中，当压力(负载)施加到临时组合件40g时银膏7c被固化(接受用于固化的热处理)。在图86中，该压力(负载)示意性地用箭头67b指出并且该箭头67b的方向等同于该压力(负载)施加的方向。也就是，当压力(负载)被施加在下述其间具有半导体芯片81、引线框22b的源极端子部分23以及半导体芯片82的部分上时银膏7c被固化(接受用于固化的热处理)：引线框21b的每一个漏极端子部分25以及引线框22c的每一个源极端子部分23和栅极端子部分24。
图87是说明本实施例中用于银膏7c的固化步骤的一个例子的解释性示图(横截面图)并且对应于关于第二实施例的图33。
如图87所示，通过下述工序，临时组合件40g可以由保持夹具60的盖部分62和基底部分61从上方和下方保持住：将临时组合件40g设置在保持夹具60的基底部分61上，接着保持夹具60的盖部分62附着在基底部分61上。因此压力(负载)被施加到引线框22c的每一个源极端子部分23和引线框21b的每一个漏极端子部分25之间的区域(半导体芯片81、82以及银膏7c放置的区域)。设置在保持夹具60上的临时组合件40g被加热(接受热处理)从而将临时组合件40g中的银膏7c进行固化。也就是，当下述操作被执行时银膏7c被固化：其间夹有下述的引线框21b的每一个漏极端子部分25以及引线框22c的每一个源极端子部分23和栅极端子部分24由(对其施加了压力的)保持夹具60保持着：半导体芯片81、引线框22b的每一个源极端子部分23、以及半导体芯片82。结果是，银膏7c变成了包括固化的银膏的键合材料7h。
这样就可以执行用于银膏7c的固化步骤。结果是，通过其间的键合材料7h(固化的银膏7c)将下述结合并且电耦合在一起，如图88所示。每一个半导体芯片81的背表面漏极电极2d与引线框21b的每一个漏极端子部分25通过其间的键合材料7h结合并且电耦合在一起。每一个半导体芯片81的源极焊盘电极2s与引线框22b的每一个源极端子部分23通过其间的键合材料7h结合并且电耦合在一起。每一个半导体芯片81的栅极焊盘电极2g与引线框22b的每一个栅极端子部分24通过其间的键合材料7h结合并且电耦合在一起。每一个半导体芯片82的背表面漏极电极2d与引线框22b的每一个源极端子部分23通过其间的键合材料7h结合并且电耦合在一起。每一个半导体芯片82的源极焊盘电极2s与引线框22c的每一个源极端子部分23通过其间的键合材料7h结合并且电耦合在一起。每一个半导体芯片82的栅极焊盘电极2g与引线框22c的每一个栅极端子部分24通过其间的键合材料7h结合并且电耦合在一起。结果是，就获得了包括引线框21b、22b、22c以及通过键合材料7h结合在其间的半导体芯片81、82的组合件(工件)的40h。通过在临时组合件40g中固化银膏7c而获得组合件40h。
之后，如同第二实施例中的一样，在步骤S9形成密闭树脂部分6，在步骤S10执行镀覆，并且在步骤S11对引线框21b、22b、22c进行切割。该实施例和第二实施例中的区别在于：引线框21b、22b、22c的漏极端子部分25、栅极端子部分24、以及源极端子部分23形成为平坦的；在形成密闭树脂部分6之后，对引线框21b、22b、22c进行切割；并且接着从密闭树脂部分6的侧表面突出的每一个源极端子部分23和栅极端子部分24被弯曲。
如同另一个实施例中的，可以进行下述工序：预先弯曲引线框22b、22c的每一个栅极端子部分24和源极端子部分23；并且密闭树脂部分6如此形成使得弯曲部分被密封在密闭树脂部分6中。(第二实施例等对应于本例)。在第一实施例到第四实施例中，可以进行下述工序：引线框的端子部分形成为平坦的并且在形成密闭树脂部分6之后，端子被弯曲。
这样就制备成了如图89到图91所示的半导体器件1m。图89说明了在与图86和图88中相同的位置处获得的横截面(也就是，在对应于图85的线A9-A9的位置处获得的横截面)；图90说明了在对应于图85的线B9-B9的位置处获得的横截面；并且图91说明了在对应于图85的线C9-C9的位置处获得的横截面。
引线框21b的漏极端子部分25变成半导体器件1m的漏极端子5。引线框22b的源极端子部分23变成半导体器件1m的第一源极端子3d。引线框22b的栅极端子部分24变成半导体器件1m的第一栅极端子4d。引线框22c的源极端子部分23变成半导体器件1m的第二源极端子3e。引线框22c的栅极端子部分24变成半导体器件1m的第二栅极端子4e。
在半导体器件1m的背表面，也就是密闭树脂部分6的背表面6b，暴露有漏极端子5的下表面15b。该漏极端子5的下表面15b是位于与半导体芯片81安装的侧相对侧的主表面。在半导体器件1m的顶表面，也就是密闭树脂部分6的顶表面6a，暴露有第二源极端子3e的顶表面13b以及第二栅极端子4e的顶表面14b。该第二源极端子3e的顶表面13e以及第二栅极端子4e的顶表面14e是下列主表面：位于与其被耦合到半导体芯片82的源极焊盘电极2s和栅极焊盘电极2g的侧的相对侧的主表面。
如上所述，本实施例中的半导体器件1m是在顶表面和下表面处具有暴露的导体的树脂密封半导体封装(半导体器件)。也就是，端子同时暴露在半导体器件1的顶表面(密闭树脂部分6的顶表面6a)以及半导体器件1的下表面(密闭树脂部分6的背表面6b)。出于这个原因，就有可能提高半导体器件1m的热辐射特性以及半导体器件1m的性能。
第一源极端子3d、第二源极端子3e、第一栅极端子4d、以及第二栅极端子4e在从密闭树脂部分6突出的部分处弯曲。下述作为这种弯曲的结果的表面被形成为基本上与暴露在密闭树脂部分6的背表面6b处的漏极端子5的下表面15b成为平齐的：第一源极端子3d的下表面13c、第二源极端子3e的下表面13c、第一栅极端子4d的下表面14c、第二栅极端子4e的下表面14c。这些定位为彼此互相平齐的表面变成用于半导体器件1m的外部耦合的端子：第一源极端子3d的下表面13c、第一栅极端子4d的下表面14c、第二源极端子3e的下表面13c、第二栅极端子4e的下表面14c、以及漏极端子5的下表面15b。出于这个原因，半导体器件1m是表面安装半导体器件(半导体封装)。
在半导体器件1m中，第一源极端子3d(引线框22b的源极端子部分23)通过键合材料7h同时与下述结合并且电耦合：位于下侧的半导体芯片81的源极焊盘电极2s以及位于上侧的半导体芯片82的背表面漏极电极2d。出于这个原因，下面的半导体芯片81的源极焊盘电极2s以及上面的半导体芯片82的背表面漏极电极2d彼此电耦合。出于这个原因，第一源极端子同时用作下面的半导体芯片81的源极端子以及上面的半导体芯片82漏极端子。因此，就有可能将形成在下面的半导体芯片81中的MISFET和形成在上面的半导体芯片82中的MISFET串联耦合。
在本实施例中，掺有垫隔微粒66的银膏7c被用以结合半导体芯片81、82的每一个端子以及电极。此外，当压力(负载)施加时执行热处理以固化银膏7c。出于这个原因，通过固化银膏7c形成的键合材料7h的膜厚度变得基本上等于银膏7c中的垫隔微粒66的微粒尺寸(直径)。此原因与关于第二实施例中的键合材料7d所描述的原因相同。出于这个原因，通过使得掺和在银膏7c中的垫隔微粒66的微粒尺寸与键合材料7h的希望厚度相匹配而将键合材料7h的膜厚度控制在预定的值。进一步，通过采取相同的措施可以抑制键合材料7h的膜厚度的变化(起伏)。结果是，就有可能抑制住刚好在模制步骤之前的组合件40h的高度变化(起伏)。因此，就有可能防止在模制步骤中在半导体芯片81、82中产生断裂等并且因此提高半导体器件1m的出产量。此外，有可能均衡所完成的半导体器件1m的高度。由于所完成的半导体器件1m的高度可以被均衡，当在多个半导体器件1m之上安装用于热辐射的构件(例如，上述的辐射鳍片55)时可以实现：每一个半导体器件1m和用于热辐射的构件之间的耦合状态变得均匀并且因此在每一个半导体器件1m中的热辐射的状态可以变得均匀。这样，就有可能使得每一个半导体器件的热辐射特性一致并且从而提高其性能。
在本实施例的描述中，将两个半导体芯片81、82叠置的情况作为例子。然而，叠置的半导体芯片的数目仅必须为两个或更多(也就是，多个)。
在本实施例中，运用了第二实施例中的技术并且通过其间的银膏7c而将引线框21b、半导体芯片81、引线框22b、半导体芯片82、以及引线框22c叠置。在另一个实施例中，可以运用第一实施例中的技术来取代第二实施例中的技术以实现下述：通过键合材料(等同于键合材料7a、7b)以及膜构件(等同于膜构件8a、8b)将引线框21b、半导体芯片81、引线框22b、半导体芯片82、以及引线框22c叠置。同样在本例中，如同第一实施例中一样，固化的键合材料7的膜厚度可以通过膜构件得到控制并且可以获得基本相同的效果。
在本实施例中的半导体器件1m中，封装了多个半导体芯片并且半导体芯片的电极在密闭树脂部分6中耦合在一起。出于这个原因，较之多个密闭有一个半导体芯片的树脂密封半导体器件单独地使用的情况而言，就有可能降低热阻抗和感抗。进一步，较之多个密闭有一个半导体芯片的树脂密封半导体器件单独地安装在安装板上等的情况而言，就有可能降低安装面积(安装板的面积)。
本实施例可以与第三实施例进行合并。在这种情况下，在如同本实施例中获得上述的组合件40h之后可以进行下述工序：如同第三实施例中一样，在组合件40h的引线框22c的每一个源极端子部分23和栅极端子部分24之上粘附热传导薄片71；并且接着执行模制(密闭树脂部分6形成)步骤、镀覆步骤、引线框21b、22b、22c切割步骤；以及用于弯曲端子(从密闭树脂部分6的侧表面突出的端子)的步骤。这样除了本实施例中所获得的效果之外，还可以获得第三实施例的效果。
目前为止，已经基于其实施例给出了本发明人所做出的发明的翔实描述。然而，无须多言的是，本发明并不限于这些实施例并且可以进行各种形式的修改而不偏离其主题。
本发明尤其适用于制备树脂密封半导体封装类型的半导体器件的技术。

Claims (22)

1.一种半导体器件的制备方法，其中该半导体器件包括：半导体芯片；结合到该半导体芯片的第一主表面的第一导体部分；结合到在该第一主表面相对侧的该半导体芯片的第二主表面的第二导体部分；以及将该半导体芯片以及该第一导体部分和第二导体部分的一部分密封起来的密闭树脂部分，并且在该半导体器件中，该第一导体部分的前表面从该密闭树脂部分的第一表面暴露出来并且该第二导体部分的前表面从位于与该第一表面相对侧的该密闭树脂部分的第二表面暴露出来，
所述制备方法包括步骤：
(a)通过其间的第一膜构件和第一键合材料将该半导体芯片安装在该第一导体部分之上使得该半导体芯片的该第一主表面与该第一导体部分相对；
(b)通过其间的第二膜构件和第二键合材料将该第二导体部分安装在该半导体芯片的该第二主表面之上；
(c)固化该第一键合材料和该第二键合材料以将该第一导体部分结合到该半导体芯片的该第一主表面并且将该第二导体部分结合到该半导体芯片的该第二主表面；并且
(d)在步骤(c)之后，形成将该半导体芯片、该第一导体部分和该第二导体部分密封起来的密闭树脂部分。
2.根据权利要求1的半导体器件的制备方法，
其中在步骤(a)使用的该第一键合材料和在步骤(b)使用的该第二键合材料是膏状键合材料。
3.根据权利要求2的半导体器件的制备方法，
其中在步骤(a)和在步骤(b)使用的该第一键合材料和该第二键合材料是焊料膏或者银膏。
4.根据权利要求3的半导体器件的制备方法，
其中步骤(a)包括步骤：
(a1)将该第一膜构件放置在该第一导体部分之上；
(a2)将该第一键合材料放置在该第一导体部分之上该第一键合材料和该第一膜构件不重叠的位置；并且
(a3)通过其间的该第一膜构件和该第一键合材料将该半导体芯片安装在该第一导体部分之上。
5.根据权利要求4的半导体器件的制备方法，
其中在步骤(a)和在步骤(b)使用的该第一膜构件和该第二膜构件较之在步骤(a)和在步骤(b)使用的该第一键合材料和该第二键合材料较不容易在加载时变形。
6.根据权利要求5的半导体器件的制备方法，
其中在步骤(c)，该第一导体部分与在该半导体芯片的该第一主表面中形成的电极通过其间的该第一键合材料结合并且电耦合，该第二导体部分与在该半导体芯片的该第二主表面中形成的电极通过其间的该第二键合材料结合并且电耦合。
7.根据权利要求6的半导体器件的制备方法，
其中步骤(d)包括步骤：
(d1)将该第一导体部分和该第二导体部分以及该半导体芯片放置在由第一模和第二模形成的空腔中；并且
(d2)将用于形成该密闭树脂部分的材料注入该空腔中使得该第一导体部分的前表面与该第一模相接触并且该第二导体部分的前表面与该第二模相接触，以及由此形成该密闭树脂部分。
8.一种半导体器件的制备方法，其中该半导体器件包括：半导体芯片；结合到该半导体芯片的第一主表面的第一导体部分；结合到在该第一主表面相对侧的该半导体芯片的第二主表面的第二导体部分；以及将该半导体芯片以及该第一导体部分和该第二导体部分的一部分密封起来的密闭树脂部分，并且在该半导体器件中，该第一导体部分的前表面从该密闭树脂部分的第一表面暴露出来并且该第二导体部分的前表面从位于与该第一表面相对侧的该密闭树脂部分的第二表面暴露出来，
所述制备方法包括步骤：
(a)通过其间的第一银膏将该半导体芯片安装在该第一导体部分之上使得该半导体芯片的第一主表面与该第一导体部分相对；
(b)通过其间的第二银膏将该第二导体部分安装在该半导体芯片的该第二主表面之上；
(c)固化该第一银膏和该第二银膏以将该第一导体部分结合到该半导体芯片的该第一主表面并且将该第二导体部分结合到该半导体芯片的该第二主表面；并且
(d)在步骤(c)之后，形成将该半导体芯片、该第一导体部分和该第二导体部分密封起来的该密闭树脂部分，
其中在步骤(a)和步骤(b)使用的该第一银膏和该第二银膏包含Ag填充料、作为基底树脂的热凝固树脂、以及垫隔微粒。
9.根据权利要求8的半导体器件的制备方法，
其中所述垫隔微粒包括固化的热凝固树脂微粒或是金属微粒。
10.根据权利要求8的半导体器件的制备方法，
其中在步骤(c)，当压力施加到其间夹有该半导体芯片的该第一导体部分和该第二导体部分之间时执行热处理，并且该第一银膏和该第二银膏从而被固化。
11.根据权利要求10的半导体器件的制备方法，
其中步骤(d)包括步骤：
(d1)将该第一导体部分和该第二导体部分和该半导体芯片放置在由第一模和第二模形成的空腔中；以及
(d2)将用于形成该密闭树脂部分的材料注入该空腔中使得该第一导体部分的前表面与该第一模相接触并且该第二导体部分的前表面与该第二模相接触，以及由此形成该密闭树脂部分。
12.一种半导体器件的制备方法，包括步骤：
(a)准备具有位于彼此相对侧的第一主表面和第二主表面的半导体芯片；
(b)通过其间的第一键合材料将第一导体部分结合到该半导体芯片的该第一主表面并且通过其间的第二键合材料将第二导体部分结合到该半导体芯片的该第二主表面；
(c)将绝缘薄片粘附到该第二导体部分的在该第二导体部分与该半导体芯片相对的一侧的相对侧的表面；并且
(d)在步骤(c)之后，形成将该半导体芯片、该第一导体部分、该第二导体部分、以及该绝缘薄片密封起来的密闭树脂部分，
其中该绝缘薄片的前表面从该密闭树脂部分的第一表面暴露出来，并且
其中该第一导体部分的前表面从位于与该第一表面相对侧的该密闭树脂部分的第二表面暴露出来。
13.根据权利要求12的半导体器件的制备方法，
其中该绝缘薄片的热传导率高于该密闭树脂部分的热传导率。
14.根据权利要求13的半导体器件的制备方法，
其中该绝缘薄片具有弹性。
15.根据权利要求14的半导体器件的制备方法，
其中步骤(d)包括步骤：
(d1)将该第一导体部分和该第二导体部分、该半导体芯片、以及该绝缘薄片放置在由第一模和第二模形成的空腔中；并且
(d2)将用于形成该密闭树脂部分的材料注入该空腔中使得该第一导体部分的前表面与第一模相接触并且该绝缘薄片的前表面与该第二模相接触，以及由此形成该密闭树脂部分。
16.根据权利要求15的半导体器件的制备方法，
其中在步骤(d2)，用于形成该密闭树脂部分的材料被注入到该空腔中，伴随着该绝缘薄片在该第二导体部分和该第二模之间的厚度方向上收缩，并且由此形成该密闭树脂部分。
17.根据权利要求16的半导体器件的制备方法，
其中该绝缘薄片的前表面从该密闭树脂部分的该第一表面突出。
18.一种半导体器件的制备方法，包括步骤：
(a)准备第一半导体器件，该半导体器件包括：第一半导体芯片、结合到该第一半导体芯片的第一主表面的第一导体部分、结合到在该第一主表面相对侧的该第一半导体芯片的第二主表面的第二导体部分、以及将该第一半导体芯片、该第一导体部分、该第二导体部分密封起来的第一密闭树脂部分，并且准备第二半导体器件，该第二半导体器件包括：第二半导体芯片、结合到该第二半导体芯片的第三主表面的第三导体部分、结合到在该第三主表面相对侧的该第二半导体芯片的第四主表面的第四导体部分、以及将该第二半导体芯片、该第三导体部分、该第四导体部分密封起来的第二密闭树脂部分；
(b)通过其间的第一膜构件和第一传导性键合材料将该第二半导体器件放置在该第一半导体器件的该第一密闭树脂部分的第一表面之上；并且
(c)对该第一键合材料进行固化以将该第二半导体器件结合在该第一半导体器件的该第一密闭树脂部分的该第一表面之上，
其中在该第一半导体器件中，该第一导体部分的前表面从该第一密闭树脂部分的该第一表面暴露出来并且该第二导体部分的前表面从位于与该第一表面相对侧的该第一密闭树脂部分的第二表面暴露出来，
其中在该第二半导体器件中，该第三导体部分的前表面从该第二密闭树脂部分的第三表面暴露出来并且该第四导体部分的前表面从位于与该第三表面相对侧的该第二密闭树脂部分的第四表面暴露出来，
其中在步骤(b)，该第二半导体器件被安装使得该第二半导体器件的该第二密闭树脂部分的该第四表面与该第二半导体器件的该第二密闭树脂部分的该第一表面相对，并且
其中在步骤(c)，从该第一密闭树脂部分的该第一表面暴露出来的该第一导体部分的前表面与从该第二密闭树脂部分的该第四表面暴露出来的该第四导体部分的前表面由该第一键合材料结合并且电耦合在一起。
19.一种半导体器件的制备方法，包括步骤：
(a)准备第一半导体器件，该半导体器件包括：第一半导体芯片、结合到该第一半导体芯片的第一主表面的第一导体部分、结合到在该第一主表面相对侧的该第一半导体芯片的第二主表面的第二导体部分、以及将该第一半导体芯片、第一导体部分、第二导体部分密封起来的第一密闭树脂部分，并且准备第二半导体器件，该第二半导体器件包括：第二半导体芯片、结合到该第二半导体芯片的第三主表面的第三导体部分、结合到在该第三主表面相对侧的该第二半导体芯片的第四主表面的第四导体部分、以及将该第二半导体芯片、第三导体部分、第四导体部分密封起来的第二密闭树脂部分；
(b)通过其间的银膏将该第二半导体器件放置在该第一半导体器件的该第一密闭树脂部分的第一表面之上，其中该银膏包含Ag填充料、作为基底树脂的热凝固树脂、以及垫隔微粒；以及
(c)对银膏进行固化以将该第二半导体器件结合在该第一半导体器件的该第一密闭树脂部分的该第一表面之上，
其中在该第一半导体器件中，该第一导体部分的前表面从该第一密闭树脂部分的该第一表面暴露出来并且该第二导体部分的前表面从位于与该第一表面相对侧的该第一密闭树脂部分的第二表面暴露出来，
其中在该第二半导体器件中，该第三导体部分的前表面从该第二密闭树脂部分的第三表面暴露出来并且该第四导体部分的前表面从位于与该第三表面相对侧的该第二密闭树脂部分的第四表面暴露出来，
其中在步骤(b)，该第二半导体器件被安装使得该第二半导体器件的该第二密闭树脂部分的该第四表面与该第一半导体器件的该第一密闭树脂部分的该第一表面相对，
其中在步骤(c)，当压力施加在其间夹有银膏的该第一半导体器件和该第二半导体器件之间时执行热处理并且该银膏因此被固化并且结果是，从该第一密闭树脂部分的该第一表面暴露出来的该第一导体部分的前表面与从该第二密闭树脂部分的该第四表面暴露出来的该第四导体部分的前表面由该固化的银膏结合并且电耦合在一起。
20.根据权利要求19的半导体器件的制备方法，
其中所述垫隔微粒包括固化的热凝固树脂微粒或是金属微粒。
21.一种半导体器件的制备方法，包括步骤：
(a)通过其间的第一银膏将第一半导体芯片安装在第一导体部分之上使得该第一半导体器件的第一主表面与该第一导体部分相对；
(b)通过其间的第二银膏将第二导体部分安装在位于与该第一主表面相对侧的该第一半导体芯片的第二主表面上；
(c)通过其间的第三银膏将第二半导体芯片安装在该第二导体部分的位于该第二导体部分与该第一半导体芯片相对的一侧的相对侧的表面之上使得该第二半导体芯片的第三主表面与该第二导体部分相对；
(d)通过其间的第四银膏将第三导体部分安装在位于与该第三主表面相对的该第二半导体芯片的第四主表面上；
(e)对第一、第二、第三、以及第四银膏进行固化以将该第一导体部分结合到该第一半导体芯片的该第一主表面，将该第二导体部分结合到该第一半导体芯片的该第二主表面，将该第二导体部分结合到该第二半导体芯片的该第三主表面，以及将该第三导体部分结合到该第二半导体芯片的该第四主表面；以及
(f)在步骤(e)之后，形成将该第一半导体芯片和该第二半导体芯片以及该第一、第二、第三导体部分密封起来的密闭树脂部分，
其中在步骤(a)、步骤(b)、步骤(c)以及步骤(d)使用的第一、第二、第三、以及第四银膏包含Ag填充料、作为基底树脂的热凝固树脂、以及垫隔微粒，并且
其中在步骤(e)，当压力施加到其间夹有该第一半导体芯片、该第二导体部分、以及该第二半导体芯片的该第一导体部分和该第三导体部分之间时执行热处理并且第一、第二、第三、以及第四银膏因此被固化并且结果是，该第一导体部分的前表面从该密闭树脂部分的第一表面暴露出来，该第三导体部分的前表面从与位于该第一表面相对侧的该密闭树脂部分的第二表面暴露出来。
22.根据权利要求21的半导体器件的制备方法，
其中所述垫隔微粒包括固化的热凝固树脂微粒或是金属微粒。
CNA2009100048870A 2008-02-22 2009-02-04 半导体器件的制备方法 Pending CN101515551A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008041765A JP2009200338A (ja) 2008-02-22 2008-02-22 半導体装置の製造方法
JP2008041765 2008-02-22

Publications (1)

Publication Number Publication Date
CN101515551A true CN101515551A (zh) 2009-08-26

Family

ID=40510596

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100048870A Pending CN101515551A (zh) 2008-02-22 2009-02-04 半导体器件的制备方法

Country Status (4)

Country Link
US (1) US8114710B2 (zh)
EP (1) EP2093793A3 (zh)
JP (1) JP2009200338A (zh)
CN (1) CN101515551A (zh)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103069935A (zh) * 2010-07-26 2013-04-24 日立汽车系统株式会社 功率半导体组件、功率模块、功率半导体组件的制造方法和功率模块的制造方法
CN103855120A (zh) * 2012-12-06 2014-06-11 美格纳半导体有限公司 多芯片封装及其制造方法
CN104637914A (zh) * 2015-02-28 2015-05-20 立昌先进科技股份有限公司 多功能表面黏着型电子组件及其制法
CN104821303A (zh) * 2014-01-31 2015-08-05 株式会社东芝 连接器框架以及半导体装置
CN105405832A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 部分框架外露多芯片平铺夹芯封装结构及其工艺方法
CN105405834A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种框架外露多芯片多搭堆叠夹芯封装结构及其工艺方法
CN105405833A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种多芯片多搭平铺夹芯封装结构及其工艺方法
CN105405831A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种框架外露多芯片正装平铺夹芯封装结构及其工艺方法
CN105428343A (zh) * 2015-12-24 2016-03-23 江苏长电科技股份有限公司 一种多芯片单搭堆叠夹芯封装结构及其工艺方法
CN105448882A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片单搭平铺夹芯封装结构及其工艺方法
CN105448880A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种多芯片单搭平铺夹芯封装结构及其工艺方法
CN105448881A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105489508A (zh) * 2015-12-24 2016-04-13 江苏长电科技股份有限公司 一种防止芯片偏移的夹芯封装工艺方法
CN105552042A (zh) * 2015-12-24 2016-05-04 江苏长电科技股份有限公司 一种多芯片正装堆叠夹芯封装结构及其工艺方法
CN105551983A (zh) * 2015-12-24 2016-05-04 江苏长电科技股份有限公司 一种框架外露多芯片正装堆叠夹芯封装结构及其工艺方法
CN105609424A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 一种框架外露的夹芯封装工艺方法
CN105609482A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 一种框架外露多芯片单搭堆叠夹芯封装结构及其工艺方法
CN105609425A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 部分框架外露多芯片单搭平铺夹芯封装结构及其工艺方法
CN105633051A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105633050A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 一种多芯片多搭堆叠夹芯封装结构及其工艺方法
CN111489977A (zh) * 2019-01-25 2020-08-04 丰田自动车株式会社 半导体模块的制造方法
CN111937141A (zh) * 2018-10-03 2020-11-13 富士电机株式会社 半导体装置
CN112242359A (zh) * 2019-07-16 2021-01-19 珠海零边界集成电路有限公司 一种芯片封装结构及芯片封装方法
CN112652600A (zh) * 2019-10-10 2021-04-13 上海凯虹科技电子有限公司 多芯片叠层封装结构用金属构件及其贴装方法和封装体

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
JP2010056517A (ja) * 2008-07-28 2010-03-11 Toshiba Corp 半導体装置及びその製造方法
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8212342B2 (en) * 2009-12-10 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with removable backing element having plated terminal leads and method of manufacture thereof
US8816497B2 (en) 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US8624662B2 (en) 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
DE102011011861A1 (de) * 2011-02-21 2012-08-23 Osram Opto Semiconductors Gmbh Halbleiterchipgehäuseanordnung und Herstellungsverfahren
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
DE102011086687A1 (de) 2011-11-21 2013-05-23 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
US9209176B2 (en) 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
JP2013183024A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 半導体デバイスおよび半導体装置
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
JP5970316B2 (ja) * 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
JP6129315B2 (ja) * 2013-07-05 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
KR20150108685A (ko) * 2014-03-18 2015-09-30 삼성전기주식회사 반도체모듈 패키지 및 그 제조 방법
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9559056B2 (en) * 2014-09-18 2017-01-31 Infineon Technologies Austria Ag Electronic component
US9698116B2 (en) * 2014-10-31 2017-07-04 Nxp Usa, Inc. Thick-silver layer interface for a semiconductor die and corresponding thermal layer
SG11201706310UA (en) 2015-02-06 2017-09-28 Asahi Glass Co Ltd Film, method for its production, and method for producing semiconductor element using the film
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
JP2017022258A (ja) * 2015-07-10 2017-01-26 株式会社東芝 半導体パッケージ
JP6488938B2 (ja) * 2015-08-04 2019-03-27 株式会社デンソー 電子装置の製造方法
WO2018096596A1 (ja) 2016-11-22 2018-05-31 三菱電機株式会社 回転電動機
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
DE102017202600A1 (de) 2017-02-17 2018-08-23 Robert Bosch Gmbh Steuerelektronik
US11264318B2 (en) * 2017-03-08 2022-03-01 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing the same, and semiconductor module
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
TWI733011B (zh) * 2018-03-28 2021-07-11 日商三菱綜合材料股份有限公司 電子零件安裝模組之製造方法
US11145575B2 (en) * 2018-11-07 2021-10-12 UTAC Headquarters Pte. Ltd. Conductive bonding layer with spacers between a package substrate and chip
US20220059428A1 (en) * 2019-03-20 2022-02-24 Mitsubishi Electric Corporation Semiconductor device
US11355470B2 (en) * 2020-02-27 2022-06-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and methods of manufacturing semiconductor devices
JP6967627B2 (ja) * 2020-05-08 2021-11-17 アオイ電子株式会社 半導体装置
DE102020214912A1 (de) * 2020-11-27 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltvorrichtung, elektrischer Energiespeicher, Vorrichtung und Verfahren zum Herstellen einer Schaltvorrichtung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US6208018B1 (en) * 1997-05-29 2001-03-27 Micron Technology, Inc. Piggyback multiple dice assembly
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
EP1094518A1 (en) * 1999-09-30 2001-04-25 Ming-Tung Shen Semiconductor device comprising a lead frame and method for fabricating the same
US6899815B2 (en) * 2002-03-29 2005-05-31 Intel Corporation Multi-layer integrated circuit package
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4468115B2 (ja) * 2004-08-30 2010-05-26 株式会社ルネサステクノロジ 半導体装置
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4547279B2 (ja) * 2005-02-08 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008041765A (ja) 2006-08-02 2008-02-21 Bridgestone Corp 電磁波シールド性光透過窓材及びその製造方法
TW200810039A (en) * 2006-08-15 2008-02-16 Powertech Technology Inc Chip package structure and fabrication method thereof

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103069935A (zh) * 2010-07-26 2013-04-24 日立汽车系统株式会社 功率半导体组件、功率模块、功率半导体组件的制造方法和功率模块的制造方法
CN103069935B (zh) * 2010-07-26 2015-07-22 日立汽车系统株式会社 功率半导体组件、功率模块、功率半导体组件的制造方法和功率模块的制造方法
CN103855120A (zh) * 2012-12-06 2014-06-11 美格纳半导体有限公司 多芯片封装及其制造方法
US11362022B2 (en) 2012-12-06 2022-06-14 Magnachip Semiconductor, Ltd. Multichip package semiconductor device
CN104821303A (zh) * 2014-01-31 2015-08-05 株式会社东芝 连接器框架以及半导体装置
CN104637914A (zh) * 2015-02-28 2015-05-20 立昌先进科技股份有限公司 多功能表面黏着型电子组件及其制法
CN105448881A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105609482A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 一种框架外露多芯片单搭堆叠夹芯封装结构及其工艺方法
CN105405831A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种框架外露多芯片正装平铺夹芯封装结构及其工艺方法
CN105428343A (zh) * 2015-12-24 2016-03-23 江苏长电科技股份有限公司 一种多芯片单搭堆叠夹芯封装结构及其工艺方法
CN105448882A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种框架外露多芯片单搭平铺夹芯封装结构及其工艺方法
CN105448880A (zh) * 2015-12-24 2016-03-30 江苏长电科技股份有限公司 一种多芯片单搭平铺夹芯封装结构及其工艺方法
CN105405834A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种框架外露多芯片多搭堆叠夹芯封装结构及其工艺方法
CN105489508A (zh) * 2015-12-24 2016-04-13 江苏长电科技股份有限公司 一种防止芯片偏移的夹芯封装工艺方法
CN105552042A (zh) * 2015-12-24 2016-05-04 江苏长电科技股份有限公司 一种多芯片正装堆叠夹芯封装结构及其工艺方法
CN105551983A (zh) * 2015-12-24 2016-05-04 江苏长电科技股份有限公司 一种框架外露多芯片正装堆叠夹芯封装结构及其工艺方法
CN105609424A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 一种框架外露的夹芯封装工艺方法
CN105405833A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种多芯片多搭平铺夹芯封装结构及其工艺方法
CN105609425A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 部分框架外露多芯片单搭平铺夹芯封装结构及其工艺方法
CN105633051A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN105633050A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 一种多芯片多搭堆叠夹芯封装结构及其工艺方法
CN105405832A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 部分框架外露多芯片平铺夹芯封装结构及其工艺方法
CN111937141A (zh) * 2018-10-03 2020-11-13 富士电机株式会社 半导体装置
CN111489977A (zh) * 2019-01-25 2020-08-04 丰田自动车株式会社 半导体模块的制造方法
CN112242359A (zh) * 2019-07-16 2021-01-19 珠海零边界集成电路有限公司 一种芯片封装结构及芯片封装方法
CN112652600A (zh) * 2019-10-10 2021-04-13 上海凯虹科技电子有限公司 多芯片叠层封装结构用金属构件及其贴装方法和封装体
CN112652600B (zh) * 2019-10-10 2023-03-17 上海凯虹科技电子有限公司 多芯片叠层封装结构用金属构件及其贴装方法和封装体

Also Published As

Publication number Publication date
JP2009200338A (ja) 2009-09-03
EP2093793A3 (en) 2012-10-17
US8114710B2 (en) 2012-02-14
EP2093793A2 (en) 2009-08-26
US20090215230A1 (en) 2009-08-27

Similar Documents

Publication Publication Date Title
CN101515551A (zh) 半导体器件的制备方法
US6626656B2 (en) Apparatus for encasing array packages
CN101681897B (zh) 双侧冷却集成功率装置封装和模块及其制造方法
CN101136380B (zh) 具有多条散热通道的半导体封装结构及其制造方法
KR101847691B1 (ko) 전자 부품의 제조 방법 및 제조 장치
US10529652B2 (en) Integrated circuit (IC) package with a solder receiving area and associated methods
JP4630449B2 (ja) 半導体装置及びその製造方法
JP6400509B2 (ja) 電子部品の製造方法
CN105679720B (zh) 散热器、包括散热器的电子模块及其制作方法
JPH0864634A (ja) 半導体装置およびその製造方法
CN104485321A (zh) 半导体管芯封装件及其制造方法
CN103426837B (zh) 半导体封装及形成半导体封装的方法
CN102348332A (zh) 电路装置及其制造方法
CN107204296A (zh) 模制产品的制造方法及模制产品
US10910337B2 (en) Semiconductor device
CN108140621A (zh) 半导体装置和其制造方法
CN104821300A (zh) 半导体装置及其制造方法
CN108417499A (zh) 空腔封装结构及其制造方法
US20210225797A1 (en) Assembly processes for semiconductor device assemblies including spacer with embedded semiconductor die
US7602060B2 (en) Heat spreader in a flip chip package
JP4190250B2 (ja) 半導体装置
JP3685659B2 (ja) 半導体装置の製造方法
WO2006114825A1 (ja) 半導体装置の製造方法
US9040356B2 (en) Semiconductor including cup-shaped leadframe packaging techniques
JPH0817989A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100925

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100925

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090826