JP2017022258A - 半導体パッケージ - Google Patents

Abstract

【課題】リード端子と外部回路との間の接続において、実装後の経時変化による接続不良が生じにくい半導体パッケージを提供する。【解決手段】第１リード端子２１は、第１部分２１ａと、第２部分２１ｂと、を有する。第２部分２１ｂは、第１部分２１ａよりも封止部５側に存在する。第１部分２１ａ及び第２部分２１ｂは、第１面Ｓ１を有する。第１部分２１ａは、第１面Ｓ１に対して金属板から封止部５側に向かう第１方向側に設けられた第２面Ｓ２を有する。第２部分２１ｂは、第１面Ｓ１に対して第１方向側に設けられた第３面Ｓ３を有する。第１リード端子２１は、第１金属板の端部をなしている。第２面Ｓ２の少なくとも一部と第１面Ｓ１との間の第１方向における距離は、第３面Ｓ３と第１面Ｓ１との間の第１方向における距離よりも短い。金属層４１は、第１面Ｓ１の上、第２面Ｓ２の上及び第３面Ｓ３の上に設けられている。【選択図】図３

Description

本発明の実施形態は、半導体パッケージに関する。

リード端子を有する半導体パッケージは、例えば、はんだによって当該リード端子と外部回路とを接続することで、実装される。
半導体パッケージに対しては、リード端子と外部回路との間の接続について、実装後の経時変化による接続不良が生じにくく、信頼性が高いことが望まれる。

特開平１０−２８４６７４号公報

本発明が解決しようとする課題は、信頼性を向上できる半導体パッケージを提供することである。

実施形態に係る半導体パッケージは、第１金属板と、半導体チップと、第１リード端子と、金属層と、第２リード端子と、封止部と、を有する。
半導体チップは、第１金属板の上に設けられている。半導体チップは、第１電極と、第２電極と、を有する。半導体チップの第１電極は、第１金属板に接続されている。
第１リード端子は、第１部分と、第２部分と、を有する。第２部分は、第１部分と第１金属板との間に接続されている。第１部分および第２部分は、第１面を有する。第１部分は、第１面に対して金属板から半導体チップに向かう第１方向側に設けられた第２面を有する。第２部分は、第１面に対して第１方向側に設けられた第３面を有する。第１リード端子は、第１金属板に接続されている。第２面の少なくとも一部と第１面との間の第１方向における距離は、第３面と第１面との間の第１方向における距離よりも短い。
金属層は、第１面の上、第２面の上、および第３面の上に設けられている。
第２リード端子は、第２電極に接続されている。
封止部は、半導体チップを覆っている。

実施形態に係る半導体パッケージを表す平面図である。 図１のＡ−Ａ´断面図である。 実施形態に係る半導体パッケージの一部を拡大した断面図である。 実施形態に係る半導体パッケージの製造工程を表す工程平面図である。 実施形態に係る半導体パッケージの製造工程を表す工程平面図である。 実施形態の変形例に係る半導体パッケージの一部を拡大した断面図である。

以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、ＸＹＺ直交座標系を用いる。第１金属板１から半導体チップ１０に向かう方向をＺ方向（第１方向）とし、Ｚ方向に対して垂直な方向であって相互に直交する２方向をＸ方向（第２方向）及びＹ方向とする。

図１〜図３を用いて、実施形態に係る半導体パッケージについて説明する。
図１は、実施形態に係る半導体パッケージ１００を表す平面図である。
図２は、図１のＡ−Ａ´断面図である。
図３は、実施形態に係る半導体パッケージ１００の一部を拡大した断面図である。
なお、図１では、封止部５の一部が省略されている。

半導体パッケージ１００は、図１および図２に表すように、第１金属板１と、第２金属板２と、封止部５と、半導体チップ１０と、第１リード端子２１と、第２リード端子２２と、を有する。

図２に表すように、第１金属板１の上には、半導体チップ１０が設けられている。
半導体チップ１０は、例えばダイオードであり、第１電極１１および第２電極１２を有する。第２電極１２は、第１電極１１の反対側に設けられている。第１電極１１は、接続部７によって第１金属板１と接続されている。

第２金属板２は、半導体チップ１０の上に設けられている。第２電極１２は、接続部８によって第２金属板２と接続されている。

第１リード端子２１は、Ｘ方向に延び、第１金属板１と接続されている。図１および図２に表す例では、第１金属板１と第１リード端子２１は、一体に形成されている。
この例に限らず、第１金属板１と第１リード端子２１は、互いに異なる部材から形成されていてもよい。この場合、第１金属板１と第１リード端子２１は、はんだやボンディングワイヤなどで接続される。

第２リード端子２２は、Ｘ方向に延びている。ただし、第２リード端子２２は、第１リード端子２１が延びている方向と異なる方向に延びていてもよい。
第２リード端子２２は、接続部９によって第２金属板２と接続されている。ただし、図２に表す例に限らず、第２金属板２と第２リード端子２２は、一体に形成されていてもよい。または、半導体パッケージ１００は、第２金属板２を有しておらず、半導体チップ１０の第２電極１２と第２リード端子２２が、直接ボンディングワイヤなどで接続されていてもよい。

第１リード端子２１および第２リード端子２２は、図１に表すように、Ｙ方向において複数設けられていてもよいし、１つだけ設けられていてもよい。
また、第１リード端子２１の一部および第２リード端子２２の一部は、途中で屈曲していてもよい。

第１金属板１の上面、半導体チップ１０、第１リード端子２１の一部、および第２リード端子２２の一部は、封止部５により覆われている。第２金属板２の上面は、封止部５に覆われておらず外部に露出している。
封止部５は、さらに第１金属板１の下面および第２金属板２の上面を覆っていてもよい。

図３（ａ）は、第１リード端子２１近傍を拡大した断面図である。
図３（ａ）に表すように、第１リード端子２１は、第１部分２１ａおよび第２部分２１ｂを有する。第１部分２１ａは、第１リード端子２１の先端（第１リード端子２１のＸ方向の端部）を含む部分である。第２部分２１ｂは、第１部分２１ａと第１金属板１との間に接続された部分である。
第１部分２１ａおよび第２部分２１ｂは、封止部５に覆われておらず、外部に露出している。ただし、第２部分２１ｂの少なくとも一部が、封止部５により覆われていてもよい。

第１部分２１ａおよび第２部分２１ｂは、Ｘ方向およびＹ方向に沿う共通の第１面Ｓ１を有する。第１面Ｓ１は、第１リード端子２１の下面である。
第１部分２１ａは、さらに第２面Ｓ２および第４面Ｓ４を有し、第２部分２１ｂは、さらに第３面Ｓ３を有する。第２面Ｓ２および第３面Ｓ３は、第１面Ｓ１と対向しており、第１面Ｓ１に対してＺ方向側に設けられた面である。すなわち、第２面Ｓ２は第１部分２１ａの上面であり、第３面Ｓ３は第２部分２１ｂの上面である。
第１面Ｓ１〜第３面Ｓ３、および第１リード端子２１のＹ方向と交差する面の上には、金属層４１が設けられている。

第４面Ｓ４は、Ｘ方向と交差し、Ｙ−Ｚ平面に平行な面である。第４面Ｓ４は第１リード端子２１の先端を含む面であり、第４面Ｓ４には酸化層５１が形成されている。酸化層５１は、例えば、第１リード端子２１に含まれる金属材料が大気により酸化されて形成されたものである。

すなわち、第１リード端子２１の少なくともＸ方向において封止部５から突出している部分は、第４面Ｓ４を除いて、金属層４１に覆われている。

第３面Ｓ３は、第１面Ｓ１に対して平行である。これに対して、第２面Ｓ２は、Ｘ方向において第１面Ｓ１に向かって傾斜している。このため、第２面Ｓ２の少なくとも一部と第１面Ｓ１との間のＺ方向における距離Ｄ１は、第１面Ｓ１と第３面Ｓ３との間のＺ方向における距離Ｄ２よりも短い。換言すると、第１部分２１ａの少なくとも一部の厚みは、第２部分２１ｂの厚みよりも薄い。

図３（ｂ）は、第２リード端子２２近傍を拡大した断面図である。
第２リード端子２２も、第１リード端子２１と同様に、第３部分２２ｃおよび第４部分２２ｄを有する。
第３部分２２ｃは、第２リード端子２２の先端を含む部分であり、第４部分２２ｄは、第３部分２２ｃと第２金属板２との間に接続された部分である。

第３部分２２ｃおよび第４部分２２ｄは、共通の第５面Ｓ５を有する。第５面Ｓ５は、第２リード端子２２の下面である。
第３部分２２ｃは、さらに第６面Ｓ６および第８面Ｓ８を有し、第４部分２２ｄは、さらに第７面Ｓ７を有する。第６面Ｓ６および第７面Ｓ７は、第５面Ｓ５と対向しており、第５面Ｓ５に対してＺ方向側に設けられた面である。すなわち、第６面Ｓ６は第３部分２２ｃの上面であり、第７面Ｓ７は第４部分２２ｄの上面である。
第５面Ｓ５〜第７面Ｓ７、および第２リード端子２２のＹ方向と交差する面の上には、金属層４２が設けられている。
第８面Ｓ８は、Ｘ方向と交差し、Ｙ−Ｚ平面に平行な面である。第８面Ｓ８は第２リード端子２２の先端を含む面であり、第８面Ｓ８には絶縁層５２が形成されている。

すなわち、第２リード端子２２の少なくともＸ方向において封止部５から突出している部分は、第８面Ｓ８を除いて、金属層４２に覆われている。

第７面Ｓ７は、第５面Ｓ５と平行であるのに対して、第６面Ｓ６は、第５面Ｓ５に対して傾斜している。このため、第１リード端子２１と同様に、第５面Ｓ５の少なくとも一部と第６面Ｓ６との間のＺ方向における距離は、第７面Ｓ７と第５面Ｓ５との間のＺ方向における距離よりも短い。

ここで、各構成要素の材料の一例について説明する。
第１金属板１、第２金属板２、第１リード端子２１、および第２リード端子２２は、銅などの金属を含む。これらの構成要素に銅が含まれている場合、酸化層５１および５２は、酸化銅を含む。
接続部７〜９は、はんだ材料を含む。
封止部５は、エポキシ樹脂などの絶縁性樹脂を含む。
金属層４１および４２は、例えば、これらの金属層を電界めっき法により成膜可能な金属を含む。このような金属として、スズ、または銀とスズの合金などを用いることができる。

次に、実施形態に係る半導体パッケージの製造方法の一例について、図４を用いて説明する。
図４および図５は、実施形態に係る半導体パッケージ１００の製造工程を表す工程平面図である。

まず、複数の第１金属板１がＸ方向およびＹ方向に並べられたフレーム６０を用意する。続いて、それぞれの第１金属板１の上に半導体チップ１０を接合し、この半導体チップ１０の上に第２金属板２を接合する。このときの様子を図４に表す。

図４に表すように、それぞれの第１金属板１は、Ｘ方向に延びる複数の支持部２５および２６によりフレーム６０と連結されている。支持部２５は、第１リード端子２１に対応する部分を含み、支持部２６は、第２リード端子２２に対応する部分を含む。

次に、図５に表すように、第１金属板１、半導体チップ１０、および第２金属板２を覆う封止部５を配する。封止部５は、支持部２５の一部および支持部２６の一部が露出するように、Ｘ方向に互いに離間して配される。続いて、支持部２５の第１部分２１ａの厚みおよび支持部２６の第３部分２２ｃに対応する位置の厚みを、プレス等の機械加工またはエッチング等の薬液加工によって、減少させる。

次に、支持部２５および２６の表面に、電界めっき法により、金属層を形成する。続いて、支持部２５および２６を切断することで、図１〜図３に表す半導体パッケージ１００が得られる。

次に、本実施形態による作用および効果について説明する。
本実施形態に係る半導体パッケージにおいて、第１リード端子２１は、第１部分２１ａおよび第２部分２１ｂを有している。このような構成によれば、第１リード端子２１をはんだにより接合して実装する際に、第１リード端子２１に設けられた金属層４１とはんだとの接触面積を増加させることができる。

この点について、以下で具体的に説明する。
半導体パッケージの製造工程において、上述したように、支持部２５の表面に金属層を形成し、この支持部２５が切断されることで、第１リード端子２１が形成される。このとき、切断後に大気に露出される第１リード端子２１の第４面Ｓ４には、酸化層５１が形成される。

ここで、第１リード端子２１が、第１部分２１ａを有しておらず、Ｘ方向において厚みが一定である場合を考える。
第１リード端子２１の下面をはんだに対して押圧した際、はんだの一部は第１リード端子２１の第４面Ｓ４に回り込む。しかし、酸化層５１は、はんだとの密着性が低い。このため、はんだが第４面Ｓ４から第１リード端子２１の上面に十分に回り込まず、はんだと金属層４１との接触面積を大きくすることが困難である。はんだと金属層４１との接触面積が小さい場合、半導体パッケージを実装した後、半導体パッケージに繰り返し熱負荷や応力などが加わることで、時間の経過とともにはんだと金属層４１との間で接続不良が生じる場合がある。

これに対して、本実施形態に係る半導体パッケージのように、第１リード端子２１が、上面と下面との間の距離が小さい第１部分２１ａを有することで、第４面Ｓ４に回り込んで第２面Ｓ２まで達するはんだの量を増加させることができる。従って、本実施形態によれば、はんだと金属層４１との接触面積を増加させることが可能である。この結果、半導体パッケージを実装した後、はんだと金属層４１との間で接続不良が生じる可能性を低減し、半導体パッケージの信頼性を向上させることが可能となる。

なお、第１リード端子２１について、第１面Ｓ１に対して−Ｚ方向側に第２面Ｓ２および第３面Ｓ３を設けることも考えられる。この形態でも、第１リード端子２１の一部の上面と下面との間の距離を短くすることができる。しかし、この場合、はんだは主に第２部分２２ｂの下面（第３面Ｓ３）に付着する。従って、この形態では、はんだが付着する第３面Ｓ３と第１リード端子２１の上面（第１面Ｓ１）までの距離を短くすることはできない。
図１〜図３に表すように、第１面Ｓ１に対してＺ方向側に第２面Ｓ２を設けることで、はんだと金属層４１との接触面積を好適に増加させることが可能である。

また、第１面Ｓ１と第３面Ｓ３との間の距離Ｄ２に対する、第１面Ｓ１と第２面Ｓ２との間の最短の距離Ｄ１の割合（Ｄ１／Ｄ２）は、第１部分２１ａの機械的強度を保持しつつ、金属層４１とはんだとの接触面積を増加させるために、０．２５以上、０．６５以下であることが望ましい。

なお、図１〜図５では、半導体パッケージに含まれる半導体チップ１０が２つの電極を有する場合の一例を表している。本実施形態はこの例に限らず、半導体チップ１０が、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)やＩＧＢＴ(Insulated Gate Bipolar Transistor)などの、３つ以上の電極を有する場合についても適用可能である。この場合、半導体チップ１０は、第３電極をさらに有し、半導体パッケージ１００は、この第３電極に接続された第３リード端子をさらに有する。第３リード端子の構造としては、第１リード端子２１と同様の構造を採用可能である。

（変形例）
実施形態の変形例に係る半導体パッケージについて、図６を用いて説明する。
図６は、実施形態の変形例に係る半導体パッケージの一部を拡大した断面図である。

図６（ａ）は、第１リード端子２１近傍を拡大した断面図である。
図３に表す例では、第１部分２１ａのＺ方向における厚みは、Ｘ方向に向かうにつれて減少していた。これに対して、本変形例では、第１部分２１ａのＺ方向における厚みは、Ｘ方向において一定である。このため、第１部分２１ａの第２面Ｓ２は、第１面Ｓ１および第３面Ｓ３と平行であり、第２部分２１ｂの厚みから第１部分２１ａの厚みへは、階段状に変化している。

図６（ｂ）は、第２リード端子２２近傍を拡大した断面図である。
第２リード端子２２も同様に、第３部分２２ｃのＺ方向における厚みは、Ｘ方向において一定である。このため、第６面Ｓ６は、第５面Ｓ５および第７面Ｓ７と平行である。

本変形例に係る半導体パッケージにおいても、上述した実施形態に係る半導体パッケージと同様に、はんだと金属層４１との接触面積を増加させ、半導体パッケージの信頼性を向上させることが可能である。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、第１金属板１、第２金属板２、封止部５、接続部７〜９、半導体チップ１０、金属層４１、金属層４２、フレーム６０などの各要素の具体的な構成に関しては、当業者が公知の技術から適宜選択することが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１００…半導体パッケージ １…第１金属板 ２…第２金属板 ５…封止部 １０…半導体チップ １１…第１電極 １２…第２電極 ２１…第１リード端子 ２２…第２リード端子 ４１、４２…金属層 ５１、５２…酸化層

Claims (5)

1. 第１金属板と、
   前記第１金属板の上に設けられ、第１電極と、第２電極と、を有し、前記第１電極が前記第１金属板に接続された半導体チップと、
   第１部分と、前記第１部分と前記第１金属板との間に接続された第２部分と、を有し、前記第１部分および前記第２部分は第１面を有し、前記第１部分は前記第１面に対して前記第１金属板から前記半導体チップに向かう第１方向側に設けられた第２面を有し、前記第２部分は前記第１面に対して前記第１方向側に設けられた第３面を有し、前記第２面の少なくとも一部と前記第１面との間の前記第１方向における距離は、前記第３面と前記第１面との間の前記第１方向における距離よりも短く、前記第１金属板に接続された第１リード端子と、
   前記第１面の上、前記第２面の上、および前記第３面の上に設けられた金属層と、
   前記第２電極に接続された第２リード端子と、
   前記半導体チップを覆う封止部と、
   を備えた半導体パッケージ。
2. 前記第１リード端子は、前記第１方向に対して垂直な第２方向に延び、
   前記第１リード端子は、前記第２方向と交差する第４面を有し、
   前記第１リード端子の前記第４面には、酸化層が形成された請求項１記載の半導体パッケージ。
3. 前記第２面は、前記第１面に対して傾斜している請求項１または２に記載の半導体パッケージ。
4. 前記第２面は、前記第１面と平行である請求項１または２に記載の半導体パッケージ。
5. 前記第３面と前記第１面との間の前記第１方向における前記距離に対する、前記第２面の少なくとも一部と前記第１面との間の前記第１方向における前記距離の割合は、０．２５以上、０．６５以下である請求項１〜４のいずれか１つに記載の半導体パッケージ。

Images