CN108140621A - 半导体装置和其制造方法 - Google Patents

半导体装置和其制造方法 Download PDF

Info

Publication number
CN108140621A
CN108140621A CN201680055591.XA CN201680055591A CN108140621A CN 108140621 A CN108140621 A CN 108140621A CN 201680055591 A CN201680055591 A CN 201680055591A CN 108140621 A CN108140621 A CN 108140621A
Authority
CN
China
Prior art keywords
jog
semiconductor device
metal substrate
protrusion
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680055591.XA
Other languages
English (en)
Other versions
CN108140621B (zh
Inventor
山本圭
六分穗隆
六分一穗隆
中岛泰
北井清文
五藤洋
五藤洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108140621A publication Critical patent/CN108140621A/zh
Application granted granted Critical
Publication of CN108140621B publication Critical patent/CN108140621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

得到一种半导体装置，该半导体装置通过减少由传递模塑成型时的压力引起的金属基座的变形，从而抑制在绝缘层产生裂纹，电可靠性高。具有：金属部件(2)，其在下表面设置有凹凸部(8)和凸状的周缘部(7)，该凸状的周缘部(7)将凹凸部(8)包围，且高度比凹凸部(8)的凸部(81)高或者与该凸部(81)相同；绝缘层(3)，其形成于金属部件(2)的上表面；金属层(4)，其形成于绝缘层(3)的上表面；半导体元件(1)，其与金属层(4)的上表面接合；以及封装树脂(5)，其对半导体元件(1)、金属层(4)、绝缘层(39)和金属部件(2)进行封装。

Description

半导体装置和其制造方法
技术领域
本发明涉及构造简单且具有良好的散热特性以及品质的鳍片一体型半导体装置和其制造方法。
背景技术
现有的半导体装置安装有作为发热部件的半导体元件，伴随在驱动时来自半导体元件的发热，为了提高该热量的散热性而使用具备电路图案的厚的金属基板或陶瓷基板。另外，为了扩展散热面积而提高散热性，例如隔着脂状物那样的绝缘性的硅酮类树脂材料，将具备散热鳍片的鳍片基座通过螺钉紧固而接合于金属基板。
然而，就上述结构的半导体装置而言，需要硅酮类树脂材料向金属基板或陶瓷基板或散热部件的表面涂敷的涂敷工序，因此制造工序数量变多。另外，由于在金属基板或陶瓷基板与鳍片基座之间夹有硅酮类树脂材料，因此散热性不佳。
因此，作为并未夹有上述那样的树脂材料的技术，提出了下述半导体装置，即，例如在带鳍片的金属板搭载有陶瓷基板，通过环氧树脂将整体进行了封装(例如，专利文献1、专利文献2)。
专利文献1：日本特开2009-177038号公报(第7页、图1)
专利文献2：日本特开平9-22970号公报(第2页、图3)
发明内容
就现有的半导体装置而言，通过传递模塑进行树脂成型，从而有量产性、长期可靠性优异这样的特征。然而，当将使用了在一个面具有凹凸的金属基座板的半导体装置通过传递模塑进行树脂成型的情况下，为了使得不会向凹凸部发生树脂泄漏而保护凹凸部，需要模具的沉入构造。在还考虑了凸部分的制造尺寸公差的状况下，为了在凹凸部分不发生树脂泄漏，在模具的沉入部分处需要从凸部的前端至模具面为止的间隙。其结果，存在下述问题，即，在树脂成型时通过温度、压力而使金属基座板产生变形，在绝缘层产生裂纹，绝缘性降低。
本发明就是为了解决上述的问题而提出的，得到一种半导体装置，该半导体装置通过减少由传递模塑成型时的压力引起的金属基座的变形，从而能够抑制在绝缘层产生裂纹，提高电可靠性。
就本发明涉及的半导体装置而言，其特征在于，具备：金属部件，其在下表面设置有凹凸部和凸状的周缘部，该凸状的周缘部将所述凹凸部包围，且高度比凹凸部的凸部高或者与凹凸部的凸部相同；绝缘层，其形成于金属部件的上表面；金属层，其形成于绝缘层的上表面；半导体元件，其与金属层的上表面接合；以及封装树脂，其对半导体元件、金属层、绝缘层和金属部件进行封装。
发明的效果
根据本发明，以将在金属基座板的下表面形成的凹凸部包围的方式设置有凸状的周缘部，因此能够抑制在金属基座板上表面形成的绝缘层的裂纹的产生，能够提高半导体装置的可靠性。
附图说明
图1是本发明的实施方式1中的半导体装置的剖面构造示意图。
图2是本发明的实施方式1中的金属基座板的平面构造示意图。
图3是本发明的实施方式1中的散热鳍片的示意图。
图4是本发明的实施方式1中的其他散热鳍片的示意图。
图5是本发明的实施方式1中的其他散热鳍片的示意图。
图6是本发明的实施方式1中的其他散热鳍片的示意图。
图7是本发明的实施方式1中的其他金属基座板的剖面构造示意图。
图8是本发明的实施方式1中的其他金属基座板的从下表面侧观察到的平面构造示意图。
图9是本发明的实施方式1中的其他金属基座板的平面构造示意图。
图10是本发明的实施方式1中的其他金属基座板的构造示意图。
图11是本发明的实施方式1中的其他散热鳍片的示意图。
图12是本发明的实施方式1中的其他散热鳍片的示意图。
图13是本发明的实施方式1中的其他散热鳍片的示意图。
图14是本发明的实施方式1中的其他散热鳍片的示意图。
图15是本发明的实施方式1中的金属基座板的散热鳍片的铆接部形状。
图16是本发明的实施方式1中的半导体装置的制造工序的剖面构造示意图。
图17是本发明的实施方式1中的半导体装置的制造工序的剖面构造示意图。
图18是本发明的实施方式1中的半导体装置的制造工序的剖面构造示意图。
图19是本发明的实施方式1中的半导体装置的制造工序的剖面构造示意图。
图20是本发明的实施方式1中的半导体装置的制造工序的剖面构造示意图。
图21是本发明的实施方式1中的半导体装置的制造工序的剖面构造示意图。
图22是本发明的实施方式1中的传递模塑成型时的剖面构造示意图。
图23是本发明的实施方式1中的其他的传递模塑成型时的剖面构造示意图。
图24是现有构造的金属基座板的平面构造示意图。
图25是现有构造的金属基座板的剖面构造示意图。
图26是使用现有构造的金属基座板进行的传递模塑成型时的剖面构造示意图。
图27是本发明的实施方式3中的半导体装置的剖面构造示意图。
具体实施方式
下面，基于附图对本发明涉及的半导体装置的实施方式进行详细说明。此外，本发明并不限定于下面的描述，能够在不脱离本发明的主旨的范围适当地进行变更。
实施方式1.
图1是本发明的实施方式1中的半导体装置的剖面构造示意图。此外，图1是示意性地表示半导体装置的结构的剖视图，因此概略地示出了各部分的位置关系、部件等。
在图中，半导体装置100具备：半导体元件1、作为金属部件的金属基座板2、作为绝缘层的绝缘片3、作为金属层的金属配线图案4、封装树脂5、作为鳍片的散热鳍片6、周缘部7、凸部81以及凹部82。如图中所示，X方向表示宽度，Y方向表示厚度，Z方向表示高度。
半导体元件1使用的是例如MOSFET(Metal Oxide Semiconductor Field EffectTransistor)、IGBT(Insulated Gate Bipolar Transistor)等电力控制用半导体元件、续流二极管等。
金属基座板2在上表面(一个面)具备绝缘片3，由此具备作为金属基板的功能(绝缘性和散热性)。另外，在从封装树脂5露出的下表面(另一个面)具备凹凸部8，该凹凸部8具有凸部81和凹部82。夹持于凸部81与凸部81之间的区域成为凹部82。通过设置由凹凸部8实现的凹凸形状，从而具备还能够将散热鳍片6插入的功能。因此，凸部81的凸出量(高度)不需要具备作为散热鳍片的长度，只要能够通过将散热鳍片6嵌插至半导体装置100而确保散热性即可，因此只要具备将散热鳍片6插入所需的高度的凸部81即可。另外，凹部82只要有能够供散热鳍片6插入的厚度(空间)即可。
并且，在凹凸部8的凸出量(高度)对于半导体装置100的热容量而言充分的情况下，也可以使该凹凸部8具有作为散热鳍片的作用。另外，在金属基座板2的下表面以将该凹凸部8包围的方式设置有凸状的周缘部7。
并且，金属基座板2例如由铝、铜等导热率高且散热性良好的金属材料构成，在与设置有凹凸部8的面相反侧的上表面，例如具有使用了环氧树脂等热固性树脂的绝缘片3。
就绝缘片3而言，例如是将用于提高散热性的导热性高的二氧化硅、氧化铝、氮化硼、氮化铝等无机粉末单独或多种混合而填充于环氧树脂等热固性树脂。
另外，散热性高的绝缘片3大多更高地填充有无机粉末，为了确保原本的导热性、绝缘性，需要使用高压力而进行加热加压固化。
金属配线图案4是通过蚀刻加工等在绝缘片3之上形成的图案，例如是使用铜形成的。在该金属配线图案4之上通过焊料(未图示)接合、安装有半导体元件1等电子部件。金属配线图案4和半导体元件1通过键合导线(未图示)进行电连接。此外，半导体元件1不限于Si(Silicon)，也可以是能够进行高温工作的SiC(Silicon Carbide)等。除键合导线以外，只要能够将金属配线图案4和半导体元件1进行电连接，则也可以是除键合导线以外的带(ribbon)、DLB等金属配线。
封装树脂5是将包含半导体元件1等结构部件在内的绝缘片3之上覆盖而设置的，是由环氧类树脂构成的模塑部件，兼作半导体装置100的壳体。如图1所示，封装树脂5的覆盖范围优选不仅是覆盖金属基座板2的上表面侧，还覆盖至金属基座板2的侧面(周缘部7的侧面)。通过设为上述构造，从而会防止发生由热应力等引起的半导体装置100的翘曲、裂纹，提高可靠性。
封装树脂5的材料并没有特别的限制，但为了抑制半导体装置100整体的翘曲，优选为填充二氧化硅等无机粉末而使热膨胀系数更加接近于铜、半导体元件1等的热膨胀系数的材料，另外，在设想为后续对散热鳍片6进行铆接的情况下，优选为具有不会在铆接时的按压压力等应力下破裂的机械强度的环氧类树脂。
散热鳍片6插入至金属基座板2的凹凸部8的凹部82。作为散热鳍片6向凹部82固定的固定方法，能够通过铆接、钎焊或使用了固定部件进行的插入所实现的方法来固定。散热鳍片6的宽度不需要与金属基座板2的凹凸部8的宽度相匹配，可以通过相对于金属基座板2的凹凸部8的形状设为能够插入的形状，从而进一步提高半导体装置100的散热性。作为散热鳍片6向凹凸部8的配置，由于通过铆接对散热鳍片6进行固定，因此相对于多个凹部而间隔开一个地进行配置。
图2是本发明的实施方式1中的金属基座板的平面构造示意图。图2是从下表面侧观察金属基座板2的平面构造示意图。在图中，凹部82以狭缝状设置于金属基座板2。另外，凹凸部8的外侧(外周)由凸状的周缘部7包围。在这里，金属基座板2的X方向的宽度以W表示，凸部81、凹部82的宽度以W1表示，凸部81的厚度以L1表示，凹部82的间隙以S1表示。将凹凸部8包围的凸状的周缘部7的宽度以W2表示，厚度以L2表示，W2＝L2。但是，作为周缘部7，只要能够发挥对金属基座板2的变形进行抑制的效果，则W2和L2也可以不是相同的大小。下面示出的平面构造示意图表示金属基座板的下表面侧。
作为W2的尺寸，为了抑制金属基座板2的变形，只要设定为比L1大(厚)即可。例如，W2的尺寸只要相对于L1为大于或等于2倍即可，能够与金属基座板2的大小、散热性能相匹配地进行适当选择。如果L1为0.5mm，则W2大于或等于1mm，能够设定为1.5mm、2mm等。在W2为小于或等于1mm的情况下，对传递模塑成型时的金属基座板2的变形进行抑制的效果小，因此优选为大于或等于1mm。
并且，作为W2的尺寸，W1≥6×W2的关系成立。如果W1小于或等于W的3/4，则无法确保将散热鳍片6铆接的情况下的凹凸部8的强度。因此，有可能无法保持散热鳍片6。然而，如果W1大于或等于金属基座板2的宽度的3/4，则即使在将散热鳍片6铆接的情况下也能够确保凹凸部8的强度。并且，能够持续保持散热鳍片6。在该情况下，W2的尺寸也能够与金属基座板2的大小等相匹配地进行适当选择。
在金属基座板2的下表面设置的凸部81如图2所示，是在一个方向上以各个凸部81的宽度方向的面相对的方式排列的，该凹凸部8的外周部由平坦的凸状的周缘部7包围。另外，凹部82设置为狭缝状。并且，周缘部7的高度优选是恒定(相同)的，但凹凸部8的凸部81的高度并非必须与周缘部7的高度一致。周缘部7的高度相同是指如下情况，即，在使形成有绝缘片3的上表面位于上侧而将金属基座板2设置于成型模具时，绝缘片3的表面相对于金属基座板2的设置面是平坦的。但是，为了通过由树脂成型产生的压力而抑制变形(翘曲)，凸部81的一部分的高度优选与周缘部7的高度一致。
散热鳍片6的高度以及凸部81的高度是在Z方向上定义的，凸部81、凹部82的宽度是在X方向上定义的，凸部81的厚度(L1)以及凹部82的间隙(S1)是在Y方向上定义的。S1需要是能够与散热鳍片6的厚度相匹配地，将散热鳍片6插入至S1的宽度。L1需要是能够将散热鳍片6插入至S1，将散热鳍片6铆接的宽度。S1和L1既可以为相同的宽度，也可以为不同的宽度，只要设定为能够发挥其功能的尺寸即可。
图3是本发明的实施方式1中的散热鳍片的示意图。图4是本发明的实施方式1中的其他散热鳍片的示意图。图5是本发明的实施方式1中的其他散热鳍片的示意图。图6是本发明的实施方式1中的其他散热鳍片的示意图。在图中，在散热鳍片60、61、62、63具有插入至凹凸部8的凹部82处的宽度W1的凸出部600、610、620、630。该凸出部600、610、620、630插入至凹凸部8的凹部82，从而将散热鳍片60、61、62、63设置于金属基座板2。散热鳍片61、62、63具有比凸出部610、620、630宽的部分。
图7是本发明的实施方式1中的其他金属基座板的剖面构造示意图。图8是本发明的实施方式1中的其他金属基座板的从下表面侧观察到的平面构造示意图。在图中，在周缘部7的外周部设置有台阶9。该台阶9形成于从金属基座板2的下表面侧朝向上表面侧的方向。为了提高半导体装置100的可靠性，封装树脂5更优选设为将金属基座板2抱持起来那样的锁止构造，而不仅仅是将金属基座板2的侧面覆盖。在图7中，在周缘部7的外周部有台阶9，构造上存在凹凸，但该外周部的台阶9的部分在通过传递模塑进行的成型之后被封装树脂5覆盖，成为将金属基座板2抱持住那样的构造。
该台阶9在传递模塑成型时使封装树脂5也向金属基座板2的下表面侧漫入。台阶9不需要如用于供散热鳍片6插入的凹部82那样的深度(从下表面侧向上表面侧的台阶高度)。只要为在传递模塑成型时封装树脂5能够向金属基座板2的下表面漫入的台阶即可。通过设为设置了上述台阶9的构造，从而获得以金属基座板2的端部作为起点的封装树脂5以及绝缘片3的剥离的抑制效果。向金属基座板2的下表面侧漫入的封装树脂5仅形成于台阶9的部分。因此，台阶9并不是与上述散热鳍片6的插入相关的凹凸构造。另外，台阶9是在周缘部7的从金属基座板2的下表面朝向上表面的方向形成的，但例如即使形成于周缘部7的侧面，也会获得由锚固效应实现的封装树脂5的剥离的抑制效果。
图9是本发明的实施方式1中的其他金属基座板的平面构造示意图。图9是从下表面侧观察金属基座板2的平面构造示意图。在图中，凹部82以狭缝状设置于金属基座板2。另外，凹凸部8的外侧(外周)由凸状的周缘部7包围。并且，金属基座板2在凸部81的一部分具有凸部83。该凸部83的高度既可以与周缘部7相同、或者也可以与凸部81相同。另外，凸部83的厚度比凸部81的厚度厚，由此能够增加金属基座板2的强度。
无论凸部83为哪种高度，均能够通过传递模塑成型时的压力抑制金属基座板2的翘曲。相对于该金属基座板2，可以使用能够插入至金属基座板2的同样的散热鳍片6、60、61、62、63。
图10是本发明的实施方式1中的其他金属基座板的构造示意图。图10(a)是金属基座板2的平面构造示意图。图10(b)是图10(a)中的单点划线BB处的金属基座板2的剖面构造示意图。在图中，凹凸部8是为了使金属基座板2得到加强而设置了凸部83、84的形状。凸部84设置在与凹凸部8交叉的方向。与凹凸部8交叉的方向既可以与凹凸部8正交，也可以是金属基座板2的对角线方向。
凸部84的宽度例如与凸部83的厚度相同即可。凸部83的厚度和凸部84的宽度并非必须是相同的大小，只要是能够有助于金属基座板2的加强的大小即可。凸部84的宽度也可以与周缘部7的宽度相同。该凸部83、84的高度既可以与周缘部7相同、或者也可以与凹凸部8相同。特别是，如图10(b)所示，凸部84的高度即使是稍高于凹部82的底面的程度，也能够使金属基座板2的强度增加。在该情况下，同样地，在将散热鳍片插入至凹部82时，散热鳍片成为通过凸部81的宽度方向的大致整个面支撑的构造。通过设为上述形状，从而能够进行更高压力下的传递模塑成型。
图11是本发明的实施方式1中的其他散热鳍片的示意图。图12是本发明的实施方式1中的其他散热鳍片的示意图。图13是本发明的实施方式1中的其他散热鳍片的示意图。图14是本发明的实施方式1中的其他散热鳍片的示意图。在图中，在散热鳍片601、611、621、631具有插入至图10示出的凹凸部8的凹部82处的凸出部6010、6110、6210、6310。散热鳍片601、611、621、631成为能够插入至图10示出的金属基座板2的形状。
图15是本发明的实施方式1中的金属基座板的散热鳍片的铆接部形状。在图中，具有将散热鳍片6铆接至凹凸部8时的铆接部13。铆接部13设置在被相对的2个凸部81夹持的凹部82内，具有高度比凸部81的高度低的凸出壁，通过该凸出壁和凸部81将散热鳍片6铆接。此时，为了将散热鳍片6铆接，在凹部82内设置有2个凸出壁，成为在上述凸出壁之间形成有槽的构造。
接下来，对如上构成的本实施方式1的半导体装置100的制造方法进行说明。基本上，能够通过与以往相同的制造方法进行制作，但是金属部件形成工序、传递模塑成型工序与以往的制造方法不同。
图16至图21是本发明的实施方式1中的半导体装置的制造工序的剖面构造示意图。图16是表示金属部件形成工序的剖面构造示意图。图17是表示绝缘层形成工序的剖面构造示意图。图18是表示金属层形成工序的剖面构造示意图。图19是表示半导体元件接合工序的剖面构造示意图。图20是表示封装树脂固化工序的剖面构造示意图。图21是表示鳍片插入工序的剖面构造示意图。能够通过图16至图21的工序来制造半导体装置100。在未使用散热鳍片6的情况下，通过直至图20为止的工序来完成半导体装置100。图22是本发明的实施方式1中的传递模塑成型时的剖面构造示意图。图23是本发明的实施方式1中的其他的传递模塑成型时的剖面构造示意图。
在图中，金属基座板2的凸状的周缘部7是与成型模具10的底面10a接触而配置的。在图22的情况下，是凹凸部8与成型模具10的底面10a接触的构造。在图23的情况下，是凹凸部8未与成型模具10的底面10a接触的构造。另外，图22(a)表示将金属基座板2配置于成型模具10内的状态，图22(b)表示将封装树脂5压入至成型模具10内的状态。
首先，如图16所示，在使用了铝等的金属基座板2的下表面(另一个面)以规定的间隔形成狭缝状(线状)的凹部82。此时，在作为散热鳍片6的固定方法使用铆接的情况下，也能够为了使散热鳍片6易于铆接至半导体装置100(金属基座板2)，将凹凸部8的形状改进成图15所示的具有铆接部13的形状。狭缝状的凹部82形成为不贯穿至金属基座板2的下表面的最外周(周缘部7)，最外周(周缘部7)的高度一致，是恒定的。由此，以将凹凸部8包围的方式形成凸状的周缘部7。另外，以狭缝状设置的凹凸部8的凸部81的前端部小于或等于凸状的周缘部7的高度(金属部件形成工序)。
作为金属基座板2的形成方法，既可以从金属块切削而形成，也可以使用模具而一体形成。此时，形成于金属基座板2的周缘部7在金属块的平面形成精度、模具的精度的范围内以恒定的高度形成。
接下来，如图17所示，向金属基座板2的与设置了凹凸部8的面相反侧的上表面(一个面)涂敷环氧类树脂而形成绝缘片3(绝缘层形成工序)。接下来，如图18所示，金属配线图案4能够在将例如铜板层叠于绝缘片3之上后，使用蚀刻处理等而形成(金属层形成工序)。
接下来，如图19所示，在该金属配线图案4之上的规定位置涂敷焊膏(未图示)，在该焊膏之上通过回流焊工序等将半导体元件1等电子部件进行接合、安装。即，将形成有凹凸部8的金属基座板2加热至高温，将所涂敷的焊膏在高温下熔融而使半导体元件1等电子部件和金属配线图案4电连接(半导体元件接合工序)。
接下来，将金属配线图案4和半导体元件1通过作为金属配线的键合导线(未图示)电连接(金属配线形成工序)。在这里，虽然使用了键合导线，但只要是能够电连接的部件即可。
接下来，为了将半导体元件1、金属配线图案4以及绝缘片3等全体通过传递模塑成型而使用封装树脂5进行树脂封装，如图22(a)所示，在成型模具10以使成型模具10的底面10a和周缘部7接触的方式设置金属基座板2(金属部件设置工序)。
接下来，如图22(b)所示，使封装树脂5通过传递模塑成型机而流入(封装工序)。由此，形成于金属基座板2之上的部件由封装树脂5进行封装。封装树脂5将金属基座板2的所有侧面覆盖。由此，周缘部7的外周侧面也被封装树脂5覆盖。此时，周缘部7以将凹凸部8包围的方式连续地形成，由此，在传递模塑成型时封装树脂5不会向凹凸部8流入。但是，图22仅图示出金属基座板2和成型模具10的下模具，是省略了与绝缘片3相比靠上方的部分而示出的。
此时，也可以在减压气氛中使封装树脂5流入，由此还能够抑制封装树脂5中的空隙的产生。如图20所示，封装树脂5是环氧树脂等热固性树脂，因此能够在成型模具10内加热而进行固化，在一定时间之后，从成型模具10取出(封装树脂固化工序)。然后，根据需要，也可以为了进一步推进封装树脂5的固化，通过烤炉等进行追加热处理。
直至通过传递模塑成型进行树脂封装之前为止的工序无需限定于该工艺，也可以是下述方法，即，将在金属基座板2的与设置了凹凸部8的面相反侧的上表面设置有封装树脂5固化前的绝缘片3的金属基座板2、和预先通过回流焊工序等安装有半导体元件1等电子部件的引线框设置于成型模具10，使封装树脂5通过传递模塑成型机流入，使绝缘片3进行加热加压固化。
最后，如图21所示，通过将散热鳍片6插入至凹部82，从而完成半导体装置100。散热鳍片6只要根据半导体装置100的发热量进行安装即可，如果能够通过凹凸部8进行散热，则也可以不进行安装(鳍片插入工序)。作为散热鳍片6向凹部82安装的安装方法，能够通过铆接、钎焊或使用了固定部件进行的插入所实现的方法来固定。
在这里，利用图24至图26对使用了现有构造的金属基座板的情况下的课题进行说明。
图24是现有构造的金属基座板的平面构造示意图。图25是现有构造的金属基座板的剖面构造示意图。图25是图24中的单点划线AA处的剖面构造示意图。图26是使用现有构造的金属基座板进行的传递模塑成型时的剖面构造示意图。另外，图26(a)表示将金属基座板21配置于成型模具101内的状态，图26(b)表示将封装树脂5压入至成型模具101内的状态。在图中，金属基座板21具备凹凸部80，该凹凸部80具有凸部85和凹部86。并且，金属基座板21配置于成型模具101内。
当凸部85(凹部86)在金属基座板21的下表面(另一个面)沿一个方向排列的情况下，在传递模塑成型工序中，为了不向凹凸部80泄漏地使封装树脂5进行成型，如图25所示，在金属基座板21的下表面的最外周设置平坦部71。将该平坦部71作为密封面，如图26所示，一边按压抵接至成型模具101一边实施树脂成型。
此时，在重视树脂成型时的密封性的情况下，在凹凸部80的凸部85的前端部与成型模具101的底面101a之间，需要具有考虑了凸部85的前端部的制造尺寸波动时的相应量的间隙(参照图26(a))。在设置有该间隙的状态下，如果进行树脂成型，则金属基座板21通过树脂的成型压力而产生变形(翘曲)(参照图26(b))。因此，有可能产生在金属基座板21之上设置的绝缘片3的剥离、裂纹，使用了该金属基座板21的半导体装置的可靠性降低。
然而，就具有本实施方式1的金属基座板2的构造的半导体装置100而言，在金属基座板2的设置有凹凸部8的下表面的最外周以将凹凸部8包围的方式设置有恒定高度的凸状的周缘部7。由此，在树脂成型时能够防止封装树脂5流入至凹凸部8侧。另外，通过在树脂成型之后将散热鳍片6插入至凹凸部8的凹部82，从而还能够使高散热性得以提高。并且，通过设为与现有构造相比抑制了金属基座板2的变形的构造，从而能够使树脂成型压力高于现有构造，还具有能够应用具有高散热性能的绝缘片3的效果。
就如上构成的半导体装置而言，以将在金属基座板2的下表面形成的凹凸部8包围的方式设置有凸状的周缘部7，因此能够减少由传递模塑成型时的成型压力引起的金属基座板2的翘曲，抑制在金属基座板2上表面形成的绝缘片3的剥离、裂纹的产生，能够提高半导体装置的可靠性。
另外，通过减少金属基座板2的翘曲，从而能够进行比以往高的成型压力下的树脂成型，能够应用需要压力才会表现出其功能的导热率比以往高的绝缘片3。
实施方式2.
在本实施方式2中，不同之处在于设为具有比实施方式1中使用的作为绝缘层的绝缘片3更高的导热率的绝缘片3。这样，通过设为具有更高导热率的绝缘片3，从而能够在维持半导体装置的可靠性不变的状态下，提高半导体装置的散热性。
就绝缘片3而言，例如是将用于提高散热性的导热性高的二氧化硅、氧化铝、氮化硼、氮化铝等无机粉末单独或多种混合而填充于环氧树脂等热固性树脂。散热性更高的绝缘片3需要将无机粉末进行更高填充，填充的是在无机粉末中导热率高的氮化硼、氮化铝。但是，为了确保绝缘片3的原本的导热率、绝缘性，越是将无机粉末进行高填充，在成为绝缘片3的基体的环氧树脂等树脂的加热固化时越需要高的加压固化。
特别是，无机粉末的形状的影响大，在使用了导热率高的氮化硼的情况下，由于粉末的形状为鳞片状，因此与填充了其他的二氧化硅、氧化铝等的破碎形状、球形状的粉末的情况相比，为了表现出原本的特性而大多要求高压力。当在传递模塑成型机内将绝缘片3进行加热加压固化的情况下，通过使用本发明的金属基座板2，从而能够应用具有更高导热率的绝缘片3。
在将氮化硼用作填充至绝缘片3的无机粉末的情况下，如果连同氮化硼在内小于40体积％，则在加热固化时的成型压力为5MPa左右的情况下能够确保原本的导热率、绝缘性，导热率成为约2～5W/(m·K)。如果大于或等于40体积％而小于50体积％，则需要约10MPa左右的成型压力，导热率成为4～6W/(m·K)左右。此时，如果使用图24～图26所示的现有构造的金属基座板21，则有时在树脂成型时绝缘片3会产生裂纹，有时即使表现出导热率，绝缘耐压也会大幅地降低。
并且，通过对大于或等于50体积％而小于60体积％的包含有氮化硼的无机粉末进行填充，从而能够表现出5～14W/(m·K)左右的导热率，但成型压力需要大于或等于10MPa，通过应用本发明的构造，从而能够获得可靠性更高的半导体装置。此外，导热率存在一定幅度是由所填充的无机粉末使用的是氮化硼单体还是混合了其他粉末所引起的差异，能够根据需要进行适当选择。
就如上构成的半导体装置而言，以将形成于金属基座板2的凹凸部8包围的方式设置有凸状的周缘部7，因此能够减少由传递模塑成型时的成型压力引起的金属基座板2的翘曲，抑制在金属基座板2上表面形成的绝缘片3的剥离、裂纹的产生，能够提高半导体装置的可靠性。
另外，通过减少金属基座板2的翘曲，从而能够进行比以往高的成型压力下的树脂成型，能够应用需要压力才会表现出其功能的导热率比以往高的绝缘片3。
实施方式3.
在本实施方式3中，不同之处在于将实施方式1中使用的绝缘片3设为陶瓷基板31。这样，即使在将绝缘片3变更为陶瓷基板31的情况下，也能够抑制陶瓷基板31的翘曲，能够提高半导体装置的可靠性。
图27是本发明的实施方式3中的半导体装置的剖面构造示意图。此外，图27是示意性地表示半导体装置的结构的剖视图，因此概略地示出了各部分的位置关系、部件等。
在图中，半导体装置200具有：半导体元件1、作为金属部件的金属基座板2、作为绝缘层的陶瓷基板31、作为金属层的金属配线图案4、11、封装树脂5、作为鳍片的散热鳍片6、周缘部7、凹凸部8、凸部81以及凹部82。另外，绝缘基板12在陶瓷基板31的两面具有金属配线图案4、11。
对于与绝缘层相当的部分而言，不限定于绝缘片3，也能够使用陶瓷基板31。在应用于如图25所示的金属基座板21的情况下，存在由于在如图26那样的成型时的金属基座板21的变形而在陶瓷基板31产生裂纹，绝缘性降低这样的课题，但是只要是如图27所示那样的该构造，则即使应用陶瓷基板31，也能够获得绝缘可靠性高的半导体装置。
在使用陶瓷基板31的情况下，预先在陶瓷基板31的上表面形成金属配线图案4，在该金属配线图案4之上通过焊料接合(未图示)等对半导体元件1进行接合、搭载。另外，在陶瓷基板31的下表面也预先形成金属配线图案11。通过在陶瓷基板31的两面形成金属配线图案4、11，从而形成绝缘基板12。并且，通过将金属配线图案11和金属基座板2进行焊料接合(未图示)，从而使在两面形成了金属配线图案4、11的陶瓷基板31与金属基座板2接合。另外，通过传递模塑成型机使封装树脂5流入，由此能够制造半导体装置200。基本上，通过将绝缘片3变更为绝缘基板12(陶瓷基板31)，由此能够使用实施方式1所示的制造工序进行制造。
就如上构成的半导体装置而言，以将形成于金属基座板2下表面的凹凸部8包围的方式设置有凸状的周缘部7，因此能够减少由传递模塑成型时的成型压力引起的金属基座板2的翘曲，抑制在金属基座板2上表面形成的陶瓷基板31(绝缘基板12)的剥离、裂纹的产生，能够提高半导体装置的可靠性。
标号的说明
1半导体元件，2、21金属基座板，3绝缘片，4、11金属配线图案，5封装树脂，6、60、61、62、63、601、611、621、631散热鳍片，7周缘部，8、80凹凸部，9台阶，10、101成型模具，10a、101a成型模具的底面，12绝缘基板，13铆接部，31陶瓷基板，71平坦部，81、83、84、85凸部，82、86凹部，100、200半导体装置，600、610、620、630、6010、6110、6210、6310凸出部。

Claims (11)

1.一种半导体装置，其特征在于，具备：
金属部件，其在下表面设置有凹凸部和凸状的周缘部，该凸状的周缘部将所述凹凸部包围，且高度比所述凹凸部的凸部高或者与所述凹凸部的凸部相同；
绝缘层，其形成于所述金属部件的上表面；
金属层，其形成于所述绝缘层的上表面；
半导体元件，其与所述金属层的上表面接合；以及
封装树脂，其对所述半导体元件、所述金属层、所述绝缘层和所述金属部件进行封装。
2.根据权利要求1所述的半导体装置，其特征在于，
所述周缘部的高度恒定。
3.根据权利要求1或2所述的半导体装置，其特征在于，
在所述凹凸部的凹部插入了鳍片。
4.根据权利要求3所述的半导体装置，其特征在于，
所述鳍片具有在宽度方向上比插入至所述凹凸部的凹部中的部分宽的部分。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述凹凸部的凸部包含有厚度不同的凸部。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述周缘部在外周部设置有台阶。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述绝缘层是绝缘片。
8.根据权利要求7所述的半导体装置，其特征在于，
所述绝缘片包含氮化硼，所述绝缘片填充有大于或等于40体积％的无机粉末材料。
9.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述绝缘层是陶瓷基板。
10.一种半导体装置的制造方法，其特征在于，具有下述工序：
金属部件形成工序，形成在下表面设置有凹凸部和凸状的周缘部的金属部件，该凸状的周缘部将所述凹凸部包围，且高度比所述凹凸部的凸部高或者与所述凹凸部的凸部相同；
绝缘层形成工序，在所述金属部件的上表面形成绝缘层；
金属层形成工序，在所述绝缘层的上表面形成金属层；
半导体元件接合工序，将半导体元件与所述金属层的上表面接合；
金属部件配置工序，使所述周缘部和成型模具的底面接触而将所述金属部件配置于所述成型模具；以及
封装工序，通过封装树脂对所述半导体元件、所述金属层、所述绝缘层和所述金属部件进行封装。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，
具备将鳍片插入至所述凹凸部的凹部的鳍片插入工序。
CN201680055591.XA 2015-09-29 2016-09-20 半导体装置和其制造方法 Active CN108140621B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015190885 2015-09-29
JP2015-190885 2015-09-29
PCT/JP2016/077680 WO2017057093A1 (ja) 2015-09-29 2016-09-20 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
CN108140621A true CN108140621A (zh) 2018-06-08
CN108140621B CN108140621B (zh) 2021-02-02

Family

ID=58427615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680055591.XA Active CN108140621B (zh) 2015-09-29 2016-09-20 半导体装置和其制造方法

Country Status (5)

Country Link
US (1) US10529643B2 (zh)
JP (1) JP6217884B2 (zh)
CN (1) CN108140621B (zh)
DE (1) DE112016004423T5 (zh)
WO (1) WO2017057093A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112673469A (zh) * 2018-09-12 2021-04-16 西门子股份公司 制造功率模块单元的方法、功率模块单元、电源部件和变频器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019026836A1 (ja) * 2017-08-04 2019-02-07 デンカ株式会社 パワーモジュール
DE102018217456B4 (de) * 2018-10-11 2020-07-09 Conti Temic Microelectronic Gmbh Elektronische Steuervorrichtung und Verfahren zur Herstellung einer elektronischen Steuervorrichtung
EP3872845A1 (de) * 2020-02-28 2021-09-01 Siemens Aktiengesellschaft Verfahren zur herstellung einer leistungsmoduleinheit
WO2024076880A1 (en) * 2022-10-05 2024-04-11 Semiconductor Components Industries, Llc Integrated substrates and related methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US20080073069A1 (en) * 2006-09-23 2008-03-27 Hon Hai Precision Industry Co., Ltd. Heat sink
JP2011086721A (ja) * 2009-10-14 2011-04-28 Furukawa Electric Co Ltd:The ヒートシンク
CN102105036A (zh) * 2009-12-21 2011-06-22 富准精密工业(深圳)有限公司 散热装置
CN105580134A (zh) * 2013-09-27 2016-05-11 三菱电机株式会社 铆接散热器及散热器一体型功率模块

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5773886A (en) * 1993-07-15 1998-06-30 Lsi Logic Corporation System having stackable heat sink structures
JPH08107166A (ja) 1994-10-06 1996-04-23 Mitsubishi Materials Corp 放熱用フィン
EP0746022B1 (en) * 1995-05-30 1999-08-11 Motorola, Inc. Hybrid multi-chip module and method of fabricating
JPH0922970A (ja) 1995-07-06 1997-01-21 Fujitsu Ten Ltd 電子部品
JP3597640B2 (ja) * 1996-05-24 2004-12-08 蛇の目ミシン工業株式会社 ヒートシンク製造方法
US20010032715A1 (en) 2000-04-21 2001-10-25 New Century Technology Co., Ltd. Method of manufacturing combination heat-sink and heat-sink made thereby
JP3910117B2 (ja) 2002-08-05 2007-04-25 日本電産株式会社 ファン冷却装置
JP2004311718A (ja) * 2003-04-07 2004-11-04 Furukawa Electric Co Ltd:The ヒートシンク
JP4902560B2 (ja) 2008-01-28 2012-03-21 株式会社日立製作所 パワー半導体モジュール
US20100019379A1 (en) * 2008-07-24 2010-01-28 Broadcom Corporation External heat sink for bare-die flip chip packages
JP5424984B2 (ja) 2010-05-25 2014-02-26 日東シンコー株式会社 半導体モジュールの製造方法
JP2011258594A (ja) * 2010-06-04 2011-12-22 Denso Corp 半導体モジュールの製造方法
JP5511621B2 (ja) 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置
JP2012164763A (ja) * 2011-02-04 2012-08-30 Toyota Motor Corp ヒートシンク付き半導体パッケージの製造方法及び当該ヒートシンク
CN102934225B (zh) * 2011-02-15 2016-05-04 松下知识产权经营株式会社 半导体装置及其制造方法
JP3168201U (ja) 2011-03-22 2011-06-02 奇▲こう▼科技股▲ふん▼有限公司 放熱モジュール
JP2013030649A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
JP5898919B2 (ja) * 2011-10-31 2016-04-06 新光電気工業株式会社 半導体装置
WO2013125474A1 (ja) * 2012-02-24 2013-08-29 三菱電機株式会社 半導体装置とその製造方法
JP5696696B2 (ja) 2012-08-03 2015-04-08 株式会社豊田自動織機 半導体装置
JP6187222B2 (ja) * 2013-12-13 2017-08-30 トヨタ自動車株式会社 半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US20080073069A1 (en) * 2006-09-23 2008-03-27 Hon Hai Precision Industry Co., Ltd. Heat sink
JP2011086721A (ja) * 2009-10-14 2011-04-28 Furukawa Electric Co Ltd:The ヒートシンク
CN102105036A (zh) * 2009-12-21 2011-06-22 富准精密工业(深圳)有限公司 散热装置
CN105580134A (zh) * 2013-09-27 2016-05-11 三菱电机株式会社 铆接散热器及散热器一体型功率模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112673469A (zh) * 2018-09-12 2021-04-16 西门子股份公司 制造功率模块单元的方法、功率模块单元、电源部件和变频器

Also Published As

Publication number Publication date
CN108140621B (zh) 2021-02-02
JPWO2017057093A1 (ja) 2017-10-05
DE112016004423T5 (de) 2018-06-28
WO2017057093A1 (ja) 2017-04-06
US20180261520A1 (en) 2018-09-13
US10529643B2 (en) 2020-01-07
JP6217884B2 (ja) 2017-10-25

Similar Documents

Publication Publication Date Title
CN108140621A (zh) 半导体装置和其制造方法
CN104145331B (zh) 半导体装置和其制造方法
US7582958B2 (en) Semiconductor package
JP3121562B2 (ja) フリップ・チップ・パッケージおよびその製法
CN102820288B (zh) 功率模块及其制造方法
US8350369B2 (en) High power semiconductor package
CN107039289A (zh) 具有限定的热、机械和电特性的热接合材料
US8624408B2 (en) Circuit device and method of manufacturing the same
US7863103B2 (en) Thermally improved semiconductor QFN/SON package
CN101425486A (zh) 一种封装结构
CN110246807A (zh) 电子功率模块
CN106471619B (zh) 包括由印刷电路板制成的承载结构的电子组件
WO2013125474A1 (ja) 半導体装置とその製造方法
CN107004656B (zh) 电子装置
US20160118320A1 (en) Electronic device provided with an encapsulation structure with improved electric accessibility and method of manufacturing the electronic device
JP2003124400A (ja) 半導体パワーモジュールおよびその製造方法
CN113394119A (zh) 半导体装置的制造方法以及半导体装置
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI788317B (zh) 半導體裝置封裝
EP3428962B1 (en) Semiconductor device and method for manufacturing semiconductor device
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
US9230874B1 (en) Integrated circuit package with a heat conductor
JP6417898B2 (ja) 半導体装置の製造方法
JP4249366B2 (ja) 金属ベース回路基板と電子モジュールの製造方法
CN113130422B (zh) 功率模块及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant