JPWO2017057093A1 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JPWO2017057093A1
JPWO2017057093A1 JP2017527381A JP2017527381A JPWO2017057093A1 JP WO2017057093 A1 JPWO2017057093 A1 JP WO2017057093A1 JP 2017527381 A JP2017527381 A JP 2017527381A JP 2017527381 A JP2017527381 A JP 2017527381A JP WO2017057093 A1 JPWO2017057093 A1 JP WO2017057093A1
Authority
JP
Japan
Prior art keywords
semiconductor device
base plate
metal base
convex portion
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017527381A
Other languages
English (en)
Other versions
JP6217884B2 (ja
Inventor
山本　圭
圭 山本
穂隆 六分一
穂隆 六分一
中島　泰
泰 中島
清文 北井
清文 北井
洋一 五藤
洋一 五藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017057093A1 publication Critical patent/JPWO2017057093A1/ja
Application granted granted Critical
Publication of JP6217884B2 publication Critical patent/JP6217884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

トランスファーモールド成形時の圧力による金属ベースの変形を低減することで、絶縁層へのクラック発生の抑制し、電気的信頼性の高い半導体装置を得る。下面に凹凸部（８）と凹凸部（８）を囲み凹凸部（８）の凸部（８１）の高さより高いまたは同一の高さである凸状の周縁部（７）とが設けられた金属部材（２）と、金属部材（２）の上面に形成された絶縁層（３）と、絶縁層（３）の上面に形成された金属層（４）と、金属層（４）の上面に接合された半導体素子（１）と、半導体素子（１）と金属層（４）と絶縁層（３９と金属部材（２）とを封止する封止樹脂（５）とを備える。

Description

この発明は、簡単な構造で良好な放熱特性および品質を備えたフィン一体型半導体装置とその製造方法に関する。
従来の半導体装置は、発熱部品である半導体素子が実装されており、駆動の際に半導体素子からの発熱を伴い、この熱の放熱性を高めるために回路パターンを備えた厚い金属基板またはセラミックス基板を使用している。また、放熱面積を広げて放熱性を高めるために、例えば、グリースのような絶縁性のシリコーン系の樹脂材料を介して放熱フィンを備えたフィンベースを金属基板にねじ止めして接合していた。
しかしながら、このような構成の半導体装置では、金属基板またはセラミックス基板または放熱部材の表面へのシリコーン系の樹脂材料の塗布工程が必要になるため、製造工程数が多くなる。また、金属基板またはセラミックス基板とフィンベースとの間にシリコーン系の樹脂材料が介在するため放熱性がよくない。
そこで、上記のような樹脂材料を介在させない技術として、例えば、フィン付きの金属板にセラミックス基板が搭載されており、全体をエポキシ樹脂で封止された半導体装置が提案されている（例えば、特許文献1、特許文献２）。
特開２００９−１７７０３８号公報（第７頁、第１図） 特開平９−２２９７０号公報（第２頁、第３図）
従来の半導体装置では、トランスファーモールドで樹脂成形を行うことで、量産性や長期信頼性が優れるという特徴がある。しかしながら、一方の面に凹凸のある金属ベース板を用いた半導体装置をトランスファーモールドで樹脂成形する場合、凹凸部へ樹脂漏れを発生させず凹凸部を保護するために金型の掘り込み構造が必要となる。凸部分の製造寸法公差も考慮した上で凹凸部分に樹脂漏れを発生させないためには、金型の掘り込み部分に凸部の先端から金型面までのクリアランスが必要となる。その結果、樹脂成形時に温度・圧力によって金属ベース板に変形が生じ、絶縁層にクラックが発生し絶縁性が低下するという問題点があった。
この発明は、上述のような問題を解決するためになされたもので、トランスファーモールド成形時の圧力による金属ベースの変形を低減することで、絶縁層へのクラック発生の抑制を可能とし、電気的信頼性の向上した半導体装置を得る。
この発明に係る半導体装置においては、下面に凹凸部と前記凹凸部を囲み凹凸部の凸部の高さより高いまたは同一の高さである凸状の周縁部とが設けられた金属部材と、金属部材の上面に形成された絶縁層と、絶縁層の上面に形成された金属層と、金属層の上面に接合された半導体素子と、半導体素子と金属層と絶縁層と金属部材とを封止する封止樹脂とを備えたことを特徴とする。
この発明によれば、金属ベース板の下面に形成された凹凸部を囲むように凸状の周縁部を設けたので、金属ベース板上面に形成した絶縁層のクラック発生が抑制でき、半導体装置の信頼性の向上が可能となる。
この発明の実施の形態１における半導体装置の断面構造模式図である。 この発明の実施の形態１における金属ベース板の平面構造模式図である。 この発明の実施の形態１における放熱フィンの模式図である。 この発明の実施の形態１における他の放熱フィンの模式図である。 この発明の実施の形態１における他の放熱フィンの模式図である。 この発明の実施の形態１における他の放熱フィンの模式図である。 この発明の実施の形態１における他の金属ベース板の断面構造模式図である。 この発明の実施の形態１における他の金属ベース板の下面側から見た平面構造模式図である。 この発明の実施の形態１における他の金属ベース板の平面構造模式図である。 この発明の実施の形態１における他の金属ベース板の構造模式図である。 この発明の実施の形態１における他の放熱フィンの模式図である。 この発明の実施の形態１における他の放熱フィンの模式図である。 この発明の実施の形態１における他の放熱フィンの模式図である。 この発明の実施の形態１における他の放熱フィンの模式図である。 この発明の実施の形態１における金属ベース板の放熱フィンのかしめ部形状である。 この発明の実施の形態１における半導体装置の製造工程の断面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程の断面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程の断面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程の断面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程の断面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程の断面構造模式図である。 この発明の実施の形態１におけるトランスファーモールド成形時の断面構造模式図である。 この発明の実施の形態１における他のトランスファーモールド成形時の断面構造模式図である。 従来構造の金属ベース板の平面構造模式図である。 従来構造の金属ベース板の段面構造模式図である。 従来構造の金属ベース板を用いたトランスファーモールド成形時の断面構造模式図である。 この発明の実施の形態３における半導体装置の断面構造模式図である。
以下に本発明にかかる半導体装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の既述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
実施の形態１．
図１は、この発明の実施の形態１における半導体装置の断面構造模式図である。なお、図１は半導体装置の構成を模式的に示した断面図であるため、各部の位置関係や部品等は概略的に示されている。
図において、半導体装置１００は、半導体素子１、金属部材である金属ベース板２、絶縁層である絶縁シート３、金属層である金属配線パターン４、封止樹脂５、フィンである放熱フィン６、周縁部７、凸部８１、凹部８２を備えている。図中に示すように、X方向は幅を表し、Y方向は厚さを表し、Z方向は高さを表す。
半導体素子１は、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの電力制御用半導体素子や還流ダイオードなどが用いられる。
金属ベース板２は、上面（一方の面）に絶縁シート３を備えることにより金属基板としての機能（絶縁性と放熱性）を備えている。また、封止樹脂５から露出した下面（他方の面）に凸部８１と凹部８２とを有する凹凸部８を備えている。凸部８１と凸部８１とに挟まれた間の領域が凹部８２となる。凹凸部８による凹凸形状を設けることで放熱フィン６を挿入することも可能な機能が備えられている。そのため、凸部８１の凸量（高さ）は、放熱フィンとしての長さを備えている必要はなく、半導体装置１００に放熱フィン６を巣挿入することで放熱性を確保できれば良いため、放熱フィン６を挿入するために必要な高さの凸部８１が備わっていれば良い。また凹部８２は、放熱フィン６が挿入できる厚さ（スペース）があれば良い。
さらに、半導体装置１００の熱容量的に凹凸部８の凸量（高さ）で十分な場合には、この凹凸部８に放熱フィンとしての役割を持たせても良い。また、金属ベース板２の下面には、この凹凸部８を囲むように凸状の周縁部７が設けられている。
さらに、金属ベース板２は、例えば、アルミニウムや銅等の熱伝導率が高く放熱性の良好な金属材料からなり、凹凸部８が設けられている面の反対側である上面には、例えば、エポキシ樹脂などの熱硬化性樹脂を用いた絶縁シート３が備えられている。
絶縁シート３は、例えば、エポキシ樹脂などの熱硬化性樹脂に、放熱性を高めるための熱伝導性の高いシリカ、アルミナ、窒化硼素や窒化アルミニウム等の無機粉末を単独または複数混合して充填されている。
また、放熱性の高い絶縁シート３は、無機粉末がより高充填されていることが多く、本来の熱伝導性や絶縁性を確保するためには、高い圧力を用いて加熱加圧硬化することが必要となる。
金属配線パターン４は、エッチング加工等により絶縁シート３上にパターン形成され、例えば銅を用いている。この金属配線パターン４上に、はんだ（図示せず）により半導体素子１などの電子部品が接合され実装されている。金属配線パターン４と半導体素子１とは、ボンディングワイヤ（図示せず）により電気的に接続されている。なお、半導体素子１は、Ｓｉ（Ｓｉｌｉｃｏｎ）に限ることなく、高温動作可能なＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）等であっても構わない。ボンディングワイヤ以外でも金属配線パターン４と半導体素子１とを電気的に接続可能であれば、ボンディングワイヤ以外のリボンやＤＬＢなどの金属配線であっても構わない。
封止樹脂５は、半導体素子１等の構成部材を含めた絶縁シート３上を覆って設けられたエポキシ系樹脂からなるモールド部材であり、半導体装置１００のケースを兼ねる。封止樹脂５の覆う範囲は図１に示すように、金属ベース板２の上面側だけでなく、金属ベース板２の側面（周縁部７の側面）まで覆うことが好ましい。このような構造とすることで熱応力等による半導体装置１００の反りやクラック発生の防止となり、信頼性の向上につながる。
封止樹脂５の材料は、特に限定されることはないが、半導体装置１００全体の反りを抑制するためにシリカ等の無機粉末を充填して熱膨張係数を銅や半導体素子１などの熱膨張係数により近づけたものが好ましく、また、後に放熱フィン６をかしめることを想定した場合は、かしめる際のプレス圧力等の応力に対して割れないための機械的強度を有するエポキシ系樹脂であることが好ましい。
放熱フィン６は、金属ベース板２の凹凸部８の凹部８２に挿入されている。放熱フィン６の凹部８２への固定方法としては、かしめ、ろう付けまたは固定部材を用いた挿入による方法で固定できる。放熱フィン６の幅は、金属ベース板２の凹凸部８の幅に合わせる必要はなく、金属ベース板２の凹凸部８の形状に対して挿入できる形状とすることにより、半導体装置１００の放熱性をより高めることが可能となる。放熱フィン６の凹凸部８への配置としては、かしめにより放熱フィン６を固定するため、複数の凹部に対して１つ置きに配置される。
図２は、この発明の実施の形態１における金属ベース板の平面構造模式図である。図２は、金属ベース板２を下面側から見た平面構造模式図である。図において、凹部８２は金属ベース板２にスリット状に設けられている。また、凹凸部８の外側（外周）は凸状の周縁部７で囲まれている。ここで、金属ベース板２のＸ方向の幅はＷ、凸部８１、凹部８２の幅はＷ１、凸部８１の厚さはＬ１、凹部８２の隙間はＳ１として表す。凹凸部８を囲む凸状の周縁部７の幅はW２、厚さはＬ２として表し、Ｗ２=Ｌ２である。ただし、周縁部７として、金属ベース板２の変形を抑制する効果を発揮できれば、Ｗ２とＬ２とが同一の大きさでなくても良い。これ以降に示す平面構造模式図は、金属ベース板の下面側を表したものである。
Ｗ２の寸法としては、金属ベース板２の変形を抑制するために、Ｌ１よりも大きく（厚く）なるように設定されれば良い。例えば、Ｗ２の寸法は、Ｌ１に対して２倍以上あればよく、金属ベース板２の大きさや放熱性能に合わせて、適宜選択可能である。Ｌ１が０.５ｍｍであれば、Ｗ２は１ｍｍ以上で、１．５ｍｍ、２ｍｍ等と設定できる。Ｗ２が１ｍｍ以下である場合は、トランスファーモールド成形時の金属ベース板２の変形を抑制する効果が小さいので、１ｍｍ以上であることが望ましい。
さらに、W２の寸法としては、W１≧６×W２の関係が成り立つ。Ｗ１がＷの３/４以下であると、放熱フィン６をかしめた場合の凹凸部８の強度が確保できない。そのため、放熱フィン６を保持できない可能性がある。しかしながら、W１が金属ベース板２の幅の３/４以上あれば、放熱フィン６をかしめた場合でも凹凸部８の強度が確保できる。そして、放熱フィン６を保持し続けることが可能となる。この場合においても、Ｗ２の寸法は、金属ベース板２の大きさ等に合わせて、適宜選択可能である。
金属ベース板２の下面に設けられている凸部８１は、図２に示すように、一方向にそれぞれの凸部８１の幅方向の面が対向して整列しており、この凹凸部８の外周部は平坦な凸状の周縁部７で囲まれている。また、凹部８２はスリット状に設けられている。さらに、周縁部７の高さは一定（同等）であることが好ましいが、凹凸部８の凸部８１の高さは周縁部７の高さと必ずしも揃っている必要はない。周縁部７の高さが同等であるとは、絶縁シート３が形成された上面を上側として金属ベース板２を成形金型に設置した時に、絶縁シート３の表面が、金属ベース板２の設置面に対して平坦となる場合である。ただし、樹脂成形による圧力で変形（反り）を押さえるためには、凸部８１の一部の高さは、周縁部７と高さが揃っていることが望ましい。
放熱フィン６の高さおよび凸部８１の高さはＺ方向、凸部８１、凹部８２の幅はＸ方向、凸部８１の厚さ（Ｌ１）および凹部８２の隙間（Ｓ１）はＹ方向で定義される。Ｓ１は、放熱フィン６の厚さに合わせて、放熱フィン６がＳ１に挿入できる幅が必要である。Ｌ１は、Ｓ１に放熱フィン６を挿入し、放熱フィン６をかしめることが可能は幅が必要である。Ｓ１とＬ１とは、同じ幅であっても良いし、異なる幅であっても良く、その機能が発揮できる寸法に設定すれば良い。
図３は、この発明の実施の形態１における放熱フィンの模式図である。図４は、この発明の実施の形態１における他の放熱フィンの模式図である。図５は、この発明の実施の形態１における他の放熱フィンの模式図である。図６は、この発明の実施の形態１における他の放熱フィンの模式図である。図において、放熱フィン６０，６１，６２，６３には、凹凸部８の凹部８２に挿入れる幅W１の突出部６００，６１０，６２０，６３０を備えている。この突出部６００，６１０，６２０，６３０は、凹凸部８の凹部８２に挿入することで、放熱フィン６０，６１，６２，６３を金属ベース板２に設置される。放熱フィン６１，６２，６３は、突出部６１０，６２０，６３０よりも広い部分を備えている。
図７は、この発明の実施の形態１における他の金属ベース板の断面構造模式図である。図８は、この発明の実施の形態１における他の金属ベース板の下面側から見た平面構造模式図である。図において、周縁部７の外周部には段差９が設けられている。この段差９は金属ベース板２の下面側から上面側へ向かう方向に形成されている。半導体装置１００の信頼性向上のためには、封止樹脂５は、金属ベース板２の側面を覆うだけでなく、金属ベース板２を抱えるようなロック構造とすることがより好ましい。図７では、周縁部７の外周部に段差９があり、構造上は凹凸が存在するが、この外周部の段差９部分は、トランスファーモールドによる成形後には封止樹脂５によって覆われ、金属ベース板２を抱え込むような構造となる。
この段差９は、トランスファーモールド成形時に金属ベース板２の下面側へも封止樹脂５を回り込ませる。段差９は、放熱フィン６を挿入するための凹部８２ほどの深さ（下面側から上面側への段差高さ）は必要ない。トランスファーモールド成形時に封止樹脂５が金属ベース板２の下面へ回り込むことが可能な段差であれば良い。このような段差９を設けた構造とすることで、金属ベース板２の端部を起点とした封止樹脂５および絶縁シート３の剥離抑制効果が得られる。金属ベース板２の下面側へ回り込んだ封止樹脂５は、段差９の部分のみに形成される。よって、段差９は、このような放熱フィン６の挿入に関わる凹凸構造ではない。また、段差９は周縁部７の金属ベース板２の下面から上面へ向かう方向に対して形成されているが、例えば、周縁部７の側面に形成されていても、アンカー効果による封止樹脂５の剥離抑制効果は得られる。
図９は、この発明の実施の形態１における他の金属ベース板の平面構造模式図である。図９は、金属ベース板２を下面側から見た平面構造模式図である。図において、凹部８２は金属ベース板２にスリット状に設けられている。また、凹凸部８の外側（外周）は凸状の周縁部７で囲まれている。さらに、金属ベース板２は、凸部８１の一部に凸部８３を備える。この凸部８３は、周縁部７と同じ高さであっても良く、または凸部８１と同じ高さであっても良い。また、凸部８３の厚さは、凸部８１の厚さより厚くすることで金属ベース板２の強度を増すことができる。
凸部８３がいずれの高さの場合でも、トランスファーモールド成形時の圧力により金属ベース板２の反りを抑制することができる。この金属ベース板２に対しては、金属ベース板２に挿入することができる同様の放熱フィン６，６０，６１，６２，６３を用いることができる。
図１０は、この発明の実施の形態１における他の金属ベース板の構造模式図である。図１０（ａ）は、金属ベース板２の平面構造模式図である。図１０（ｂ）は、図１０（ａ）における一点鎖線ＢＢでの金属ベース板２の断面構造模式図である。図において、凹凸部８は、金属ベース板２を補強するために凸部８３，８４を設けた形状である。凸部８４は、凹凸部８と交差する方向に設けられている。凹凸部８と交差する方向とは、凹凸部８と直交しても良く、金属ベース板２の対角線方向でも良い。
凸部８４の幅は、例えば、凸部８３の厚さと同じであれば良い。凸部８３の厚さと凸部８４の幅は、必ずしも同じ大きさである必要はなく、金属ベース板２の補強に寄与できる大きさであれば良い。凸部８４の幅は、周縁部７の幅と同じでも良い。この凸部８３，８４の高さは、周縁部７と同じ高さであっても良く、または凹凸部８と同じ高さであっても良い。特に、図１０（ｂ）に示したように、凸部８４の高さは、凹部８２の底面より僅かに高い程度であっても金属ベース板２の強度を増加させることができる。この場合においても、放熱フィンを凹部８２に挿入したとき、放熱フィンは、凸部８１の幅方向の面のほぼ全面で支えられる構造となる。このような形状とすることで、より高い圧力でのトランスファーモールド成形が可能となる。
図１１は、この発明の実施の形態１における他の放熱フィンの模式図である。図１２は、この発明の実施の形態１における他の放熱フィンの模式図である。図１３は、この発明の実施の形態１における他の放熱フィンの模式図である。図１４は、この発明の実施の形態１における他の放熱フィンの模式図である。図において、放熱フィン６０１，６１１，６２１，６３１には、図１０に示した凹凸部８の凹部８２に挿入される突出部６０１０，６１１０，６２１０，６３１０を備えている。放熱フィン６０１，６１１，６２１，６３１は、図１０に示した金属ベース板２に挿入することが可能な形状となっている。
図１５は、この発明の実施の形態１における金属ベース板の放熱フィンのかしめ部形状である。図において、放熱フィン６を凹凸部８にかしめる際のかしめ部１３を備える。かしめ部１３は、対向する２つの凸部８１に挟まれた凹部８２内に設けられており、凸部８１の高さよりも高さの低い突出壁を有し、この突出壁と凸部８１とで放熱フィン６をかしめている。このとき、放熱フィン６をかしめるために、凹部８２に内には２つの突出壁が設けられており、これら突出壁の間に溝が形成された構造となっている。
次に、上述のように構成された本実施の形態１の半導体装置１００の製造方法について説明する。基本的には、従来と同様の製造方法で作製可能であるが、金属部材形成工程、トランスファーモールド成形工程が従来の製造方法と異なる。
図１６から図２１は、この発明の実施の形態１における半導体装置の製造工程の断面構造模式図である。図１６は、金属部材形成工程を示す断面構造模式図である。図１７は、絶縁層形成工程を示す断面構造模式図である。図１８は、金属層形成工程を示す断面構造模式図である。図１９は、半導体素子接合工程を示す断面構造模式図である。図２０は、封止樹脂硬化工程を示す断面構造模式図である。図２１は、フィン挿入工程を示す断面構造模式図である。図１６から図２１の工程を経ることにより半導体装置１００を製造することができる。放熱フィン６を用いない場合は、図２０までの工程により半導体装置１００が完成する。図２２は、この発明の実施の形態１におけるトランスファーモールド成形時の断面構造模式図である。図２３は、この発明の実施の形態１における他のトランスファーモールド成形時の断面構造模式図である。
図において、金属ベース板２の凸状の周縁部７は、成形金型１０の底面１０ａに接して配置されている。図２２の場合は、凹凸部８が成形金型１０の底面１０ａに接する構造である。図２３の場合は、凹凸部８が成形金型１０の底面１０ａに接しない構造である。また、図２２（ａ）は、成形金型１０内に金属ベース板２を配置した状態、図２２（ｂ）は、封止樹脂５を成形金型１０内へ圧入した状態を表している。
まず、図１６に示すように、アルミニウム等を用いた金属ベース板２の下面（他方の面）に所定の間隔でスリット状（ライン状）の凹部８２を形成する。このとき、放熱フィン６の固定方法としてかしめを用いる場合は、半導体装置１００（金属ベース板２）に放熱フィン６をかしめやすいように凹凸部８の形状を図１５に示したようなかしめ部１３を備えた形状に工夫しておくことも可能である。スリット状の凹部８２は、金属ベース板２の下面の最外周（周縁部７）まで貫通しないように形成し、最外周（周縁部７）は高さを揃えて一定にしておく。これにより、凹凸部８を囲むように凸状の周縁部７が形成される。また、スリット状に設けた凹凸部８の凸部８１の先端部は、凸状の周縁部７の高さ以下とする（金属部材形成工程）。
金属ベース板２の形成方法としては、金属ブロックから削りだして形成しても良く、金型を用いて一体形成しても良い。このとき、金属ベース板２に形成された周縁部７は金属ブロックの平面だしの精度や、金型の精度の範囲内のおいて一定の高さで形成される。
次に、図１７に示すように、金属ベース板２の凹凸部８を設けた面とは反対側の上面（一方の面）に対してエポキシ系樹脂を塗布して絶縁シート３を形成する（絶縁層形成工程）。次に、図１８に示すように、金属配線パターン４は、絶縁シート３の上に例えば銅板を積層した後にエッチング処理等を用いて形成することができる（金属層形成工程）。
次に、図１９に示すように、この金属配線パターン４上の所定の位置にはんだペースト（図示せず）を塗布し、このはんだペーストの上に半導体素子１などの電子部品をリフロー工程などで接合して実装する。すなわち、凹凸部８が形成された金属ベース板２を高温に加熱して、塗布したはんだペーストを高温下で溶融して半導体素子１などの電子部品と金属配線パターン４を電気的に接続する（半導体素子接合工程）。
次に、金属配線パターン４と半導体素子１とを金属配線であるボンディングワイヤ（図示せず）により電気的に接続する（金属配線形成工程）。ここでは、ボンディングワイヤを用いたが、電気的に接続できるものであれば良い。
次に、半導体素子１、金属配線パターン４および絶縁シート３等の全体をトランスファーモールド成形によって封止樹脂５を用いて樹脂封止するために、図２２（ａ）に示すように成形金型１０に成形金型１０の底面１０ａと周縁部７とを接触させて金属ベース板２を設置する（金属部材設置工程）。
次に、図２２（ｂ）に示すように、封止樹脂５をトランスファーモールド成形機により流し込む（封止工程）。これにより、金属ベース板２上に形成された部材が封止樹脂５により封止される。封止樹脂５は、金属ベース板２の側面全てを覆うことになる。これにより、周縁部７の外周側面も封止樹脂５のよって覆われる。このとき、周縁部７が凹凸部８を囲むように連続的に形成したことで、トランスファーモールド成形時に封止樹脂５が凹凸部８へ流入することはない。ただし、図２２は、金属ベース板２と成形金型１０の下金型のみ図示しており、絶縁シート３よりも上の部分は省略して示している。
このとき、減圧雰囲気中において封止樹脂５を流し込んでもよく、これにより封止樹脂５中に発生する空隙発生を抑制することも可能である。図２０に示すように、封止樹脂５は、エポキシ樹脂などの熱硬化性樹脂であるため、成形金型１０内で加熱されることで硬化し、一定時間後には、成形金型１０から取出すことが可能となる（封止樹脂硬化工程）。その後、必要に応じて、さらに封止樹脂５の硬化を進めるためにオーブン等で追加熱処理しても良い。
トランスファーモールド成形によって樹脂封止する前までの工程は、このプロセスに限る必要はなく、金属ベース板２の凹凸部８を設けた面とは反対側の上面に、封止樹脂５の硬化前の絶縁シート３を設けた金属ベース板２と、半導体素子１などの電子部品をあらかじめリフロー工程などで実装したリードフレームとを成形金型１０に設置して封止樹脂５をトランスファーモールド成形機によって流し込み、絶縁シート３を加熱加圧硬化させる方法でも良い。
最後に、図２１に示すように、放熱フィン６を凹部８２に挿入することで、半導体装置１００が完成する。放熱フィン６は、半導体装置１００の発熱量に応じて取り付ければよく、凹凸部８で放熱が可能であれば、取り付けなくても良い（フィン挿入工程）。放熱フィン６の凹部８２への取り付け方法としては、かしめ、ろう付けまたは固定部材を用いた挿入による方法で固定できる。
ここで、従来構造の金属ベース板を用いた場合における課題について、図２４から図２６を用いて説明する。
図２４は、従来構造の金属ベース板の平面構造模式図である。図２５は、従来構造の金属ベース板の段面構造模式図である。図２４中の一点鎖線ＡＡにおける断面構造模式図が図２５である。図２６は、従来構造の金属ベース板を用いたトランスファーモールド成形時の断面構造模式図である。また、図２６（ａ）は、成形金型１０１内に金属ベース板２１を配置した状態、図２６（ｂ）は、封止樹脂５を成形金型１０１内へ圧入した状態を表している。図において、金属ベース板２１は、凸部８５と凹部８６とを有する凹凸部８０を備える。そして、金属ベース板２１は成形金型１０１内に配置される。
金属ベース板２１の下面（他方の面）に凸部８５（凹部８６）が一方向に整列している場合、トランスファーモールド成形工程において、凹凸部８０に封止樹脂５をもらさずに成形するためには、図２５に示すように、金属ベース板２１の下面の最外周に平坦部７１を設ける。この平坦部７１をシール面として、図２６に示すように成形金型１０１に押しあてながら樹脂成形を実施する。
このとき、樹脂成形時のシール性を重視する場合、凹凸部８０の凸部８５の先端部と成形金型１０１の底面１０１ａとの間には、凸部８５の先端部の製造寸法ばらつきを考慮した分だけクリアランスが必要となる（図２６（ａ）参照）。このクリアランスが設けられた状態で、樹脂成形を行うと、金属ベース板２１が樹脂の成形圧力によって変形（反り）が生じる（図２６（ｂ）参照）。そのため、金属ベース板２１上に設けられた絶縁シート３の剥離やクラックが発生する可能性があり、この金属ベース板２１を用いた半導体装置の信頼性が低下する。
しかしながら、本実施の形態１の金属ベース板２の構造を有する半導体装置１００では、金属ベース板２の凹凸部８が設けられている下面の最外周は凹凸部８を囲むように一定の高さの凸状の周縁部７を設けている。これにより、樹脂成形時には凹凸部８側に封止樹脂５が流れ込むことを防止できる。また、樹脂成形後に放熱フィン６を凹凸部８の凹部８２に挿入することによって、高い放熱性も高めることが可能となる。さらに、従来構造と比較して金属ベース板２の変形が抑えられる構造とすることにより、樹脂成形圧力を従来よりも高めることが可能となり、高い放熱性能を有した絶縁シート３を適用することができる効果も有する。
以上のように構成された半導体装置においては、金属ベース板２の下面に形成された凹凸部８を囲むように凸状の周縁部７を設けたので、トランスファーモールド成形時の成形圧力による金属ベース板２の反りが低減し、金属ベース板２上面に形成した絶縁シート３の剥離やクラック発生が抑制でき、半導体装置の信頼性の向上が可能となる。
また、金属ベース板２の反りを低減したことで、従来よりも高い成形圧力での樹脂成形が可能となり、機能発現までに圧力が必要となっていた、従来よりもさらに熱伝導率の高い絶縁シート３の適用が可能となる。
実施の形態２．
本実施の形態２においては、実施の形態１で用いた絶縁層である絶縁シート３より高い熱伝導率を有する絶縁シート３とした点が異なる。このように、より高い熱伝導率を有する絶縁シート３にしたことで、半導体装置の信頼性を維持したまま、半導体装置の放熱性を向上させることが可能となる。
絶縁シート３は、例えば、エポキシ樹脂などの熱硬化性樹脂に、放熱性を高めるための熱伝導性の高いシリカ、アルミナ、窒化硼素や窒化アルミニウム等の無機粉末を単独または複数混合して充填されている。より放熱性の高い絶縁シート３は、無機粉末がより高充填する必要があり、無機粉末の中でも熱伝導率の高い窒化硼素や窒化アルミニウムが充填される。ただし、絶縁シート３の本来の熱伝導率や絶縁性を確保するためには、無機粉末を高充填すればするほど、絶縁シート３のベースとなるエポキシ樹脂などの樹脂加熱硬化時には高い加圧硬化が必要となってくる。
特に、無機粉末の形状の影響は大きく、熱伝導率が高い窒化硼素を用いた場合は、粉末の形状が鱗片状であるために、他のシリカやアルミナなどの破砕形状や球形状の粉末を充填した場合に比べて、本来の特性を発現するためには高い圧力が要求されることが多い。トランスファーモールド成形機内で絶縁シート３を加熱加圧硬化する場合においては、本発明の金属ベース板２を用いることにより、より高い熱伝導率を有する絶縁シート３の適用が可能となる。
絶縁シート３に充填する無機粉末に窒化硼素を用いた場合、窒化硼素を含めて４０体積％未満であれば加熱硬化時の成形圧力が５ＭＰａ程度で本来の熱伝導率や絶縁性が確保でき、熱伝導率は約２〜５Ｗ/(ｍ・Ｋ)となる。４０体積％以上５０体積％未満とすると、約１０ＭＰａ程度の成形圧力が必要となり、熱伝導率として４〜６Ｗ/(ｍ・Ｋ)程度となる。このとき、図２４〜図２６に示した従来の構造の金属ベース板２１を用いると、樹脂成形時に絶縁シート３にクラックが発生することがあり、熱伝導率は発現しても絶縁耐圧が大きく低下することがある。
さらに、５０体積％以上６０体積％未満の窒化硼素を含めた無機粉末を充填することで熱伝導率は５〜１４Ｗ/(ｍ・Ｋ)程度まで発現することができるが、成形圧力は１０ＭＰａ以上必要となり、本発明の構造を適用することにより、より信頼性の高い半導体装置を得ることができる。なお、熱伝導率に幅があるのは、充填する無機粉末を窒化硼素単体で用いるか、他の粉末を混合して用いるかによる違いであり、必要に応じて適宜選択することが可能である。
以上のように構成された半導体装置においては、金属ベース板２に形成された凹凸部８を囲むように凸状の周縁部７を設けたので、トランスファーモールド成形時の成形圧力による金属ベース板２の反りが低減し、金属ベース板２上面に形成した絶縁シート３の剥離やクラック発生が抑制でき、半導体装置の信頼性の向上が可能となる。
また、金属ベース板２の反りを低減したことで、従来よりも高い成形圧力での樹脂成形が可能となり、機能発現までに圧力が必要となっていた、従来よりもさらに熱伝導率の高い絶縁シート３の適用が可能となる。
実施の形態３．
本実施の形態３においては、実施の形態１で用いた絶縁シート３をセラミックス基板３１としたことが異なる。このように、絶縁シート３をセラミックス基板３１に変更した場合においても、セラミックス基板３１の反りを抑制することができ、半導体装置の信頼性を向上させることが可能となる。
図２７は、この発明の実施の形態３における半導体装置の断面構造模式図である。なお、図２７は半導体装置の構成を模式的に示した断面図であるため、各部の位置関係や部品等は概略的に示されている。
図において、半導体装置２００は、半導体素子１、金属部材である金属ベース板２、絶縁層であるセラミックス基板３１、金属層である金属配線パターン４，１１、封止樹脂５、フィンである放熱フィン６、周縁部７、凹凸部８、凸部８１、凹部８２を備えている。また、絶縁基板１２は、セラミックス基板３１の両面に金属配線パターン４，１１を備えている。
絶縁層に相当する部分には、絶縁シート３に限らず、セラミックス基板３１を用いることも可能である。図２５に示すような金属ベース板２１に適用した場合には、図２６のような成形時の金属ベース板２１の変形によってセラミックス基板３１にクラックが発生し、絶縁性が低下するという課題があったが、図２７に示すような本構造であればセラミックス基板３１を適用しても絶縁信頼性の高い半導体装置を得ることができる。
セラミックス基板３１を用いる場合には、セラミックス基板３１の上面にあらかじめ金属配線パターン４を形成し、この金属配線パターン４上に半導体素子１をはんだ接合（図示せず）などによって接合し搭載する。また、セラミックス基板３１の下面にも、あらかじめ金属配線パターン１１を形成する。セラミックス基板３１の両面に金属配線パターン４，１１を形成することで、絶縁基板１２が形成される。さらに、両面に金属配線パターン４，１１を形成したセラミックス基板３１を金属ベース板２に、金属配線パターン１１と金属ベース板２とをはんだ接合（図示せず）することで接合する。また、トランスファーモールド成形機によって封止樹脂５を流し込むことで半導体装置２００を製造することができる。基本的に、絶縁シート３を絶縁基板１２（セラミックス基板３１）に変更することで、実施の形態１に示した製造工程を用いて製造することができる。
以上のように構成された半導体装置においては、金属ベース板２下面に形成された凹凸部８を囲むように凸状の周縁部７を設けたので、トランスファーモールド成形時の成形圧力による金属ベース板２の反りが低減し、金属ベース板２上面に形成したセラミックス基板３１（絶縁基板１２）の剥離やクラック発生が抑制でき、半導体装置の信頼性の向上が可能となる。
１ 半導体素子、２，２１ 金属ベース板、３ 絶縁シート、４，１１ 金属配線パターン、５ 封止樹脂、６，６０，６１，６２，６３，６０１，６１１，６２１，６３１ 放熱フィン、７ 周縁部、８，８０ 凹凸部、９ 段差、１０，１０１ 成形金型、１０ａ，１０１ａ 成形金型の底面、１２ 絶縁基板、１３ かしめ部、３１ セラミックス基板、７１ 平坦部、８１，８３，８４，８５ 凸部、８２，８６ 凹部、１００，２００ 半導体装置、６００，６１０，６２０，６３０，６０１０，６１１０，６２１０，６３１０ 突出部。
この発明に係る半導体装置においては、下面に凹凸部と前記凹凸部を囲み凹凸部の凸部の高さより高いまたは同一の高さである凸状の周縁部と前記凹凸部の凹部の底面より高く前記周縁部の高さより低いまたは同一の高さであり前記凹凸部と交差する凸部とが設けられた金属部材と、金属部材の上面に形成された絶縁層と、絶縁層の上面に形成された金属層と、金属層の上面に接合された半導体素子と、半導体素子と金属層と絶縁層と金属部材とを封止する封止樹脂とを備えたことを特徴とする。
この発明に係る半導体装置においては、下面に一方向に凸部の幅方向の面が対向して整列した凹凸部と凹凸部を囲み凹凸部の凸部の高さより高いまたは同一の高さである凸状の周縁部と凹凸部の凹部内に凹凸部の凹部の底面より高く凹凸部の凸部の高さより低い高さであり凹凸部と交差する方向に凸部とが設けられた金属部材と、金属部材の上面に形成された絶縁層と、絶縁層の上面に形成された金属層と、金属層の上面に接合された半導体素子と、半導体素子と金属層と絶縁層と金属部材とを封止する封止樹脂とを備えたことを特徴とする。

Claims (11)

  1. 下面に凹凸部と前記凹凸部を囲み前記凹凸部の凸部の高さより高いまたは同一の高さである凸状の周縁部とが設けられた金属部材と、
    前記金属部材の上面に形成された絶縁層と、
    前記絶縁層の上面に形成された金属層と、
    前記金属層の上面に接合された半導体素子と、
    前記半導体素子と前記金属層と前記絶縁層と前記金属部材とを封止する封止樹脂と、
    を備えたことを特徴とする半導体装置。
  2. 前記周縁部の高さは、一定であることを特徴とする請求項１に記載の半導体装置。
  3. 前記凹凸部の凹部には、フィンを挿入したことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記フィンは、前記凹凸部の凹部に挿入される部分よりも幅方向に広い部分を有することを特徴とする請求項３に記載の半導体装置。
  5. 前記凹凸部の凸部は、厚みが異なるものが含まれていることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記周縁部は、外周部に段差を設けたことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 前記絶縁層は、絶縁シートであることを特徴とすることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. 前記絶縁シートは、窒化硼素を含み、無機粉末材が４０体積％以上充填されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記絶縁層は、セラミックス基板であることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
  10. 下面に凹凸部と前記凹凸部を囲み前記凹凸部の凸部の高さより高いまたは同一の高さである凸状の周縁部とが設けられた金属部材を形成する金属部材形成工程と、
    前記金属部材の上面に絶縁層を形成する絶縁層形成工程と、
    前記絶縁層の上面に金属層を形成する金属層形成工程と、
    前記金属層の上面に半導体素子を接合する半導体素子接合工程と、
    成形金型に前記周縁部と前記成形金型の底面とを接触させて前記金属部材を配置する金属部材配置工程と、
    前記半導体素子と前記金属層と前記絶縁層と前記金属部材とを封止樹脂で封止する封止工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  11. 前記凹凸部の凹部にフィンを挿入するフィン挿入工程を備えたことを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2017527381A 2015-09-29 2016-09-20 半導体装置とその製造方法 Active JP6217884B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015190885 2015-09-29
JP2015190885 2015-09-29
PCT/JP2016/077680 WO2017057093A1 (ja) 2015-09-29 2016-09-20 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017057093A1 true JPWO2017057093A1 (ja) 2017-10-05
JP6217884B2 JP6217884B2 (ja) 2017-10-25

Family

ID=58427615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017527381A Active JP6217884B2 (ja) 2015-09-29 2016-09-20 半導体装置とその製造方法

Country Status (5)

Country Link
US (1) US10529643B2 (ja)
JP (1) JP6217884B2 (ja)
CN (1) CN108140621B (ja)
DE (1) DE112016004423B4 (ja)
WO (1) WO2017057093A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3664133B1 (en) * 2017-08-04 2024-07-24 Denka Company Limited Power module
EP3624184A1 (de) * 2018-09-12 2020-03-18 Siemens Aktiengesellschaft Verfahren zur herstellung einer leistungsmoduleinheit, leistungsmoduleinheit, netzteil und frequenzumrichter
DE102018217456B4 (de) * 2018-10-11 2020-07-09 Conti Temic Microelectronic Gmbh Elektronische Steuervorrichtung und Verfahren zur Herstellung einer elektronischen Steuervorrichtung
JP7241923B2 (ja) * 2020-01-08 2023-03-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
EP3872845A1 (de) * 2020-02-28 2021-09-01 Siemens Aktiengesellschaft Verfahren zur herstellung einer leistungsmoduleinheit
WO2024076880A1 (en) * 2022-10-05 2024-04-11 Semiconductor Components Industries, Llc Integrated substrates and related methods

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107166A (ja) * 1994-10-06 1996-04-23 Mitsubishi Materials Corp 放熱用フィン
JP2004311718A (ja) * 2003-04-07 2004-11-04 Furukawa Electric Co Ltd:The ヒートシンク
JP2011086721A (ja) * 2009-10-14 2011-04-28 Furukawa Electric Co Ltd:The ヒートシンク
JP3168201U (ja) * 2011-03-22 2011-06-02 奇▲こう▼科技股▲ふん▼有限公司 放熱モジュール
JP2011249465A (ja) * 2010-05-25 2011-12-08 Nittoshinko Corp 半導体モジュールの製造方法
JP2012084708A (ja) * 2010-10-13 2012-04-26 Mitsubishi Electric Corp 半導体装置
JP2013030649A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
WO2013125474A1 (ja) * 2012-02-24 2013-08-29 三菱電機株式会社 半導体装置とその製造方法
JP2014033096A (ja) * 2012-08-03 2014-02-20 Toyota Industries Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5773886A (en) * 1993-07-15 1998-06-30 Lsi Logic Corporation System having stackable heat sink structures
EP0746022B1 (en) * 1995-05-30 1999-08-11 Motorola, Inc. Hybrid multi-chip module and method of fabricating
JPH0922970A (ja) 1995-07-06 1997-01-21 Fujitsu Ten Ltd 電子部品
JP3597640B2 (ja) * 1996-05-24 2004-12-08 蛇の目ミシン工業株式会社 ヒートシンク製造方法
JP2001358480A (ja) * 2000-04-21 2001-12-26 New Century Technology Co Ltd 複合式ヒートシンク及びその製造方法
JP3910117B2 (ja) * 2002-08-05 2007-04-25 日本電産株式会社 ファン冷却装置
US20080073069A1 (en) * 2006-09-23 2008-03-27 Hon Hai Precision Industry Co., Ltd. Heat sink
JP4902560B2 (ja) 2008-01-28 2012-03-21 株式会社日立製作所 パワー半導体モジュール
US20100019379A1 (en) * 2008-07-24 2010-01-28 Broadcom Corporation External heat sink for bare-die flip chip packages
CN102105036A (zh) * 2009-12-21 2011-06-22 富准精密工业(深圳)有限公司 散热装置
JP2011258594A (ja) * 2010-06-04 2011-12-22 Denso Corp 半導体モジュールの製造方法
JP2012164763A (ja) * 2011-02-04 2012-08-30 Toyota Motor Corp ヒートシンク付き半導体パッケージの製造方法及び当該ヒートシンク
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
JP5898919B2 (ja) * 2011-10-31 2016-04-06 新光電気工業株式会社 半導体装置
US9892992B2 (en) * 2013-09-27 2018-02-13 Mitsubishi Electric Corporation Swaged heat sink and heat sink integrated power module
JP6187222B2 (ja) * 2013-12-13 2017-08-30 トヨタ自動車株式会社 半導体モジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107166A (ja) * 1994-10-06 1996-04-23 Mitsubishi Materials Corp 放熱用フィン
JP2004311718A (ja) * 2003-04-07 2004-11-04 Furukawa Electric Co Ltd:The ヒートシンク
JP2011086721A (ja) * 2009-10-14 2011-04-28 Furukawa Electric Co Ltd:The ヒートシンク
JP2011249465A (ja) * 2010-05-25 2011-12-08 Nittoshinko Corp 半導体モジュールの製造方法
JP2012084708A (ja) * 2010-10-13 2012-04-26 Mitsubishi Electric Corp 半導体装置
JP3168201U (ja) * 2011-03-22 2011-06-02 奇▲こう▼科技股▲ふん▼有限公司 放熱モジュール
JP2013030649A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
WO2013125474A1 (ja) * 2012-02-24 2013-08-29 三菱電機株式会社 半導体装置とその製造方法
JP2014033096A (ja) * 2012-08-03 2014-02-20 Toyota Industries Corp 半導体装置

Also Published As

Publication number Publication date
DE112016004423T5 (de) 2018-06-28
JP6217884B2 (ja) 2017-10-25
CN108140621A (zh) 2018-06-08
US20180261520A1 (en) 2018-09-13
WO2017057093A1 (ja) 2017-04-06
US10529643B2 (en) 2020-01-07
CN108140621B (zh) 2021-02-02
DE112016004423B4 (de) 2024-09-12

Similar Documents

Publication Publication Date Title
JP6217884B2 (ja) 半導体装置とその製造方法
JP5955343B2 (ja) 半導体装置とその製造方法
JP6356550B2 (ja) 半導体装置およびその製造方法
JP5484429B2 (ja) 電力変換装置
JP6249829B2 (ja) 半導体装置およびその製造方法
WO2013125474A1 (ja) 半導体装置とその製造方法
JPWO2017175612A1 (ja) パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
JP7247574B2 (ja) 半導体装置
JP2012119597A (ja) 半導体装置及びその製造方法
CN113454774A (zh) 封装芯片及封装芯片的制作方法
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP6048238B2 (ja) 電子装置
JP2010192591A (ja) 電力用半導体装置とその製造方法
CN105144373A (zh) 半导体装置
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP7059714B2 (ja) 電力変換装置及び電力変換装置の製造方法
JP5840102B2 (ja) 電力用半導体装置
JP2018133598A (ja) 半導体装置およびその製造方法
JP2018157201A (ja) 抵抗装置、及び、抵抗装置の製造方法
JP6417898B2 (ja) 半導体装置の製造方法
CN110634751A (zh) 一种功率半导体模块的封装方法及封装结构
JP6906654B2 (ja) 半導体装置およびその製造方法
WO2021199384A1 (ja) 半導体装置および半導体装置の製造方法
JP2010141034A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170519

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170911

R151 Written notification of patent or utility model registration

Ref document number: 6217884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250