JP5955343B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP5955343B2
JP5955343B2 JP2013556188A JP2013556188A JP5955343B2 JP 5955343 B2 JP5955343 B2 JP 5955343B2 JP 2013556188 A JP2013556188 A JP 2013556188A JP 2013556188 A JP2013556188 A JP 2013556188A JP 5955343 B2 JP5955343 B2 JP 5955343B2
Authority
JP
Japan
Prior art keywords
base plate
fin
semiconductor device
fins
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013556188A
Other languages
English (en)
Other versions
JPWO2013114647A1 (ja
Inventor
山本　圭
圭 山本
和弘 多田
和弘 多田
秀樹 古森
秀樹 古森
享 木村
享 木村
正喜 後藤
正喜 後藤
弘行 芳原
弘行 芳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2013114647A1 publication Critical patent/JPWO2013114647A1/ja
Application granted granted Critical
Publication of JP5955343B2 publication Critical patent/JP5955343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、半導体装置に関わり、特に放熱フィンを備えている半導体装置に関するものである。
半導体装置には、発熱部品である半導体素子が実装されている。半導体素子は半導体装置を駆動する際に熱を放出し、高温になる。半導体装置の放熱性を高めるために、半導体素子を固定する基板には回路パターンを備えた厚い金属基板またはセラミックス基板が使用される。金属基板に放熱フィンを供えたフィンベースをねじ止めして接合し、基板の放熱面積を広げた構成も知られている。フィンベースと金属基板の間には、グリースのような絶縁性のシリコーン系の樹脂材料が介在する。
このような構成のパワー半導体装置では、金属基板またはセラミックス基板または放熱部材の表面に、シリコーン系の樹脂材料を塗布する工程が必要になる。シリコーン系の樹脂材料の使用は、製造工程数を増やすうえに放熱性を低下させる。
樹脂材料を介在させない技術として、例えば特許文献1が知られている。ここでは、フィン付きの金属基板にセラミックス基板が搭載されている。半導体装置の全体はエポキシ樹脂で封止されている。特許文献２はフィンの製造方法に特徴のある技術を扱っている。
特開２００９−１７７０３８号公報 特開２０１１−１１９４８８号公報
トランスファーモールドプロセスで封止されるパワー半導体装置は、量産性や長期信頼性に優れている。パワー半導体装置の信頼性をより高めるためにフィン付き金属基板は側面まで樹脂で覆われる。フィン付き金属基板に対してフィンの凹凸部分に封止樹脂を漏らすことなくトランスファーモールドを行う場合、金属基板の外周は成形金型に接する必要がある。フィン先端までの高さには寸法公差が存在するため、これを考慮して成形金型とフィン先端との間には隙間が設けられる。その結果、封止樹脂成形時の温度や成形圧力によって金属基板に変形が生じ、絶縁層にクラックが発生するとパワー半導体装置の絶縁信頼性が低下する。
本願は上記した課題を解決するためになされたものである。簡単な構造で良好な放熱特性および品質を備えたフィン一体型の半導体装置およびその製造方法を提供することを目的にする。
本発明にかかる半導体装置は、立設するフィンと立設する突状壁が第１の主面に一体加工により設けられている金属性のベース板と、ベース板の第１の主面に対向するベース板の第２の主面に形成された絶縁層と、絶縁層に固定された回路パターンと、回路パターンに接合された半導体素子と、絶縁層と回路パターンと半導体素子を封止する封止樹脂とを備えている。フィンにはフィンの厚さ方向に貫通するスリットが形成されていて、ベース板の第１の主面にはフィンを囲む幅しろが外周端部に設けられており、ベース板の側面は周囲を封止樹脂で被覆されているが、ベース板の外周端部に設けられている幅しろは封止樹脂から露呈していて、突状壁はフィンよりも背が低く、突状壁とフィンの間には繋ぎフィンがかしめ固定されていて、フィンの厚さ方向に貫通するスリットの底面には押し当てられた痕が形成されている。
この発明によれば、半導体装置を製造する工程でのトランスファーモールドプロセスにおいて、封止樹脂成形時の圧力によって金属ベース板が変形してたわむことを防止する構造の成形金型が使用可能となる。変形による絶縁層のクラック発生が抑制でき、パワー半導体装置の放熱性や絶縁信頼性が低下することを防止することができる。
本発明の実施の形態１による半導体装置の側面を示す断面透視図である。 本発明の実施の形態１による半導体装置の正面を示す断面透視図である。 本発明の実施の形態１によるベース板の裏面を示す投影図である。 本発明の実施の形態１による成形金型の構造を示す図である。 本発明の実施の形態１による半導体装置の樹脂成形時を示す側面透視図である。 本発明の実施の形態１による半導体装置の樹脂成形時を示す正面透視図である。 本発明の実施の形態２による成形金型の構造を示す図である。 本発明の実施の形態２による成形金型の別の構造を示す図である。 本発明の実施の形態３によるベース板の裏面を示す投影図である。 本発明の実施の形態４によるベース板の構成を示す断面図である。
以下に本発明にかかる半導体装置およびその製造方法の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
実施の形態１．
図１は本発明の実施の形態１による半導体装置１の全体構成を示す概略側面図である。半導体装置１は、ベース板２、絶縁層３、回路パターン４、半導体素子５、封止樹脂６などを備えている。ベース板２の裏面側（第１の主面）には凸状の複数のフィン８が形成されている。封止樹脂６は、エポキシ系樹脂からなるモールド部材であり、ベース板２、絶縁層３、回路パターン４、半導体素子５を覆っている。フィン８は、Ｙ方向（フィンの厚さ方向）に所定の間隔で整列している。フィン８の先端部８ａは、平坦化されている。
ベース板２は、半導体装置１のベース基板であるとともに、フィン８を備えることで放熱フィンとしての役割も兼ね備えている。ベース板２は、アルミニウムや銅等の熱伝導率が高く放熱性の良好な金属材料からなる。ここでは、ベース板２として金属基板を用いる場合について説明しているが、セラミックス基板を用いてもよい。ベース板２には、載置面２ａが設けられている。フィン８は、予め十分な長さを備えていてもよいが、成形時の量産性を考慮して実施の形態１では、短めに設計されている。
絶縁層３はベース板２の表面に直接形成されている。絶縁層３がエポキシ系樹脂である場合には、樹脂中に放熱性を高めるために熱伝導率の高いシリカ、アルミナ、窒化ホウ素、窒化アルミニウム等の無機粉末を単独または複数混合して充填しておいてもよい。回路パターン４は、エッチング加工等により絶縁層３の上に形成されている。回路パターン４には、はんだ等により半導体素子５などの電子部品が実装されている。
半導体素子５は、珪素（Ｓｉ）によって形成されたものの他、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成しても良い。ワイドバンドギャップ半導体としては、例えば、炭化珪素（ＳｉＣ）、窒化ガリウム系材料またはダイヤモンドがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、電力用半導体素子を用いた装置の小型化が可能となる。
図２は図１で示した半導体装置１の全体構成を示す概略正面図である。回路パターン４と半導体素子５は、ボンディングワイヤ７により電気的に接続されている。封止樹脂６は、半導体装置１のケースを兼ねる。フィン８にはスリット９が設けられている。スリット９は、複数のフィン８をＹ方向に貫通し、背側が開放されている。スリット９の底面９ａはベース板２の載置面２ａと同じ高さに設けられている。
封止樹脂６が覆う範囲は、ベース板２の表面側だけではなく側面まで覆うことが好ましい。こうすることで熱応力等による半導体装置１の反りやクラック発生の防止となり、信頼性の向上につながる。封止樹脂６の材料は特に限定されることはないが、半導体装置１の全体の反りを抑制するためにシリカ等の無機粉末を充填して、封止樹脂６の熱膨張係数を銅や半導体素子などの熱膨張係数に近づけておくことが好ましい。
図３は本発明の実施の形態１によるベース板２の構成を示す。ベース板２の載置面２ａに立設しているフィン８は、Ｘ方向（長さ方向）にライン状に伸びている。複数のフィン８のそれぞれに形成されている複数のスリット９は、整列している複数のフィン８を一直線に貫通している。ベース板２には外周端部から一定の幅で幅しろ２ｂが設けられている。載置面２ａを成形金型に押し当てることにより、ベース板２の裏側面に設けられたフィン８に封止樹脂を漏らすことなく、ベース板２の側面まで覆って樹脂成形することが可能となる（図５、図６参照）。
スリット９は、Ｙ方向に貫通していることで本発明の効果がより高く発揮されるが、一部分だけ貫通していてもよい。スリット９を設ける位置は、樹脂成形時の変形を抑制できる効果がベース板２の中央に近い方が高いため、中央であることが好ましいが、特に限定されるものではない。貫通するスリット９を設ける本数も放熱性を考えると１本が好ましいが、樹脂成形時のベース板２の変形抑制効果は複数設けるほうが高いため複数設けてもよい。
トランスファーモールドプロセスでは成形金型を使用する。図４は本発明の実施の形態１による成形金型の概略構成を示す。成形金型は下金型と上金型から構成されるが、ここでは下金型１０ａのみを示している。下金型１０ａには、スリット９に対応する位置に衝立部１１が設けられている。衝立部１１は下金型１０ａの底面１３から立設している。
次に、上記のように構成された本実施の形態１にかかる半導体装置１の製造方法について説明する。まず、アルミニウム等のベース板２の一方の面に所定の間隔でライン状のフィン８を複数箇所に形成する。フィン８のそれぞれには、厚み方向に貫通するスリット９を設ける。スリット９の深さは、底面９ａがベース板２の載置面２ａと同一の高さとしておくことがトランスファーモールドプロセス上好ましい。次にベース板２の表側面（第２の主面）にエポキシ系樹脂を塗布して絶縁層３を形成し、エッチング加工等を用いて絶縁層３の上に例えば銅からなる回路パターン４を形成する。
次にこの回路パターン４の所定の位置にはんだペーストを塗布する。はんだペーストの上には半導体素子５などの電子部品を実装し、その後リフローを行う。すなわち、フィン８の付いたベース板２を高温に加熱して、塗布したはんだペーストを高温下で溶融して半導体素子５などの電子部品と回路パターン４とを電気的に接続する。回路パターン４と半導体素子５はボンディングワイヤ７により電気的に接続される。
次に、絶縁層３、回路パターン４、半導体素子５などの全体をトランスファーモールドによって封止するために、図５、図６のように成形金型１０に載置して封止樹脂を流し込む。絶縁層３を形成したベース板２に、半導体素子５を搭載した回路パターン４を実装してから、封止樹脂を流し込む手順も考えられる。下金型１０ａにはスリット９に対応する位置に、衝立部１１が設けられている。実施の形態１にかかわる衝立部１１の先端部１２は、平坦化されている。先端部１２とベース板の底面９ａの間には僅かな隙間を設けておくことが好ましい。ベース板２は、低コスト化のために、アルミの押出成形や鍛造などによって製造されることから、フィンを含めた外形寸法に公差が発生するが、フィン８の先端部８ａと下金型１０ａの底面１３の間には隙間が生じるように設計されている。
樹脂封止する際、減圧雰囲気中においてエポキシ系樹脂を流し込んでもよい。これによりエポキシ系樹脂中に生じる空隙（ボイド）の発生を抑制することが可能である。流し込んだエポキシ系樹脂は、成形金型温度に熱せられることで硬化し、成形金型１０から取り出すことが可能になる。その後、必要に応じてさらに硬化を進めるためにオーブン等で熱処理してもよい。
エポキシ系樹脂によるトランスファーモールド工程において、スリット９が設けられているベース板２を用いる効果について説明する。成形金型１０に設置した後の樹脂成形工程においては、樹脂の成形圧力によって、アルミニウムなどのベース板２が高温下で変形する。ベース板２が変形したとしても衝立部１１がスリット９の底面９ａに当接するため、ベース板２の変形は抑制される。これに対し衝立部１１が無いと、成形時のベース板２の反り変形や残留応力によって絶縁層のクラックや剥離等が発生する原因となり絶縁信頼性が低下する。
成形時のベース板２の変形を防止するためにはフィン８の先端部８ａや底面９ａを成形金型で支持する構造とすることも考えられるが、ベース板２の外形寸法には公差が存在する。フィン８の先端部８ａを成形金型１０の底面１３に押し当てる設計にする場合を考えてみる。フィンの高さが寸法公差内ではあるが、衝立部１１よりも高い金属ベース板を設置した場合、ベース板の外周部と成形金型の間に隙間が発生し、フィン８の凹凸面にエポキシ系樹脂が漏れることが生じる。
スリット９の底面９ａを衝立部１１で支持する構造としても上記と同様の問題に加え、成形金型による衝立部を挿入する間隔が必要となる。また、フィンとフィンの隙間に衝立部１１を挿入する構造も考えられる。どちらにしても設けられるライン数が減ることから放熱性が低下する。これらの課題により、成形時の樹脂漏れを防止するために、フィンの先端部８ａと成形金型の底面１３の間に一定量の隙間が空くように設計された成形金型を用いて成形する必要がある。
本発明ではスリット構造を備えたベース板を用いることを特徴にする。このスリット構造を成形金型で支えることにより、成形時の圧力に対してベース板の変形量を最小限に抑えることが可能となる。従来の半導体装置と比較してエポキシ系樹脂封止後の絶縁層のクラックや剥離発生が大幅に抑えられ、長期的な信頼性が向上する。また、スリット形状をフィンの長さ方向に対して垂直方向に設けることによって、放熱に寄与するフィン形状の凸部分の数量を減らすことなく成形時の金属ベース板変形を防止できるため、最終製品として放熱性の低下も最小限に抑えることができる。
実施の形態２．
実施の形態２における半導体装置の製造方法では、成形金型１０の衝立部１１に特徴がある。図７と図８に衝立部１１の先端部１２の形状例を示す。衝立部１１の先端部１２は、半円状（図７参照）と三角状（図８参照）に成形されている。これ以外は、実施の形態１と同様に製造する。この方法をとることにより、スリット９の底面９ａに対して成形金型１０の先端部１２を押し当てることが可能となる。なお衝立部１１の先端形状は半円状と三角状に限られるものではない。
衝立部１１の先端部１２がスリット９の底面９ａを押し当てる面積を小さくすることにより、成形圧力によって変形するベース板２に成形金型１０の先端部１２は食い込む。実施の形態１では、スリット９の底面９ａに成形金型を押し当てて支持する寸法で設計すると、寸法公差によっては、成形金型１０の先端部１２でベース板２を支えることが生じ、樹脂成形時に成形金型１０が変形することが考えられる。スリット９が１直線上にもうけられている場合、成形金型の先端部１２は極限までスリット９の底面９ａに近付けた設計が可能であり、成形時の変形量は大幅に抑えることができる。
実施の形態１では成形金型の先端部とベース板との間に僅かな隙間を設けておくことが好ましかった。実施の形態２によれば、先端部がベース板を押し当てる面積を小さくしている。先端部の支持面積を縮小しておくことによりこの隙間をさらに狭くする、場合によっては、成形金型に押し当てる設計値で成形することが可能となる。これにより半導体装置の金型成形後の絶縁層に対するクラック発生などがさらに抑えられる。
実施の形態３．
半導体装置１の放熱性は、ライン状に設けられたフィン８の本数や表面積によって決まる。実施の形態１では、ライン状に並んだフィン８に対して垂直に溝状のスリット９を設けた。成形金型の衝立部１１は線状に変形を防止できるため、大きな変形に対して有効である。これに対し実施の形態３ではベース板２の厚さやトランスファーモールドプロセスによる成形圧力などによって変形量が抑えられる範囲で、図９のようにベース板２の中央部に部分的に非連続なフィン８を設けてその部分で支持する製造方法を用いる。これによって実施の形態１による構造よりも半導体装置の放熱性能を極力落とすことなく、絶縁層の信頼性を確保することが可能となる。
実施の形態４．
ベース板２の一面に設けられたフィン８は、放熱フィンとしてそのまま使用してもよいが、放熱フィンの性能を高めるために、フィン８をより高くすることが考えられる。フィン８をそのまま高くすると、ベース板２の加工精度が落ちるし、加工自体も難しい。また、製造工程では、ベース板２のフィン８の高さに応じて下金型１０ａを深く掘り込む必要があるうえに、成形金型自身が大型化するため生産性が低下する。これを解決するために実施の形態４では、放熱フィンを繋ぎ構造にする。
図１０はフィンの繋ぎ構造を説明する図である。実施の形態１で説明したフィン８に、封止樹脂成形後にアルミ等でできた繋ぎフィン１４をかしめることで、フィン８と繋ぎフィン１４を一体化する。放熱フィンの放熱面積が増加し、さらに放熱性の高い半導体装置を得ることができる。封止樹脂６に使われるエポキシ樹脂には、かしめる際のプレス圧力等の応力に対して割れない程度の機械的強度を有するエポキシ系樹脂を使用することが好ましい。
半導体素子５にＳｉＣを用いた場合、半導体装置１はその特徴を生かすべくＳｉの時と比較してより高温で動作させることになる。ＳｉＣデバイスを搭載する半導体装置においては、半導体装置としてより高い信頼性が求められるため、高信頼の半導体装置を実現するという本発明のメリットはより効果的なものとなる。
なお、本発明では、ベース板２として熱伝導率の高いアルミニウムや銅を用いている。これらの熱伝導率の高い金属はビッカース硬度としてＨｖ２００以下が多いため、成形圧力によって変形しやすい。ベース板２のサイズは、５０mm×７０mmとしたが、このサイズに限定されるものではない。外周部の鍔状部分（幅しろ２ｂ）の厚さは５mm、ベース板２のフィンを合わせた総厚さは１０mmとした。ベース板２の外形サイズが５０mm以上になると反り変形が発生しやすくなる。通常、フィンとフィンの間隔よりもフィンの厚さ(幅)のほうを大きくする（図３参照）。
また、絶縁層３に絶縁シートを適用したトランスファーモールド型モジュールでは、絶縁シートの熱伝導率を高めるために、熱伝導性の高い充填材を高充填している。このため、所望の熱伝導率を達成するためには、トランスファーモールドを行う場合に高い成形圧力が必要となる。トランスファーモールドによって封止する場合の成形圧力は、充填材が高充填された絶縁シートの性能を確保するために、例えば100kg/cm2の圧力をかけて成形する。トランスファーモールドで流し込んだエポキシ系樹脂は、成形金型温度に熱せられることで硬化し、例えば２分間の成形後に成形金型から取り出される。この際、金型に設けられた衝立部とは別に、成形金型からの離型を助けるためのエジェクタピンをベース板に押し当てて取り出すことが可能である。エジェクタピンは動かすことができるものとする。
また、実施の形態２で示したように、衝立部の先端部を円弧化することや鋭角化することにより、スリットの底面を押し当てる面積が小さくなる。これにより成形圧力によって変形するベース板に成形金型の先端部が食い込む。実施の形態１のように、先端部が平坦であるとすると、スリットの底面に成形金型を押し当てて支持するためには、ベース板の底面の寸法公差を考慮して衝立部の先端部とスリットの底面の間に例えば５０μm程度の隙間を設けておく必要がある。衝立部の先端を円弧や鋭角にしておくことにより、この僅かな隙間をさらに狭くすることが可能となる。隙間を狭くした場合、ベース板の寸法公差によっては、衝立部の先端とスリットの底面が接触し、ベース板の外周部が成形金型と接触しないことが想定される。しかし、トランスファーモールドを行った際の成形圧力によりベース板が成形金型に押し付けられ、衝立部の先端がスリットの底面に食い込むことで、ベース板の外周部が成形金型に接触する。これによりエポキシ系樹脂がベース板の裏面にまわり込むことなくトランスファーモールドが可能となる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 半導体装置、２ ベース板、２ａ 載置面、３ 絶縁層、４ 回路パターン、５ 半導体素子、６ 封止樹脂、７ ボンディングワイヤ、８ フィン、８ａ 先端部、９ スリット、９ａ 底面、１０ 成形金型、１１ 衝立部、１３ 底面、１４ 繋ぎフィン

Claims (13)

  1. 立設するフィンと立設する突状壁が第１の主面に一体加工により設けられている金属性のベース板と、
    前記ベース板の第１の主面に対向する前記ベース板の第２の主面に形成された絶縁層と、前記絶縁層に固定された回路パターンと、
    前記回路パターンに接合された半導体素子と、
    前記絶縁層と前記回路パターンと前記半導体素子を封止する封止樹脂とを備え、
    前記フィンには前記フィンの厚さ方向に貫通するスリットが形成されていて、
    前記ベース板の第１の主面には前記フィンを囲む幅しろが設けられており、
    前記ベース板の側面は周囲を前記封止樹脂で被覆されているが、前記ベース板の幅しろは前記封止樹脂から露呈していて、
    前記突状壁は前記フィンよりも背が低く、前記突状壁と前記フィンの間には繋ぎフィンがかしめ固定されていて、
    前記フィンの厚さ方向に貫通するスリットの底面には押し当てられた痕が形成されていることを特徴とする半導体装置。
  2. 立設するフィンが第１の主面に一体加工により設けられている金属性のベース板と、
    前記ベース板の第１の主面に対向する前記ベース板の第２の主面に形成された絶縁層と、前記絶縁層に固定された回路パターンと、
    前記回路パターンに接合された半導体素子と、
    前記絶縁層と前記回路パターンと前記半導体素子を封止する封止樹脂とを備え、
    前記フィンには前記フィンの厚さ方向に貫通するスリットが形成されていて、
    前記ベース板の第１の主面には前記フィンを囲む幅しろが設けられており、
    前記ベース板の側面は周囲を前記封止樹脂で被覆されているが、前記ベース板の幅しろは前記封止樹脂から露呈していて、
    前記フィンの厚さ方向に貫通するスリットの底面には押し当てられた痕が形成されていることを特徴とする半導体装置。
  3. 前記ベース板には複数のフィンが一体加工により設けられていて、前記複数のフィンは一定の向きに整列していることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記複数のフィンにはそれぞれに前記スリットが形成されていて、前記スリットは一直線状に並んでいることを特徴とする請求項３に記載の半導体装置。
  5. 前記絶縁層は、無機粉末を含んでいることを特徴とする請求項１または２に記載の半導体装置。
  6. 前記複数のフィンの厚みは、フィンとフィンの間隔よりも大きいことを特徴とする請求項３に記載の半導体装置。
  7. 前記スリットは、前記フィンの中央に設けられていることを特徴とする請求項１または２に記載の半導体装置。
  8. 前記半導体素子の少なくとも一部がワイドバンドギャップ半導体により形成されていて、前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、ダイヤモンドのいずれかの半導体であることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  9. 一体加工によりフィンと突状壁が立設し、前記フィンには前記フィンの厚さ方向に貫通するスリットが設けられていて、しかも外周端部には前記フィンを囲む幅しろを有し、前記突状壁は前記フィンよりも背が低い金属性のベース板を形成する工程と、
    前記ベース板に半導体素子を固定する工程と、
    前記スリットに対応する位置に、窪み部の底面から衝立部が立設する下金型に、前記フィンと前記突状壁を下側にして前記半導体素子が固定されたベース板を載置する工程と、
    前記下金型の窪み部の上面に前記ベース板の幅しろが接触した状態で、前記ベース板が載置された前記下金型に上金型をかぶせて成形金型を構成し、モールド樹脂を封入する工程と、
    前記封入されたモールド樹脂を加熱して硬化させる工程と、
    前記モールド樹脂が硬化してから、前記突状壁と前記フィンの間に繋ぎフィンをかしめ固定する工程と、を備え、
    前記フィンの高さは、前記窪み部の深さおよび前記衝立部の高さよりも小さいことを特徴とする半導体装置の製造方法。
  10. 一体加工によりフィンが立設し、前記フィンには前記フィンの厚さ方向に貫通するスリットが設けられていて、しかも外周端部には前記フィンを囲む幅しろを有する金属性のベース板を形成する工程と、
    前記ベース板に半導体素子を固定する工程と、
    前記スリットに対応する位置に、窪み部の底面から衝立部が立設する下金型に、前記フィンと前記幅しろを下側にして前記半導体素子が固定されたベース板を載置する工程と、
    前記下金型の窪み部の上面に前記ベース板の幅しろが接触した状態で、前記ベース板が載置された前記下金型に上金型をかぶせて成形金型を構成し、モールド樹脂を封入する工程と、
    前記封入されたモールド樹脂を加熱して硬化させる工程とを備え、
    前記フィンの高さは、前記窪み部の深さおよび前記衝立部の高さよりも小さいことを特徴とする半導体装置の製造方法。
  11. 前記衝立部の先端は平坦化されていることを特徴とする請求項９または１０に記載の半導体装置の製造方法。
  12. 前記衝立部の先端は円弧化されていることを特徴とする請求項９または１０に記載の半
    導体装置の製造方法。
  13. 前記衝立部の先端は鋭角化されていることを特徴とする請求項９または１０に記載の半導体装置の製造方法。
JP2013556188A 2012-01-31 2012-07-25 半導体装置とその製造方法 Active JP5955343B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012017601 2012-01-31
JP2012017601 2012-01-31
PCT/JP2012/068864 WO2013114647A1 (ja) 2012-01-31 2012-07-25 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013114647A1 JPWO2013114647A1 (ja) 2015-05-11
JP5955343B2 true JP5955343B2 (ja) 2016-07-20

Family

ID=48904719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013556188A Active JP5955343B2 (ja) 2012-01-31 2012-07-25 半導体装置とその製造方法

Country Status (6)

Country Link
US (1) US9390995B2 (ja)
JP (1) JP5955343B2 (ja)
CN (1) CN104145331B (ja)
DE (1) DE112012005791B4 (ja)
TW (1) TWI502695B (ja)
WO (1) WO2013114647A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073012A (ja) * 2013-10-03 2015-04-16 富士電機株式会社 半導体装置
JP6249829B2 (ja) * 2014-03-10 2017-12-20 三菱電機株式会社 半導体装置およびその製造方法
US9863882B2 (en) * 2015-01-30 2018-01-09 The United States Of America, As Represented By The Secretary Of Agriculture Variable thermodynamic raman spectroscopy system and method
JP6274709B2 (ja) 2016-01-21 2018-02-07 株式会社Uacj 熱交換器用ヒートシンク及び該ヒートシンクを備えた熱交換器
KR101821588B1 (ko) * 2016-04-22 2018-01-25 주식회사 코아비스 방열 성능을 개선한 연료펌프 모듈 및 이를 제조하는 연료펌프 모듈 제조방법
US11049787B2 (en) * 2016-10-31 2021-06-29 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP6771581B2 (ja) * 2016-11-15 2020-10-21 三菱電機株式会社 半導体モジュール及び半導体装置
DE102018201263B3 (de) 2018-01-29 2019-05-16 Zf Friedrichshafen Ag Ein verfahren und eine vorrichtung zum herstellen eines pin-fin-leistungsmoduls
DE102018201262B4 (de) * 2018-01-29 2022-10-13 Zf Friedrichshafen Ag Ein Verfahren zum Herstellen eines Pin-Fin-Leistungsmoduls
JP7378277B2 (ja) * 2019-11-15 2023-11-13 三菱電機株式会社 樹脂成型用金型、樹脂成型用装置および樹脂成型部材の製造方法
DE102019135146B4 (de) * 2019-12-19 2022-11-24 Rogers Germany Gmbh Metall-Keramik-Substrat
JP2022144164A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 半導体装置、テンプレート、およびテンプレートの製造方法
WO2024076880A1 (en) * 2022-10-05 2024-04-11 Semiconductor Components Industries, Llc Integrated substrates and related methods
WO2024116851A1 (ja) * 2022-11-28 2024-06-06 ローム株式会社 半導体装置および電力変換ユニット

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475662U (ja) * 1977-11-09 1979-05-29
JPS5475662A (en) 1977-11-30 1979-06-16 Matsushita Electric Works Ltd Drying method of soft textile plate
JPH0278255A (ja) 1988-09-14 1990-03-19 Hitachi Ltd 樹脂封止型半導体装置
JPH06198383A (ja) * 1992-09-21 1994-07-19 Hideaki Serizawa 放熱板及びその製作方法
US5542176A (en) 1992-09-21 1996-08-06 Hideaki Serizawa Radiation plate and method of producing the same
JPH07312376A (ja) * 1994-05-19 1995-11-28 Hitachi Ltd 樹脂封止型半導体装置の製造方法
US5533257A (en) 1994-05-24 1996-07-09 Motorola, Inc. Method for forming a heat dissipation apparatus
JPH0922970A (ja) * 1995-07-06 1997-01-21 Fujitsu Ten Ltd 電子部品
JP3552047B2 (ja) * 2000-10-25 2004-08-11 古河電気工業株式会社 ヒートシンク、その製造方法、および、押圧治具
JP2002190558A (ja) * 2000-12-22 2002-07-05 Fujikura Ltd ヒートシンクの製造方法
JP2003007935A (ja) * 2001-06-26 2003-01-10 Fujikura Ltd ヒートシンク
US7286352B2 (en) * 2005-04-15 2007-10-23 Hewlett-Packard Development Company, L.P. Thermally expanding base of heatsink to receive fins
JP2008235852A (ja) * 2007-02-23 2008-10-02 Hitachi Metals Ltd セラミックス基板及びこれを用いた半導体モジュール
JP4902560B2 (ja) 2008-01-28 2012-03-21 株式会社日立製作所 パワー半導体モジュール
US8659147B2 (en) * 2008-06-12 2014-02-25 Mitsubishi Electric Corporation Power semiconductor circuit device and method for manufacturing the same
JPWO2011007874A1 (ja) 2009-07-17 2012-12-27 電気化学工業株式会社 Ｌｅｄチップ接合体、ｌｅｄパッケージ、及びｌｅｄパッケージの製造方法
JP5418601B2 (ja) 2009-11-17 2014-02-19 三菱電機株式会社 放熱機器及び放熱機器の製造方法
JP5232761B2 (ja) 2009-12-04 2013-07-10 三菱電機株式会社 ヒートシンクの製造方法
JP2011258594A (ja) 2010-06-04 2011-12-22 Denso Corp 半導体モジュールの製造方法

Also Published As

Publication number Publication date
DE112012005791T5 (de) 2014-10-16
US9390995B2 (en) 2016-07-12
WO2013114647A1 (ja) 2013-08-08
TWI502695B (zh) 2015-10-01
US20140367702A1 (en) 2014-12-18
DE112012005791B4 (de) 2022-05-12
CN104145331B (zh) 2017-09-29
JPWO2013114647A1 (ja) 2015-05-11
TW201332066A (zh) 2013-08-01
CN104145331A (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
JP5955343B2 (ja) 半導体装置とその製造方法
WO2013125474A1 (ja) 半導体装置とその製造方法
US7186585B2 (en) Method of manufacturing an integrated heat spreader lid
JP5484429B2 (ja) 電力変換装置
JP6217884B2 (ja) 半導体装置とその製造方法
JP6044473B2 (ja) 電子装置およびその電子装置の製造方法
JP5071405B2 (ja) 電力用半導体装置
CN113454774B (zh) 封装芯片及封装芯片的制作方法
JP6293043B2 (ja) 半導体モジュール
JP5885630B2 (ja) プリント基板
JP2006344770A (ja) 半導体モジュールおよび半導体装置
JP6048238B2 (ja) 電子装置
JP2011091259A (ja) 半導体モジュールおよびその製造方法
JP2011129818A (ja) 半導体装置及びその製造方法
JP5409344B2 (ja) 半導体装置および半導体装置の製造方法
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP2008098243A (ja) 放熱板、放熱板に電子部品を実装する方法、および放熱板の製造方法
JP5062189B2 (ja) 半導体装置の実装構造
JP6230522B2 (ja) パワー半導体装置およびその製造方法ならびに絶縁基板部
US20240282664A1 (en) Semiconductor device and method of manufacturing semiconductor device
WO2014208006A1 (ja) 電子装置およびその電子装置の製造方法
JP2010141034A (ja) 半導体装置及びその製造方法
JP2009033065A (ja) フィン一体型半導体モジュールおよびその製造方法
JP2014053381A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160614

R151 Written notification of patent or utility model registration

Ref document number: 5955343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250