CN108231699A - 具有多个晶粒结构的覆晶封装二极管元件 - Google Patents

具有多个晶粒结构的覆晶封装二极管元件 Download PDF

Info

Publication number
CN108231699A
CN108231699A CN201611132240.2A CN201611132240A CN108231699A CN 108231699 A CN108231699 A CN 108231699A CN 201611132240 A CN201611132240 A CN 201611132240A CN 108231699 A CN108231699 A CN 108231699A
Authority
CN
China
Prior art keywords
flip
stacking
bottom guide
electrode
guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611132240.2A
Other languages
English (en)
Other versions
CN108231699B (zh
Inventor
吴文湖
陈建武
赖锡标
林慧敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lin Huimin
Original Assignee
FORMOSA MICROSEMI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FORMOSA MICROSEMI Co Ltd filed Critical FORMOSA MICROSEMI Co Ltd
Priority to CN201611132240.2A priority Critical patent/CN108231699B/zh
Publication of CN108231699A publication Critical patent/CN108231699A/zh
Application granted granted Critical
Publication of CN108231699B publication Critical patent/CN108231699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有多个晶粒结构的覆晶封装二极管元件，其于一下导板的顶面水平向间隔设置至少两个覆晶，该两个覆晶底面分别与下导板电性连接，顶面分别设置有一导电层，且两个覆晶之间以及外周围填充有绝缘物质，使两个覆晶顶面的导电层彼此隔离而形成供外部电路电连接的第一电极及第二电极；通过上述结构，两个覆晶之间形成一串联回路，相较于传统多个芯片只能垂直向堆栈串联的封装方式，不但能降低二极管元件的高度，还能够根据耐压需求很方便地扩充覆晶数量，适合一般整流/保护型二极管元件，特别是高压二极管元件的覆晶封装。

Description

具有多个晶粒结构的覆晶封装二极管元件
技术领域
本发明涉及具有多个晶粒结构的覆晶封装二极管元件，将至少两个覆晶(Flip-Chip)以水平向间隔设置在一下导板的顶面，并使该至少两个覆晶之间形成串联回路，以使得该二极管元件具备耐压特性，适合一般整流/保护型二极管元件，特别是极高压二极管元件的覆晶封装。
背景技术
如图1所示，传统表面黏着型二极管元件(SMD)的封装技术，是将单一晶粒100的正、反两面电极(P极、N极)分别打线或焊接在两片电极接脚101上，然后在外部利用绝缘体102包覆，使两片电极接脚101局部裸露于绝缘体102外部后，即形成一表面黏着型二极管元件。
图中可见，由于单一晶粒正、反两面都需要分别焊接在电极接脚上，并且在外部利用绝缘体包覆，所以其整体体积较大，而且制造过程中两片电极接脚101一般是在一片料片(图略)上冲压弯折后所形成，封装完成后再切断，制造过程较为繁复；这是一般技术，在此不另赘述。
上述传统封装技术所制成的SMD二极管元件，若是使用在整流/保护或需要耐高压的电路时，除了增加电路中二极管元件的数量来增加电压以外，只能在制造过程中提高每一颗二极管元件的耐压特性，但有其极限。
如图2所示，目前已知提高单一颗SMD二极管元件耐压的方法，是将两颗晶粒100上、下层迭电气连接，然后将其中一电极接脚101焊接在上方晶粒的顶面、另一电气电极接脚101焊接在下方晶粒的底面，如此便使上、下层迭的两颗晶粒100形成串联回路，接着再于外部利用绝缘体包覆。
上述在单一个SMD二极管元件中，利用上、下层迭的两颗晶粒100串联回路来提高耐压特性，虽然可以使耐压特性倍增，然而由图示中可以清楚看到，两颗晶粒100上、下层迭使得二极管元件的整体高度更为增加，不利于3C产品电路板对于高度(厚度)上的要求，而且位于上方的电极接脚101必须弯折更大的角度、并且延伸更长的距离，才能焊接在上方晶粒的顶面。
可想而知，由于该两个电极接脚是由一料片冲压弯折成形，所以制造过程中会因为弯折角度以及延伸的长度而造成极大的限制与不便；也因为如此，目前传统封装的二极管元件最多使用两颗晶粒，若超过两颗晶粒将使得造过制程困难重重。
在缩减二极管元件的体积方面，近年来覆晶(Flip-Chip)封装技术的发展对于SMD二极管元件而言是一个非常重要的里程碑。所谓“覆晶”是在芯片连接点在制造过程中长出凸块(bump)，然后将芯片翻转过来使凸块与下导板(基板，substrate)直接连结而得其名，有别于图1中的传统晶粒封装时，必须将晶粒的两极分别与电极接脚利用焊接或打线方式电连接。
如图3所示，利用覆晶封装技术产出的二极管元件可以在晶粒200的同一面上利用开沟201的方式设置两个电极202，不需要另外再使用料片以及电极接脚来供外部电路电连接，不但能大幅简化制造过程，二极管元件的晶粒核心尺寸与封装完成的尺寸非常接近，因此称为晶粒尺寸封装(CSP)，可以大幅缩小二极管元件的体积。但因为目前覆晶封装技术皆为单晶结构，因此其不足是无法利用小尺寸覆晶制造高功率高压二极管元件，也无法制造多晶层式二极管元件。
有鉴于覆晶封装技术的诸多优点，本案发明人设想利用覆晶封装技术来克服上述传统SMD二极管元件在尺寸限制、以及CSP耐压特性受限的问题。
发明内容
本发明的目的在于提供一种具有多个晶粒结构的覆晶封装二极管元件，不但能降低传统二极管元件的尺寸，还能够根据耐压需求很方便地扩充覆晶数量，适合一般整流/保护型二极管元件，特别是高压二极管元件的覆晶封装。
为了达到上述目的，本发明提供的具有多个晶粒结构的覆晶封装二极管元件，其于一下导板的顶面水平向间隔设置至少一第一覆晶以及一第二覆晶；其中：
该第一覆晶及第二覆晶底面分别与该下导板电性连接，该第一覆晶及第二覆晶顶面分别设置有一导电层；
该第一覆晶及第二覆晶的外周围以及彼此之间填充有绝缘物质，使第一覆晶及第二覆晶顶面的导电层彼此隔离；
该第一覆晶及第二覆晶顶面的导电层分别设置一锡台或金属层并裸露在绝缘物质外部，以做为供外部电路电连接的第一电极及第二电极；以及
依序由该第一电极通过第一覆晶、下导板、第二覆晶到第二电极的电气传输路径为串联回路。
实施时，该第一覆晶及第二覆晶分别为单向导通的单向覆晶，且该第一覆晶及第二覆晶的底面为不同极向。
上述单向覆晶的实施例中，该第一覆晶及第二覆晶底面分别垂直向下堆栈设置有一个层迭覆晶，或分别垂直向下堆栈设置多个彼此之间相邻的电气连接面为不同极向的层迭覆晶，其中：
位于该第一覆晶与第二覆晶底面的两个层迭覆晶分别与该第一覆晶及第二覆晶彼此之间的电气连接面为不同极向，位于下导板上方的两个层迭覆晶底面分别以不同极向与该下导板电性连接；以及
依序由该第一电极通过第一覆晶、一个或多个层迭覆晶、下导板、一个或多个层迭覆晶、第二覆晶到第二电极的电气传输路径为串联回路。
上述单向覆晶的实施例中，所述第一覆晶与第二覆晶以水平向间隔设置有一第三覆晶及一第四覆晶，且该下导板截断分离为一第一下导板与一第二下导板，其中：
该第三覆晶与第一覆晶彼此之间以不同极向排列，且该第三覆晶与第一覆晶底面分别与该第一下导板电性连接；
该第四覆晶与第二覆晶彼此之间以不同极向排列，且该第四覆晶与第二覆晶底面分别与该第二下导板电性连接；
该第三覆晶与第四覆晶彼此之间以不同极向排列，且第三覆晶与第四覆晶的顶面之间跨接有一上导板；以及
依序由该第一电极通过第一覆晶、第一下导板、第三覆晶、上导板、第四覆晶、第二下导板、第二覆晶到第二电极的电气传输路径为串联回路。
实施时，该第一覆晶、第二覆晶、第三覆晶及第四覆晶分别以垂直层迭的方式设置多个，且该层迭的多个第一覆晶、第二覆晶、第三覆晶及第四覆晶分别在彼此之间相邻的电气连接面为不同极向；其中该第一下导板分别与底层第三覆晶及底层第一覆晶底面电性连接；第二下导板分别与底层第四覆晶及底层第二覆晶底面电性连接，上导板跨接于顶层第三覆晶与顶层第四覆晶的顶面之间。
实施时，所述该第一覆晶及第二覆晶分别为双向导通的双向覆晶，且该第一覆晶及第二覆晶的底面为相同极向。
上述双向覆晶的实施例中，所述该第一覆晶及第二覆晶底面分别垂直向下堆栈设置有一个层迭覆晶，或分别垂直向下堆栈设置多个彼此之间相邻的电气连接面为相同极向的层迭覆晶，其中：
位于该第一覆晶与第二覆晶底面的两个层迭覆晶，分别与该第一覆晶及第二覆晶彼此之间的电气连接面为相同极向，位于下导板上方的两个层迭覆晶底面分别以相同极向与该下导板电性连接；以及
依序由该第一电极通过第一覆晶、一个或多个层迭覆晶、下导板、一个或多个层迭覆晶、第二覆晶到第二电极的电气传输路径为串联回路，反之亦然。
上述双向覆晶的实施例中，所述第一覆晶与第二覆晶以水平向并排间隔设置有一第三覆晶及一第四覆晶，且该下导板截断分离为一第一下导板与一第二下导板，其中：
该第三覆晶与第一覆晶彼此之间以相同极向排列，且该第三覆晶与第一覆晶底面分别与该第一下导板电性连接；
该第四覆晶与第二覆晶彼此之间以相同极向排列，且该第四覆晶与第二覆晶底面分别与该第二下导板电性连接；
该第三覆晶与第四覆晶彼此之间以相同极向排列，且第三覆晶与第四覆晶的顶面之间跨接有一上导板；以及
依序由该第一电极通过第一覆晶、第一下导板、第三覆晶、上导板、第四覆晶、第二下导板、第二覆晶到第二电极的电气传输路径为串联回路，反之亦然。
实施时，该第一覆晶、第二覆晶、第三覆晶及第四覆晶分别以垂直层迭的方式设置多个，且该层迭的多个第一覆晶、第二覆晶、第三覆晶及第四覆晶分别在彼此之间相邻的电气连接面为相同极向；其中该第一下导板分别与底层第三覆晶及底层第一覆晶底面电性连接；第二下导板分别与底层第四覆晶及底层第二覆晶底面电性连接，上导板跨接于顶层第三覆晶与顶层第四覆晶的顶面之间。
相较于传统最多只能设置两个晶粒垂直向堆栈串联的封装方式，本发明提供的覆晶封装二极管元件在相同的高度下，不但能够使耐压性倍增，还能够根据耐压需求，很方便而且不受限制地水平向或垂直向扩充覆晶数量，适合一般整流/保护型二极管元件，特别是及高压二极管元件的覆晶封装。
以下依据本发明的技术手段，列举出适于本发明的实施方式，并配合图式说明如后：
附图说明
图1为传统封装技术的表面黏着型二极管元件结构示意图；
图2为传统技术中设置两颗晶粒的表面黏着型二极管元件结构示意图；
图3为已知覆晶封装技术的二极管元件结构示意图；
图4为本发明第一实施例采用单向覆晶的结构示意图；
图5为本发明采用单向覆晶并且垂直向层迭有多个覆晶的结构示意图；
图6为本发明采用单向覆晶并且水平向设置有多个覆晶的结构示意图；
图7为本发明采用单向覆晶并且在水平向及垂直向设置有多个覆晶的结构示意图；
图8为本发明第二实施例采用双向覆晶的结构示意图；
图9为本发明采用双向覆晶并且垂直向层迭有多个覆晶的结构示意图；
图10为本发明采用双向覆晶并且水平向设置有多个覆晶的结构示意图；
图11为本发明采用双向覆晶并且在水平向及垂直向设置有多个覆晶的结构示意图；
图12为本发明水平向设置有多个覆晶的排列方式俯视示意图。
附图标记说明：100-晶粒；101-电极接脚；102-绝缘体；200-晶粒；201-开沟；202-电极；10-第一覆晶；20-第二覆晶；11、21-导电层；12、22-锡台或金属层；30-下导板；31-第一下导板；32-第二下导板；33-上导板；40-绝缘物质；50-第一电极；60-第二电极；70a、70b-层迭覆晶；80-第三覆晶；90-第四覆晶。
具体实施方式
如图4及图8所示，本发明提供的具有多个晶粒结构的覆晶封装二极管元件将至少一第一覆晶10以及一第二覆晶20设置在一下导板30的顶面，且该第一覆晶10以及一第二覆晶20呈水平向间隔设置。其中该第一覆晶10及第二覆晶20底面分别与该下导板30电性连接，顶面分别设置有一导电层11、21，且第一覆晶10及第二覆晶20的外周围以及彼此之间填充有绝缘物质40，使第一覆晶10及第二覆晶20顶面的导电层11、21彼此隔离；图示中，第一覆晶10及第二覆晶20的导电层11、21分别设有一锡台或金属层12、22裸露在绝缘物质40的外部，以做为方便供外部电路电连接的第一电极50及第二电极60。
上述构造所制成的二极管元件在使用时，第一电极50与第二电极60分别连接外部电路的正负极时，依序由该第一电极50通过第一覆晶10、下导板30、第二覆晶20到第二电极60的电气传输路径即形成一串联回路，其中第一覆晶10与第二覆晶20的串联关系将能够使耐压的电气特性倍增，而且不会增加二极管元件整体高度，相较于传统封装制程在制造上也方便许多，适合一般整流/保护型二极管元件，特别是高压二极管元件的覆晶封装。
图4中，该第一覆晶10及第二覆晶20分别为单向导通的单向覆晶，且该第一覆晶10及第二覆晶20的底面为不同极向(例如P极与N极)分别与下导板30电性连接，则第一电极50及第二电极60即形成不同极向。与图4不同的是，图8公开了第一覆晶10及第二覆晶20分别为双向导通的双向覆晶，则该第一覆晶10及第二覆晶20的底面则为相同极向分别与下导板30电性连接，使第一电极50及第二电极60形成相同极向(一般皆为P极)。
上述构造中，由于覆晶的特性是无传统式料片的高度限制，因此本发明可以很方便地扩充覆晶的数量。如图5所示，上述单向覆晶的实施例中，扩充覆晶数量的方式可以在所述该第一覆晶10及第二覆晶20底面分别垂直向下堆栈设置有一个或多个层迭覆晶；图标中以分别堆栈设置一个层迭覆晶70a、70b为例。
其中，位于该第一覆晶10与第二覆晶20底面的两个层迭覆晶70a、70b，分别与该第一覆晶10及第二覆晶20彼此之间的电气连接面为不同极向，且该两个层迭覆晶70a、70b底面分别与该下导板30电性连接。同理，若垂直向下堆栈设置有多个层迭覆晶70a、70b，则每一个垂直向堆栈的层迭覆晶70a、70b，彼此之间相邻的电气连接面亦为不同极向，而且位于最底层的两个层迭覆晶70a、70b分别与该下导板30电性连接。
如此一来，依序由该第一电极50通过第一覆晶10、一个或多个层迭覆晶70a、下导板30、一个或多个层迭覆晶70b、第二覆晶20到第二电极60的电气传输路径，即形成串联回路。
如图6所示，上述单向覆晶的实施例中，扩充覆晶数量的另一种方式是在第一覆晶10与第二覆晶20以水平向并排间隔设置有一个第三覆晶80，以及一个第四覆晶90，且该下导板30截断分离为一第一下导板31与一第二下导板32，图示中以一个第三覆晶80，以及一个第四覆晶90为例。
其中，该第三覆晶80与第一覆晶10彼此之间以不同极向排列，且该第三覆晶80与第一覆晶10底面分别与该第一下导板31电性连接；该第四覆晶90与第二覆晶20彼此之间以不同极向排列，且该第四覆晶90与第二覆晶20底面分别与该第二下导板32电性连接；以及该第三覆晶80与第四覆晶90彼此之间以不同极向排列，且第三覆晶80与第四覆晶90的顶面之间跨接有一上导板33。
通过上述电气连接方式，依序由该第一电极50通过第一覆晶10、第一下导板31、第三覆晶80、上导板33、第四覆晶90、第二下导板32、第二覆晶20到第二电极60的电气传输路径即形成串联回路，达到扩充覆晶数量的目的；同理，还可以水平向排间隔设置一个第五覆晶以及一个第六覆晶，并增加一第三下导板、一第二上导板(图未示)，依此类推，只要增加的覆晶数量为偶数个，并且使电气传输路径形成串联回路即可以实施。
如7图所示，上述第一覆晶10、第二覆晶20、第三覆晶80及第四覆晶90还能够分别以垂直层迭的方式设置多数个，图示中以分别层迭两个为例，且该层迭的多个第一覆晶10、第二覆晶20、第三覆晶80及第四覆晶90分别在彼此之间相邻的电气连接面为不同极向；此外，本实施例与图6不同的是，第一下导板31与下层第三覆晶80及下层第一覆晶10底面电性连接；第二下导板32与下层第四覆晶90及下层第二覆晶20底面电性连接，上导板33则跨接于上层第三覆晶80与上层第四覆晶90的顶面之间。
图8到图11所示为全部覆晶皆采用双向导通的双向覆晶为例，与图4到图7所示地实施例不同处，在于全部的双向覆晶要形成串联回路，因此各覆晶之间皆需以相同极向电性连接。例如，图8对应图4，其中图8的第一覆晶10及第二覆晶20底面为相同极向；图9对应图5，其中图9的第一覆晶10、第二覆晶20以及一个或多个层迭覆晶70a、70b，彼此之间的电气接面皆为相同极向，图10以及图11中的一个或多个第三覆晶80及第四覆晶90亦然，在此不另赘述。
另外，如图12所示，前述第一覆晶10与第二覆晶20以水平向并排间隔设置有一第三覆晶80、一第四覆晶90，其排列方式也可以采取数组方式排列，只要使各覆晶之间形成一个串联回路即可；依此类推，若再增加一第五覆晶以及一第六覆晶，或者更多偶数个复晶亦然。
以上实施例说明及图式所示，仅为举例说明本发明的较佳实施例，并非以此局限本发明的范围；举凡与发明的构造、装置、特征等近似或相雷同者，均应属本发明的保护范围内，谨此声明。

Claims (9)

1.一种具有多个晶粒结构的覆晶封装二极管元件，其于一下导板的顶面水平向间隔设置至少一第一覆晶以及一第二覆晶，其特征在于：
该第一覆晶及第二覆晶底面分别与该下导板电性连接，该第一覆晶及第二覆晶顶面分别设置有一导电层；
该第一覆晶及第二覆晶的外周围以及彼此之间填充有绝缘物质，使第一覆晶及第二覆晶顶面的导电层彼此隔离；
该第一覆晶及第二覆晶顶面的导电层分别设置一锡台或金属层并裸露在绝缘物质外部，以做为供外部电路电连接的第一电极及第二电极；以及
依序由该第一电极通过第一覆晶、下导板、第二覆晶到第二电极的电气传输路径为串联回路。
2.根据权利要求1所述的具有多个晶粒结构的覆晶封装二极管元件，其特征在于，该第一覆晶及第二覆晶分别为单向导通的单向覆晶，且该第一覆晶及第二覆晶的底面为不同极向。
3.根据权利要求2所述的具有多个晶粒结构的覆晶封装二极管元件，其特征在于，该第一覆晶及第二覆晶底面分别垂直向下堆栈设置有一个层迭覆晶，或分别垂直向下堆栈设置多个彼此之间相邻的电气连接面为不同极向的层迭覆晶，其特征在于：
位于该第一覆晶与第二覆晶底面的两个层迭覆晶分别与该第一覆晶及第二覆晶彼此之间的电气连接面为不同极向，位于下导板上方的两个层迭覆晶底面分别以不同极向与该下导板电性连接；以及
依序由该第一电极通过第一覆晶、一个或多个层迭覆晶、下导板、一个或多个层迭覆晶、第二覆晶到第二电极的电气传输路径为串联回路。
4.根据权利要求2所述的具有多个晶粒结构的覆晶封装二极管元件，其特征在于，所述第一覆晶与第二覆晶以水平向间隔设置有一第三覆晶及一第四覆晶，且该下导板截断分离为一第一下导板与一第二下导板，其特征在于：
该第三覆晶与第一覆晶彼此之间以不同极向排列，且该第三覆晶与第一覆晶底面分别与该第一下导板电性连接；
该第四覆晶与第二覆晶彼此之间以不同极向排列，且该第四覆晶与第二覆晶底面分别与该第二下导板电性连接；
该第三覆晶与第四覆晶彼此之间以不同极向排列，且第三覆晶与第四覆晶的顶面之间跨接有一上导板；以及
依序由该第一电极通过第一覆晶、第一下导板、第三覆晶、上导板、第四覆晶、第二下导板、第二覆晶到第二电极的电气传输路径为串联回路。
5.根据权利要求4所述的具有多个晶粒结构的覆晶封装二极管元件，其特征在于，该第一覆晶、第二覆晶、第三覆晶及第四覆晶分别以垂直层迭的方式设置多个，且该层迭的多个第一覆晶、第二覆晶、第三覆晶及第四覆晶分别在彼此之间相邻的电气连接面为不同极向；其中该第一下导板分别与底层第三覆晶及底层第一覆晶底面电性连接；第二下导板分别与底层第四覆晶及底层第二覆晶底面电性连接，上导板跨接于顶层第三覆晶与顶层第四覆晶的顶面之间。
6.根据权利要求1所述的具有多个晶粒结构的覆晶封装二极管元件，其特征在于，所述该第一覆晶及第二覆晶分别为双向导通的双向覆晶，且该第一覆晶及第二覆晶的底面为相同极向。
7.根据权利要求6所述的具有多个晶粒结构的覆晶封装二极管元件，其特征在于，所述该第一覆晶及第二覆晶底面分别垂直向下堆栈设置有一个层迭覆晶，或分别垂直向下堆栈设置多个彼此之间相邻的电气连接面为相同极向的层迭覆晶，其特征在于：
位于该第一覆晶与第二覆晶底面的两个层迭覆晶分别与该第一覆晶及第二覆晶彼此之间的电气连接面为相同极向，位于下导板上方的两个层迭覆晶底面分别以相同极向与该下导板电性连接；以及
依序由该第一电极通过第一覆晶、一个或多个层迭覆晶、下导板、一个或多个层迭覆晶、第二覆晶到第二电极的电气传输路径为串联回路。
8.根据权利要求6所述的具有多个晶粒结构的覆晶封装二极管元件，其特征在于，所述第一覆晶与第二覆晶以水平向并排间隔设置有一第三覆晶及一第四覆晶，且该下导板截断分离为一第一下导板与一第二下导板，其特征在于：
该第三覆晶与第一覆晶彼此之间以相同极向排列，且该第三覆晶与第一覆晶底面分别与该第一下导板电性连接；
该第四覆晶与第二覆晶彼此之间以相同极向排列，且该第四覆晶与第二覆晶底面分别与该第二下导板电性连接；
该第三覆晶与第四覆晶彼此之间以相同极向排列，且第三覆晶与第四覆晶的顶面之间跨接有一上导板；以及
依序由该第一电极通过第一覆晶、第一下导板、第三覆晶、上导板、第四覆晶、第二下导板、第二覆晶到第二电极的电气传输路径为串联回路。
9.根据权利要求8所述的具有多个晶粒结构的覆晶封装二极管元件，其特征在于，该第一覆晶、第二覆晶、第三覆晶及第四覆晶分别以垂直层迭的方式设置多个，且该层迭的多个第一覆晶、第二覆晶、第三覆晶及第四覆晶分别在彼此之间相邻的电气连接面为相同极向；其中该第一下导板分别与底层第三覆晶及底层第一覆晶底面电性连接；第二下导板分别与底层第四覆晶及底层第二覆晶底面电性连接，上导板跨接于顶层第三覆晶与顶层第四覆晶的顶面之间。
CN201611132240.2A 2016-12-09 2016-12-09 具有多个晶粒结构的覆晶封装二极管元件 Active CN108231699B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611132240.2A CN108231699B (zh) 2016-12-09 2016-12-09 具有多个晶粒结构的覆晶封装二极管元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611132240.2A CN108231699B (zh) 2016-12-09 2016-12-09 具有多个晶粒结构的覆晶封装二极管元件

Publications (2)

Publication Number Publication Date
CN108231699A true CN108231699A (zh) 2018-06-29
CN108231699B CN108231699B (zh) 2019-12-24

Family

ID=62638825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611132240.2A Active CN108231699B (zh) 2016-12-09 2016-12-09 具有多个晶粒结构的覆晶封装二极管元件

Country Status (1)

Country Link
CN (1) CN108231699B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391214A (zh) * 2018-04-16 2019-10-29 吴文湖 多段式双串联多晶组结构二极管元件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6269564A (ja) * 1985-09-20 1987-03-30 Nec Corp 半導体装置
US20100258822A1 (en) * 2009-04-08 2010-10-14 Sony Corporation Semiconductor light-emitting device assembly manufacturing method, semiconductor light-emitting device, electronic device, and image display device
TW201426990A (zh) * 2012-12-24 2014-07-01 Ind Tech Res Inst 薄膜發光二極體裝置
US20150002976A1 (en) * 2012-03-14 2015-01-01 General Electric Company Method and system for ultra miniaturized packages for transient voltage suppressors
CN104637914A (zh) * 2015-02-28 2015-05-20 立昌先进科技股份有限公司 多功能表面黏着型电子组件及其制法
TW201631736A (zh) * 2015-02-17 2016-09-01 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
CN106208623A (zh) * 2015-05-29 2016-12-07 台达电子国际（新加坡）私人有限公司 电源模块

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6269564A (ja) * 1985-09-20 1987-03-30 Nec Corp 半導体装置
US20100258822A1 (en) * 2009-04-08 2010-10-14 Sony Corporation Semiconductor light-emitting device assembly manufacturing method, semiconductor light-emitting device, electronic device, and image display device
US20150002976A1 (en) * 2012-03-14 2015-01-01 General Electric Company Method and system for ultra miniaturized packages for transient voltage suppressors
TW201426990A (zh) * 2012-12-24 2014-07-01 Ind Tech Res Inst 薄膜發光二極體裝置
TW201631736A (zh) * 2015-02-17 2016-09-01 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
CN104637914A (zh) * 2015-02-28 2015-05-20 立昌先进科技股份有限公司 多功能表面黏着型电子组件及其制法
CN106208623A (zh) * 2015-05-29 2016-12-07 台达电子国际（新加坡）私人有限公司 电源模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391214A (zh) * 2018-04-16 2019-10-29 吴文湖 多段式双串联多晶组结构二极管元件

Also Published As

Publication number Publication date
CN108231699B (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
CN106206810B (zh) 太阳能电池片阵列、太阳能电池组件及其制备方法
CN103904053B (zh) 芯片堆叠结构
CN103258806B (zh) 具桥接结构的半导体封装构造及其制造方法
US10193003B2 (en) Solar cell unit, solar cell array, solar cell module and manufacturing method thereof
CN104205347A (zh) 包含搭叠光伏瓦片的光伏模块及其制造工艺
CN102768959B (zh) 具有绕线电路引线阵列的集成电路封装系统及其制造方法
CN109300863A (zh) 半导体封装结构以及半导体封装方法
CN102842557B (zh) 一种封装结构及其制造方法
TW201214656A (en) Chip stacked structure and method of fabricating the same
CN104900596A (zh) 封装堆栈结构及其制法
CN105702821B (zh) 半导体发光器件及其制造方法
CN108461459A (zh) 一种负极对接双向整流二极管及其制造工艺
CN105679738A (zh) 片式整流元件及其生产工艺
JP2017533597A (ja) 太陽電池アレイ、太陽電池モジュール、及びこれらの製造方法
TW201822322A (zh) 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
CN104701272A (zh) 一种芯片封装组件及其制造方法
CN108231699A (zh) 具有多个晶粒结构的覆晶封装二极管元件
CN202084544U (zh) 方块式桥堆
CN104934379A (zh) 封装堆栈结构及其制法
CN102842572A (zh) 一种小型双列式桥堆
CN202084542U (zh) 贴片直列式小型桥堆
TWM573515U (zh) 多段式雙串聯多晶組結構二極體元件
CN107611098A (zh) 电子封装件及其制法
CN102832205B (zh) 直列式小型桥堆
CN207602572U (zh) 显示屏

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20191119

Address after: 52, Lane 103, Longtan Road, Jiaoxi Township, Yilan, Taiwan, China

Applicant after: Lin Huimin

Address before: Chinese Taiwan New Taipei City

Applicant before: Formosa Microsemi Co., Ltd.

GR01 Patent grant
GR01 Patent grant